16×16位移位相加乘法器设计样本

合集下载
  1. 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。

本科学生毕业论文

6 月 13日

论文题目: 16×16位移位相加乘法器设计 学

院: 电子工程学院 年 级:

级 专 业:

集成电路设计与集成系统 姓 名:

于昊 学 号:

2141 指引教师: 曹贝

摘要

随着集成电路设计技术不断进步,乘法器芯片设计实现研究与应用越来越广泛,对乘法器进行ASIC芯片设计,具备设计实现过程简朴、所用到EDA工具完善并且成熟、硬件开销小、易于在VLSI电路或系统级芯片中集成。普通,数字电路设计流程对于芯片实现而言,需要RTL级HDL描述,并要对各层次设计进行功能仿真验证,在验证电路能按预期设计功能工作后,即可对RTL级HDL描述进行综合、优化,形成门级网表。整个设计流程可称为数字电路前端设计。本课题基于移位相加算法研究,设计16位移位相加乘法器,并在功能仿真通过后,将所设计Verilog RTL级代码进行综合,采用Synopsys公司Design Compiler EDA工具进行电路综合,获得16位移位相加乘法器门级网表与电路实现。

核心词

数字电路设计;移位相加乘法器;综合;

Abstract

Abstract abstract abstract abstract abstract abstract abstract abstract abstract abstract abstract abstract abstract abstract abstract abstract abstract abstract abstract abstract abstract abstract abstract abstract abstract abstract abstract abstract abstract abstract abstract abstract abstract.(英文摘要内容必要与中文摘要完全相应。英文摘要采用Times New Roman小四号字书写,毕业论文、毕业设计行与行之间、段落和层次标题以及各段落之间均为1.5倍行距。)

Key words

Key words;key words;key words(英文核心词内容必要与中文核心词完全相应。英文核心词采用Times New Roman小四号字书写,毕业论文、毕业设计行与行之间、段落和层次标题以及各段落之间均为1.5倍行距。核心词与核心词之间用“;”隔开)

目录

摘要 ............................................................................................................ 错误!未定义书签。Abstract ..................................................................................................... 错误!未定义书签。第一章乘法器研究背景与意义 .............................................................. 错误!未定义书签。

1.1乘法器发呈现状 .......................................................................... 错误!未定义书签。

1.1.1国内乘法器现状 ............................................................... 错误!未定义书签。

1.1.2国外乘法器现状 ............................................................... 错误!未定义书签。

1.2乘法器概述 .................................................................................. 错误!未定义书签。

1.3乘运算 .......................................................................................... 错误!未定义书签。

1.4乘法器构造 .................................................................................. 错误!未定义书签。

1.5乘法器端口定义 .......................................................................... 错误!未定义书签。第二章移位相加乘法器设计基本原理 .................................................. 错误!未定义书签。

2.1.1 移位相加算法 ....................................................................... 错误!未定义书签。

2.1.2 乘法器设计原理 .................................................................... 错误!未定义书签。

2.2移位相加乘法器原理 .................................................................. 错误!未定义书签。第三章 16×16位移位相加乘法器设计与仿真....................................... 错误!未定义书签。

3.1 16位移位相加乘法器设计 ........................................................ 错误!未定义书签。

3.2 16位移位相加乘法器Verilog文献设计 ................................ 错误!未定义书签。

3.3 16×16位移位相加乘法器Modelsim仿真................................ 错误!未定义书签。

3.3.1 16×16位移位相加乘法器典型数组运算成果............... 错误!未定义书签。

3.3.2 16×16位移位相加乘法器普通状况运算成果............... 错误!未定义书签。第四章 16×16位移位相加乘法器Verilog设计综合........................... 错误!未定义书签。

4.1 RTL级概念 .................................................................................. 错误!未定义书签。

4.2 RTL级综合成果与分析 .............................................................. 错误!未定义书签。

相关文档
最新文档