数字逻辑第六章

A1A0 D0D1D2D3 0 0 1 1 0 1 0 1 d0 ΦΦΦ Φ d1 ΦΦ ΦΦ d2 Φ ΦΦΦ d3
W d0 d1 d2 d3
W = A1A0D0+A1A0D1+A1A0D2+A1A0D3
数字逻辑 第六章 采用中大规模集成电路的逻辑设计
举例 多路选择器可实现任意一个n变量的逻辑函数， 一般取其中的n-1个变量作为多路选择器的选 择信号，另外一个变量作为数据输入。 例1.用74153实现
激励表： QnQn+1 0 0 0 1 1 0 1 1 J K 0d 1d d1 d0
画激励函数卡诺图
d
数字逻辑 第六章 采用中大规模集成电路的逻辑设计
J4=Q3Q2Q1，K4=Q1，J3=K3=Q2Q1 J2=Q4Q1， K2=Q1，J1=K1=1
数字逻辑 第六章 采用中大规模集成电路的逻辑设计
画电路图 检测：
由所设计电路图可得：
Q4n+1=Q3Q2Q1Q4+Q1Q4 Q3n+1=Q2Q1Q3+Q2Q1Q3 Q2n+1=Q4Q2Q1+Q1Q2 Q1n+1=Q1
1010 1011 0001 0010 0011 1101 0100
有自恢复 能力
1110 1111 0000
1100
0101
0110
数字逻辑 第六章 采用中大规模集成电路的逻辑设计
例2、用74283设计一个8421BCD码到余3码的 代码转换器。 例3、用74283设计一个1位十进制数加法器。 用BCD码表示一位十进制数，由于74283进行 的是二进制加法运算，所以需要对运算结果 进行修正。
数字逻辑 第六章 采用中大规模集成电路的逻辑设计
十 二进制 和 0 00000 1 00001 2 00010 3 00011 4 00100 5 00101 6 00110 7 00111 8 01000 9 01001
8421 BCD和 00000 00001 00010 00011 00100 00101 00110 00111 01000 01001
A3 B3 A2 B2 A1 B1 A0 B0 A>B A<B A=B
7485
FA>B FA<B FA=B
数字逻辑 第六章 采用中大规模集成电路的逻辑设计
三、译码器 译码器是将二进制代码翻译成十进制数字或字 符的电路，如：数字仪表显示器、地址译码器、 指令译码器等。 译码器是n输入，2n输出的电路。常见有二-四 译码器，三-八译码器，四-十六译码器等。 以三、八译码器（74138）为例。
数字逻辑 第六章 采用中大规模集成电路的逻辑设计 输出端
Y7Y6Y5Y4 Y3 Y2 Y1Y0 S3 74138 A2A1A0 输入端 S2 S1 使能控制端
三-八译码器
数字逻辑 第六章 采用中大规模集成电路的逻辑设计
真值表： S1S2S3 A2A1A0 1 0 0 0 0 0 1 0 0 0 0 1 1 0 0 0 1 0 1 0 0 0 1 1 1 0 0 1 0 0 1 0 0 1 0 1 1 0 0 1 1 0 1 0 0 1 1 1 0 ØØ ØØØ 0 ØØ ØØØ
Ci Ai Bi Si Ci-1
C3 A3 B3
S3 C2
C2 A2 B2
S2 C1
C1 A1 B1
S1 C0
C0 A0 B0
S0 C-1
数字逻辑 第六章 采用中大规模集成电路的逻辑设计
2.改进（先行进位并行加法器） Ci=（Ai+Bi）Ci-1 + AiBi 设Pi=Ai+Bi，Gi=AiBi 用代入法： C0=P0C-1 + G0 C1=P1P0C + P1G0 + G1 C2=P2P1P0C + P2P1G0 + P2G1 + G2 C3=P3P2P1P0C + P3P2P1G0 + P3P2G1 + P3G2 +G3
A4 A3 A2 A1 B4 B3 B2 B1 FC4 FC4
F4 F3 F2 F1 C0 修正 标志 0 0 1 0 1 0
A4 A3 A2 A1 B4 B3 B2 B1
F4 F3 F2 F1 C0
数字逻辑 第六章 采用中大规模集成电路的逻辑设计
二、数值比较器7485 A<B，A>B，A=B为三个 级联输入端，用于扩展比 较数的位数：一片4位， 两片8位，n片4n位。级 联时高位7485的级联输 入端分别连接低位7485 的三个输出端，只用1片 7485时，三个级联输入 端应分别接001。
数字逻辑 第六章 采用中大规模集成电路的逻辑设计
Y0 = M0 = m0 Y1 = M1= m1 Y2 = M2 = m2 Y3 = M3 = m3
Y4 = M4 = m4 Y5 = M5 = m5 Y6 = M6 = m6 Y7 = M7 = m7
数字逻辑 第六章 采用中大规模集成电路的逻辑设计
修正 标志 16 1 17 1 18 1 19 1 20 1 21 1 22 1 23 1 24 1 25 1
数字逻辑 第六章 采用中大规模集成电路的逻辑设计
和的范围为0到19 ，在0~9范围时，直接输出；在10~19 范围时，需要+6修正，所以需两片74283芯片。 修正标志：F=C4+F2F4+F3F4
数字逻辑 第六章 采用中大规模集成电路的逻辑设计
分析：四输入，十六输出，需要用两片74138； 0000~0111时，74138Ⅰ工作， 1000~1111时，74138Ⅱ工作。
Y7Y6Y5Y4 Y3 Y2 Y1Y0 74138Ⅰ S3 S2 A2A1A0 B C D A S1 1 A2A1A0 0 Y7Y6Y5Y4 Y3 Y2 Y1Y0 74138Ⅱ S3 S2 S1 0 0
课前练习：用JK触发器设计一个十进制同步 递增计数器。 状态图： 0000 1001 0001 1000 0010 0111 0011 0110 0100 0101
数字逻辑 第六章 采用中大规模集成电路的逻辑设计
状态表：
Q4Q3Q2Q1 Q4n+1Q3n+1Q2n+1Q1n+1 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 0 0 0 0 0 0 1 1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 0 0 1 1 0 0 0 1 0 1 0 1 0 1 0 1 0
ABCD Y0Y1Y2Y3Y4Y5Y6Y7 Y0Y1Y2Y3Y4Y5Y6Y7
0000 0001 0010 0011 0100 0101 0110 0111 1000 1001 1010 1011 1100 1101 1110 1111 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 0 1 1 1 1 1 0 1 1 11 1 0 1 1 11 1 0
应用举例 1.地址译码器实例
地址线（8条） 256 内存单元 0 1
微 处 理 器
A7 … … A0
地 址 译 码 器
……
……
……
255
……
数字逻辑 第六章 采用中大规模集成电路的逻辑设计
2.用74183实现全减器
Ai Bi
Di
全减器：考虑低位向高位的 G G 借位的减法运算逻辑电路。 D =m +m +m +m i 1 2 4 7 真值表： =m1 m2 m4 m7
数字逻辑 第六章 采用中大规模集成电路的逻辑设计
第六章 采用中、大规模集成电路 的逻辑设计
数字逻辑 第六章 采用中大规模集成电路的逻辑设计
本章内容： 加法器、数值比较器、译码器、多路选 择器、计数器、寄存器、只读存储器、 可编程逻辑阵列
数字逻辑 第六章 采用中大规模集成电路的逻辑设计
一、二进制并行加法器 1.一般并行加法器的缺点
数字逻辑 第六章 采用中大规模集成电路的逻辑设计
F4 F3 F2 F1 FC4 74283 A4A3A2A1 B4B3B2B1 C0
四位二进制加法器
数字逻辑 第六章 采用中大规模集成电路的逻辑设计
3.芯片举例 例1、用74283设计一个四位加法/减法器。 分析：加法可直接实现； 减法：[A-B]补=[A]补+[-B]补 [-B]补=[B]原按位求反，末位+1 =0，加法，C0=0 所以增加一个功能控制端M =1，减法，C0=1
Y0Y1Y2Y3Y4Y5Y6Y7 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1
i-1 i
Ai Bi Gi-1 Di Gi 0 0 0 0 0 0 1 1 0 1 0 1 0 1 1 0 0 1 1 1
Ai Bi Gi-1 Di Gi 1 1 1 1 0 0 1 1 0 1 0 1 1 0 0 1 0 0 0 1
=Y1 Y2 Y4 Y7 Gi=m1+m2+m3+m7 =m1 m2 m3 m7 =Y1 Y2 Y3 Y7
0111
1000
1001
数字逻辑 第六章 采用中大规模集成电路的逻辑设计
五、计数器 计数器是对输入脉冲信号进行计数的时序逻 辑部件。 分类：
脉 冲 信 号 同 步 异 步 计 数 进 制 二进制 十进制 N进制 计 数 方 法 加法计数 减法计数 可逆计数
数字逻辑 第六章 采用中大规模集成电路的逻辑设计
数字逻辑 第六章 采用中大规模集成电路的逻辑设计
电路图：
Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y0
& 。
Di
Ai Bi Gi-1
A2 A1 A0 S3S2S1 0 0 1
& 。
Gi
数字逻辑 第六章 采用中大规模集成电路的逻辑设计
3.用74183实现四-十六译码器
数字逻辑 第六章 采用中大规模集Байду номын сангаас电路的逻辑设计
数字逻辑 第六章 采用中大规模集成电路的逻辑设计
四、多路选择器 多路选择器是多输入，单输出的组合逻辑 电路，其功能为从多个输入中选择一个传 送到输出端口。 常见有四路选择器 四路选择器、八路选择器、十六路选 四路选择器 择器等。
数字逻辑 第六章 采用中大规模集成电路的逻辑设计 74153 输 入 端 D3 D2 D1 D0 A1A0 选择控制端 W 输 出 端
修正 标志 0 0 0 0 0 0 0 0 0 0
十 10 11 12 13 14 15 16 17 18 19
二进制 和 01010 01011 01100 01101 01110 01111 10000 10001 10010 10011
8421 BCD和 10000 10001 10010 10011 10100 10101 10110 10111 11000 11001
F ( A, B, C ) = ∑ m(0,2,3,4,5,7)
设A1=1，A0=B，Di=C 形式转换
数字逻辑 第六章 采用中大规模集成电路的逻辑设计
练习：用74153实现F（A，B）=AB+AB
0 1 1 0 D3 D2 D1 D0 A1A0 A B
W
F
数字逻辑 第六章 采用中大规模集成电路的逻辑设计