数字逻辑第6章1.
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
2020/8/29
—制造业—
硅片
由氧化、淀积、离子注入或蒸 发形成新的薄膜或膜层
曝光 刻蚀
测试和封装
9
6.1 设计空间（续）
MOS晶体管
MOS晶体管模型
2020/8/29
10
6.1 设计空间（续）
Intel 45nm工艺 高-k栅介质金属栅极晶体管技术
Gordon. Moore称为是自上世纪60年代晚期推出多晶硅栅极金属氧化物半导体 (MOS)晶体管以来，晶体管技术领域里最重大的突破。
VCC –0.1伏 地+0.1伏
0.7VCC 0.3VCC
2020/8/29
21
6.1 设计空间（续）
---工艺参数
输出电流
IOLmax：输出低电平且仍能维持输出电压不大于VOLmax时，输出端能 吸收的最大电流，又称为最大灌电流。
2020/8/29
6
6.1ຫໍສະໝຸດ Baidu设计空间（续）
石墨烯材料
安德烈·海姆
康斯坦丁·诺沃肖洛夫
2010 年度诺贝尔物理奖获得者
于2004年制成石墨烯材料。石墨烯又称单层石墨，是目前能够生产出的最薄、最坚硬的 材料，仅有一个原子厚，导电速度相当于硅的30倍，接近光速。石墨烯被普遍认为会最 终替代硅，从而引发电子工业革命。
普通MOS晶体管
2020/8/29
高-k栅介质+金属栅极晶体管
11
6.1 设计空间（续）
MOS晶体管
电阻特别大，断开状态；
电阻特别小，导通状态。
栅极与其它极之间电阻极 大，电流很小，称为漏电流。 通过电容耦合。
2020/8/29
12
6.1 设计空间（续）
完全互补CMOS电路
2020/8/29
13
仅当输入在2.4伏和 2.6伏之间时，反相器产 生非逻辑输出电压。
工程实践表明，对 于高、低电平，应采 用更为保守的规定。
2020/8/29
18
6.1 设计空间（续）
---工艺参数
扇入：在特定的逻辑系列中，门电路所具有的输入 端的数目，被称为该逻辑系列的扇入（系数）。
对于高速工艺，出于速度的考虑，扇入通常不超过4或5个，大扇入门往 往采用低扇入门连接而成。
小规模集成电路（SSI） 中规模集成电路(MSI) 大规模集成电路(LSI) 超大规模集成电路（VLSI）
2020/8/29
5
6.1 设计空间（续）
半导体材料
常用的半导体材料的特性参数有：禁带 宽度、电阻率、载流子迁移率(载流子即 半导体中参加导电的电子和空穴)、非平 衡载流子寿命、位错密度。 禁带宽度由半导体的电子态、原子组态 决定，反映组成这种材料的原子中价电 子从束缚状态激发到自由状态所需的能 量。 电阻率、载流子迁移率反映材料的导电 能力。
非反相门
逻辑上的求反是“免费”获得的，而且用少于反相门所需的晶体 管数目来设计非反相门电路是不可能的。
CMOS非反相缓冲器、与门和或门都可由反相器与相应的反相门 连接组成。
2020/8/29
17
6.1 设计空间（续）
CMOS电路的稳态电气特性
根据右图，可定义 小于2.4伏的电压为 CMOS低输入电平，而 大于2.6伏的电压为高 输入电平。
请查资料了解相关知识。
2020/8/29
3
第6章 背景知识专题（续）
习题
1、自学软件Multisim。 2、用一个NMOS管和一个PMOS管构成一个反相器， 测试它的传输特性，写出测试报告。 3、完成课后习题：6.4,6.5,6.6,6.7,6.10
2020/8/29
4
6.1 设计空间
集成电路 集成度
2020/8/29
7
6.1 设计空间（续）
CMOS电路工艺
数字逻辑将物理量实际值的无穷集映射为两个子集，隐藏了模拟世 界的缺陷。
由于在很大范围内的连续量被表示为同一个二进制值，所以数字逻 辑能够大大避免元件和电源的变化以及噪声的影响。
2020/8/29
8
CMOS电路工艺
用掩膜版 重复
20-30次
第6章 背景知识专题
学习要求：
✓ 掌握门集成电路、器件、电路电气方面的基础知识，以便构建出符合 实际要求的电路和系统。
✓ 掌握门电路延时、触发器定时、时序电路原理 ✓ 掌握PLD方面的原理
2020/8/29
1
第6章 背景知识专题（续）
思考与报告6.1
请查资料，半导体硅材料在性能上遇到了什么瓶颈？ 石墨烯材料有何优点？ 想想看，你还有什么办法来提高集成电路的集成度？ 集成电路中的导电连线是铝线好还是铜线好？ 有人说，电路的延时是电路的固有属性，对不对？逻 辑函数有时延吗？
2020/8/29
2
第6章 背景知识专题（续）
思考与报告6.2
2012年诺贝尔物理学奖
2012年诺贝尔物理学奖的获奖者为法国科学家沙吉·哈罗彻（Serge Haroche）与美国科 学家大卫·温兰德（David J. Winland），获奖理由是“突破性的试验方法使得测量和操 纵单个量子系统成为可能”。他们的突破性的方法，使得这一领域的研究朝着基于量子 物理学而建造量子计算机迈出了第一步。就如传统计算机在上世纪的影响那样，或许量 子计算机将在本世纪以同样根本性的方式改变我们的日常生活。
6.1 设计空间（续）
CMOS反相器
2020/8/29
CMOS电路的开关模型 CMOS逻辑电路很省电
14
6.1 设计空间（续）
CMOS与非门
并联的P网络
CMOS或非门 CMOS逻辑门的一般形式
串联的N网络
2020/8/29
15
6.1 设计空间（续）
CMOS逻辑电平
2020/8/29
16
6.1 设计空间（续）
采用多个门并行实现 在输出端增加缓冲区
2020/8/29
20
6.1 设计空间（续）
---工艺参数
噪声容限：一种对噪声大小的度量，表示多大的噪声会使 最坏输出电压被破坏成为不可识别的输入值。
VOHmin 输出为高态时的最小输出电压。 VOLmax 输出为低态时的最大输出电压。 VIHmin 能保证被识别为高态时的最小输入电压。 VILmax 能保证被识别为低态时的最大输入电压。
2020/8/29
19
6.1 设计空间（续）
---工艺参数
扇出：门电路在不超出其最坏输出情况的条件下，能够驱 动的输入端个数。
扇出不仅依赖于输出端的特性，还依赖于它驱动的输入端的特性。 度量扇出的方法是采用标准负载 每个被驱动的门的输入在驱动门的输出上提供一个用标准负载单元度 量的负载。 最大扇出：所能驱动的最大负载 负载增大，转换时间也增大，但不得大于其允许的最大值 当输出负载大于扇出能力时，产生较大的延时：
—制造业—
硅片
由氧化、淀积、离子注入或蒸 发形成新的薄膜或膜层
曝光 刻蚀
测试和封装
9
6.1 设计空间（续）
MOS晶体管
MOS晶体管模型
2020/8/29
10
6.1 设计空间（续）
Intel 45nm工艺 高-k栅介质金属栅极晶体管技术
Gordon. Moore称为是自上世纪60年代晚期推出多晶硅栅极金属氧化物半导体 (MOS)晶体管以来，晶体管技术领域里最重大的突破。
VCC –0.1伏 地+0.1伏
0.7VCC 0.3VCC
2020/8/29
21
6.1 设计空间（续）
---工艺参数
输出电流
IOLmax：输出低电平且仍能维持输出电压不大于VOLmax时，输出端能 吸收的最大电流，又称为最大灌电流。
2020/8/29
6
6.1ຫໍສະໝຸດ Baidu设计空间（续）
石墨烯材料
安德烈·海姆
康斯坦丁·诺沃肖洛夫
2010 年度诺贝尔物理奖获得者
于2004年制成石墨烯材料。石墨烯又称单层石墨，是目前能够生产出的最薄、最坚硬的 材料，仅有一个原子厚，导电速度相当于硅的30倍，接近光速。石墨烯被普遍认为会最 终替代硅，从而引发电子工业革命。
普通MOS晶体管
2020/8/29
高-k栅介质+金属栅极晶体管
11
6.1 设计空间（续）
MOS晶体管
电阻特别大，断开状态；
电阻特别小，导通状态。
栅极与其它极之间电阻极 大，电流很小，称为漏电流。 通过电容耦合。
2020/8/29
12
6.1 设计空间（续）
完全互补CMOS电路
2020/8/29
13
仅当输入在2.4伏和 2.6伏之间时，反相器产 生非逻辑输出电压。
工程实践表明，对 于高、低电平，应采 用更为保守的规定。
2020/8/29
18
6.1 设计空间（续）
---工艺参数
扇入：在特定的逻辑系列中，门电路所具有的输入 端的数目，被称为该逻辑系列的扇入（系数）。
对于高速工艺，出于速度的考虑，扇入通常不超过4或5个，大扇入门往 往采用低扇入门连接而成。
小规模集成电路（SSI） 中规模集成电路(MSI) 大规模集成电路(LSI) 超大规模集成电路（VLSI）
2020/8/29
5
6.1 设计空间（续）
半导体材料
常用的半导体材料的特性参数有：禁带 宽度、电阻率、载流子迁移率(载流子即 半导体中参加导电的电子和空穴)、非平 衡载流子寿命、位错密度。 禁带宽度由半导体的电子态、原子组态 决定，反映组成这种材料的原子中价电 子从束缚状态激发到自由状态所需的能 量。 电阻率、载流子迁移率反映材料的导电 能力。
非反相门
逻辑上的求反是“免费”获得的，而且用少于反相门所需的晶体 管数目来设计非反相门电路是不可能的。
CMOS非反相缓冲器、与门和或门都可由反相器与相应的反相门 连接组成。
2020/8/29
17
6.1 设计空间（续）
CMOS电路的稳态电气特性
根据右图，可定义 小于2.4伏的电压为 CMOS低输入电平，而 大于2.6伏的电压为高 输入电平。
请查资料了解相关知识。
2020/8/29
3
第6章 背景知识专题（续）
习题
1、自学软件Multisim。 2、用一个NMOS管和一个PMOS管构成一个反相器， 测试它的传输特性，写出测试报告。 3、完成课后习题：6.4,6.5,6.6,6.7,6.10
2020/8/29
4
6.1 设计空间
集成电路 集成度
2020/8/29
7
6.1 设计空间（续）
CMOS电路工艺
数字逻辑将物理量实际值的无穷集映射为两个子集，隐藏了模拟世 界的缺陷。
由于在很大范围内的连续量被表示为同一个二进制值，所以数字逻 辑能够大大避免元件和电源的变化以及噪声的影响。
2020/8/29
8
CMOS电路工艺
用掩膜版 重复
20-30次
第6章 背景知识专题
学习要求：
✓ 掌握门集成电路、器件、电路电气方面的基础知识，以便构建出符合 实际要求的电路和系统。
✓ 掌握门电路延时、触发器定时、时序电路原理 ✓ 掌握PLD方面的原理
2020/8/29
1
第6章 背景知识专题（续）
思考与报告6.1
请查资料，半导体硅材料在性能上遇到了什么瓶颈？ 石墨烯材料有何优点？ 想想看，你还有什么办法来提高集成电路的集成度？ 集成电路中的导电连线是铝线好还是铜线好？ 有人说，电路的延时是电路的固有属性，对不对？逻 辑函数有时延吗？
2020/8/29
2
第6章 背景知识专题（续）
思考与报告6.2
2012年诺贝尔物理学奖
2012年诺贝尔物理学奖的获奖者为法国科学家沙吉·哈罗彻（Serge Haroche）与美国科 学家大卫·温兰德（David J. Winland），获奖理由是“突破性的试验方法使得测量和操 纵单个量子系统成为可能”。他们的突破性的方法，使得这一领域的研究朝着基于量子 物理学而建造量子计算机迈出了第一步。就如传统计算机在上世纪的影响那样，或许量 子计算机将在本世纪以同样根本性的方式改变我们的日常生活。
6.1 设计空间（续）
CMOS反相器
2020/8/29
CMOS电路的开关模型 CMOS逻辑电路很省电
14
6.1 设计空间（续）
CMOS与非门
并联的P网络
CMOS或非门 CMOS逻辑门的一般形式
串联的N网络
2020/8/29
15
6.1 设计空间（续）
CMOS逻辑电平
2020/8/29
16
6.1 设计空间（续）
采用多个门并行实现 在输出端增加缓冲区
2020/8/29
20
6.1 设计空间（续）
---工艺参数
噪声容限：一种对噪声大小的度量，表示多大的噪声会使 最坏输出电压被破坏成为不可识别的输入值。
VOHmin 输出为高态时的最小输出电压。 VOLmax 输出为低态时的最大输出电压。 VIHmin 能保证被识别为高态时的最小输入电压。 VILmax 能保证被识别为低态时的最大输入电压。
2020/8/29
19
6.1 设计空间（续）
---工艺参数
扇出：门电路在不超出其最坏输出情况的条件下，能够驱 动的输入端个数。
扇出不仅依赖于输出端的特性，还依赖于它驱动的输入端的特性。 度量扇出的方法是采用标准负载 每个被驱动的门的输入在驱动门的输出上提供一个用标准负载单元度 量的负载。 最大扇出：所能驱动的最大负载 负载增大，转换时间也增大，但不得大于其允许的最大值 当输出负载大于扇出能力时，产生较大的延时：