逻辑门电路
合集下载
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
1.2k
RPh的取值范围为1.2k
Ω
～36.1kΩ。 24
利用漏极开路输出门接成总线结构
将三个漏极开路的与非门接到同一条总线上。 只要任何时候C1、C2、C3，当中只有一个为1， 就可以在同一条总线上分时传送A1’、A2’、A3’ 信号。
漏极开路的输出门换可以很方便的实现电平转移。
h
25
普通的CMOS门电路绝对不允许”线与”连接。
P沟道MOS管结构
P沟道MOS管符号
h
5
3.1.4 P沟道增强型MOS管的开关状态
当VGS=0 时，MOS
管处于截止状态，相 当DS间断开。
当|VGS|>VT 时，
MOS管处于导通状 态，相当DS间接通。
截止时，DS间电阻很大， 导通电阻很小，几十～几
一般在106Ω以上。
百欧姆。
h
6
3.1.5 耗尽型MOS管的开关状态
B相当断开。
h
11
3.2.2 CMOS与非门、或非门和异或门 与非门电路结构和工作原理
导通
01
截止
T1、T2为N沟道 导通 MOS管，T3、T4为
P沟道MOS管。
ห้องสมุดไป่ตู้
1
逻辑符号
0
01
截止
Y (AB)'
h
12
或非门电路结构和工作原理 T1、T2为N沟道 MOS管，T3、T4为 P沟道MOS管。 逻辑符号
R p ( V D V D O )/I L O ((m L Ia L ) x R p ) (m
h
23
《例》计算电路中OD门上拉电阻RP的取值范围。 已知VDD=5V，OD门G1～G3输出端MOS管截止时漏电流 IOH=5uA，导通时允许输入最大负载电流IOL(max) =4mA。 负载G4～G7是四个反相器，它们的高电平输入电流 IIH=1uA,低电平输入电流IIL=-1uA,(从输出端流出）。要求 输出高、低电平满足VOH≥4.4V，VOL≤0.2V。
N沟道MOS符号
h
3
3.1.2 N沟道增强型MOS管的开关状态
当VGS=0 时，MOS
管处于截止状态，相 当DS间断开。
当VGS>VT 时，
MOS管处于导通状 态，相当DS间接通。
截止时，DS间电阻很大，
导通电阻很小，几十～几
一般在106Ω以上。
百欧姆。
h
4
3.1.3 P沟道增强型MOS管的结构和符号
输出端有反相器的 与非门
h
17
3.2.3 三态输出和漏极开路输出的CMOS门电 路 1. 三态输出的CMOS反相器电路和工作原理
0
1
A
1
0
1
A
A’
1
0
A
0
EN’=0 EN’=1
Y=A’
高阻态
h
逻辑符号
截止 A’
截止
EN称为使能端 低电平有效
18
用三态输出门实现总线连接
只要轮流地令EN1、EN2、EN3为1，就可以在 总线（Bus)轮流传输A‘、B’、C’三个数字信号。
h
26
3.2.4 CMOS电路的静电防护和锁定效应
由于 MOS管 的SiO2层极薄（约40～100nm 范围），所以当栅极上积累一定数量的电荷后， 将形成很强的电场将氧化层击穿，造成器件损坏。 为此，CMOS集成电路都设置了输入保护电路。
h
27
锁定效应 当CMOS电路的输入或输出端出现瞬时高压
（高于电源电压VDD）时，有可能使电路进入这样 一种状态， 即电源至公共端之间有很大的电流流 过，输入端失去控制作用。
h
13
异或门电路结构和工作原理
00
1
11
1
01
1
1
0
0
0
0
10
0
011
h
逻辑符号
01 10
YAB
14
异或非（同或）门电路结构和工作原理 逻辑符号
Y (AB)'
h
15
CMOS与门、或门和同相缓冲器
CMOS与门
CMOS或门 CMOS同相缓冲器
h
16
输入、输出端有反相器的或非门和与非门
输入端有反相器的 或非门
N沟道耗尽型MOS管的符 P沟道耗尽型MOS管的符
号
号
耗尽型MOS管在VGS=0时，即存在导电沟 道，在标准画法中是将源极、漏极以及衬底是 相连的。简化画法中是将漏源间的连线加粗， 以表示耗尽型。
导电沟道消失需栅极施加的电压称为夹断电压VP。
h
7
3.2 CMOS门电路
3.2.1 CMOS反相器和传输门 1.CMOS反相器
《解》
R P (m ( V D a x V D O )) /n H ( O I |I H L |
(5 4 .4 )/3 ( 5 1 6 0 4 1 6 0 3.61k R P (m (V iD n ) V D O )/I L ( 0 L (m Ia L )x) (5 0 .2 )/4 ( 1 3 0 4 1 6 0 )
R p (V D V D O)/H n (O I |H IL |) R p (m
h
22
当输出为低电平VOL 时，只要有一个OD门输 出管导通时，负载电流 IL和流过RP的电流全部 流过这个MOS管。
为保证输出为低电平，IL不 能太大，即RP阻值不能太小。
IL(V D D V O)/L R pIO(L ma
h
19
2. 漏极开路输出的与非门（OD门）
电路结构
逻辑符号
电路特点
它的一个特有功能是可以将它们的输出端直接相 连，实现输出信号之间的逻辑与运算（“线与”）。
h
20
漏极开路输出门的“线与”连接
Y Y 1 Y 2 (A )'(C B)' D (A C B)' D
在使用这种门电路时必需外接一个上拉电阻RP，
其值应远小于T1或T2的截止电阻ROFF，而又远大于
T1和T2的导通电阻RON，以保证输出的高低电平分
别为VOH=VDD、VOL=0。h
21
RP阻值的计算方法
当输出为高电平VOH， 所有OD门输出端的MOS 管全处于截止状态。
为保证输出为高电平，RP 上的压降不能太大，即RP阻 值不能太大。
V D D (nO I H |IL|R p V OH
h
8
工作原理：
导通
“0”
“1” “1”
截止
h
截止 “0”
导通
9
传输特性：
为了降低反相器的功率损耗，应尽量避免输入
信号长时间停留在高、低h 电平之间。
10
2.CMOS传输门
当P=0V，N=VDD时。两个MOS管均导通，AB相当接通，导通电阻在10Ω以内。
当P=VDD，N=0V时。两个MOS管均截止，A-
数字电子技术基础
第三章 逻辑门电路
h
1
本章基本内容
▲MOS管的基本工作原理和开关特性 ▲ CMOS门电路结构、工作原理和电气特性 ▲双极型三极管的工作原理和开关特性 ▲ TTL门电路的结构、工作原理和电气特性
h
2
3. 1 MOS的管的开关特性
3.1.1 N沟道增强型MOS管的结构和符号
N沟道MOS管结构
RPh的取值范围为1.2k
Ω
～36.1kΩ。 24
利用漏极开路输出门接成总线结构
将三个漏极开路的与非门接到同一条总线上。 只要任何时候C1、C2、C3，当中只有一个为1， 就可以在同一条总线上分时传送A1’、A2’、A3’ 信号。
漏极开路的输出门换可以很方便的实现电平转移。
h
25
普通的CMOS门电路绝对不允许”线与”连接。
P沟道MOS管结构
P沟道MOS管符号
h
5
3.1.4 P沟道增强型MOS管的开关状态
当VGS=0 时，MOS
管处于截止状态，相 当DS间断开。
当|VGS|>VT 时，
MOS管处于导通状 态，相当DS间接通。
截止时，DS间电阻很大， 导通电阻很小，几十～几
一般在106Ω以上。
百欧姆。
h
6
3.1.5 耗尽型MOS管的开关状态
B相当断开。
h
11
3.2.2 CMOS与非门、或非门和异或门 与非门电路结构和工作原理
导通
01
截止
T1、T2为N沟道 导通 MOS管，T3、T4为
P沟道MOS管。
ห้องสมุดไป่ตู้
1
逻辑符号
0
01
截止
Y (AB)'
h
12
或非门电路结构和工作原理 T1、T2为N沟道 MOS管，T3、T4为 P沟道MOS管。 逻辑符号
R p ( V D V D O )/I L O ((m L Ia L ) x R p ) (m
h
23
《例》计算电路中OD门上拉电阻RP的取值范围。 已知VDD=5V，OD门G1～G3输出端MOS管截止时漏电流 IOH=5uA，导通时允许输入最大负载电流IOL(max) =4mA。 负载G4～G7是四个反相器，它们的高电平输入电流 IIH=1uA,低电平输入电流IIL=-1uA,(从输出端流出）。要求 输出高、低电平满足VOH≥4.4V，VOL≤0.2V。
N沟道MOS符号
h
3
3.1.2 N沟道增强型MOS管的开关状态
当VGS=0 时，MOS
管处于截止状态，相 当DS间断开。
当VGS>VT 时，
MOS管处于导通状 态，相当DS间接通。
截止时，DS间电阻很大，
导通电阻很小，几十～几
一般在106Ω以上。
百欧姆。
h
4
3.1.3 P沟道增强型MOS管的结构和符号
输出端有反相器的 与非门
h
17
3.2.3 三态输出和漏极开路输出的CMOS门电 路 1. 三态输出的CMOS反相器电路和工作原理
0
1
A
1
0
1
A
A’
1
0
A
0
EN’=0 EN’=1
Y=A’
高阻态
h
逻辑符号
截止 A’
截止
EN称为使能端 低电平有效
18
用三态输出门实现总线连接
只要轮流地令EN1、EN2、EN3为1，就可以在 总线（Bus)轮流传输A‘、B’、C’三个数字信号。
h
26
3.2.4 CMOS电路的静电防护和锁定效应
由于 MOS管 的SiO2层极薄（约40～100nm 范围），所以当栅极上积累一定数量的电荷后， 将形成很强的电场将氧化层击穿，造成器件损坏。 为此，CMOS集成电路都设置了输入保护电路。
h
27
锁定效应 当CMOS电路的输入或输出端出现瞬时高压
（高于电源电压VDD）时，有可能使电路进入这样 一种状态， 即电源至公共端之间有很大的电流流 过，输入端失去控制作用。
h
13
异或门电路结构和工作原理
00
1
11
1
01
1
1
0
0
0
0
10
0
011
h
逻辑符号
01 10
YAB
14
异或非（同或）门电路结构和工作原理 逻辑符号
Y (AB)'
h
15
CMOS与门、或门和同相缓冲器
CMOS与门
CMOS或门 CMOS同相缓冲器
h
16
输入、输出端有反相器的或非门和与非门
输入端有反相器的 或非门
N沟道耗尽型MOS管的符 P沟道耗尽型MOS管的符
号
号
耗尽型MOS管在VGS=0时，即存在导电沟 道，在标准画法中是将源极、漏极以及衬底是 相连的。简化画法中是将漏源间的连线加粗， 以表示耗尽型。
导电沟道消失需栅极施加的电压称为夹断电压VP。
h
7
3.2 CMOS门电路
3.2.1 CMOS反相器和传输门 1.CMOS反相器
《解》
R P (m ( V D a x V D O )) /n H ( O I |I H L |
(5 4 .4 )/3 ( 5 1 6 0 4 1 6 0 3.61k R P (m (V iD n ) V D O )/I L ( 0 L (m Ia L )x) (5 0 .2 )/4 ( 1 3 0 4 1 6 0 )
R p (V D V D O)/H n (O I |H IL |) R p (m
h
22
当输出为低电平VOL 时，只要有一个OD门输 出管导通时，负载电流 IL和流过RP的电流全部 流过这个MOS管。
为保证输出为低电平，IL不 能太大，即RP阻值不能太小。
IL(V D D V O)/L R pIO(L ma
h
19
2. 漏极开路输出的与非门（OD门）
电路结构
逻辑符号
电路特点
它的一个特有功能是可以将它们的输出端直接相 连，实现输出信号之间的逻辑与运算（“线与”）。
h
20
漏极开路输出门的“线与”连接
Y Y 1 Y 2 (A )'(C B)' D (A C B)' D
在使用这种门电路时必需外接一个上拉电阻RP，
其值应远小于T1或T2的截止电阻ROFF，而又远大于
T1和T2的导通电阻RON，以保证输出的高低电平分
别为VOH=VDD、VOL=0。h
21
RP阻值的计算方法
当输出为高电平VOH， 所有OD门输出端的MOS 管全处于截止状态。
为保证输出为高电平，RP 上的压降不能太大，即RP阻 值不能太大。
V D D (nO I H |IL|R p V OH
h
8
工作原理：
导通
“0”
“1” “1”
截止
h
截止 “0”
导通
9
传输特性：
为了降低反相器的功率损耗，应尽量避免输入
信号长时间停留在高、低h 电平之间。
10
2.CMOS传输门
当P=0V，N=VDD时。两个MOS管均导通，AB相当接通，导通电阻在10Ω以内。
当P=VDD，N=0V时。两个MOS管均截止，A-
数字电子技术基础
第三章 逻辑门电路
h
1
本章基本内容
▲MOS管的基本工作原理和开关特性 ▲ CMOS门电路结构、工作原理和电气特性 ▲双极型三极管的工作原理和开关特性 ▲ TTL门电路的结构、工作原理和电气特性
h
2
3. 1 MOS的管的开关特性
3.1.1 N沟道增强型MOS管的结构和符号
N沟道MOS管结构