用74390和7448设计100以内任意进制计数器
二-五-十进制异步加法计数器74LS90
2. 二-五-十进制异步加法计数器74LS90 ★ 从计数器命名可知：74LS90可以实现二进制、五进制加法计数功能，如果按照“低位片循环一周，向高位片进一位”的级联扩展方式，将二进制加法计数单元和五进制加法计数单元联系起来，就可以实现十进制加法计数器，此时，整个计数器组成了异步时序逻辑电路的结构，因此，74LS90被称为二-五-十进制异步加法计数器。
与74LS197的使用类似，74LS90通过级联组成十进制异步加法计数器时，也存在两种方式，下文中将详细介绍。
74LS90的芯片封装图和功能示意图如图8.3.16所示。
图8.3.17 二-五-十进制异步加法计数器74LS90 （a ）芯片封装图 （b ）功能示意图★ 分析图8.3.17，将得到的74LS90的管脚信息总结如下：74LS90的逻辑功能端包括2个下降沿有效的输入时钟信号端 和 、4个高有效的输入控制端 ，以及4个输出状态端 。
表8.3.10为74LS90的功能表，完整地表达了74LS90的逻辑功能。
表8.3.10 二-五-十进制异步加法计数器74LS90的功能表★ 分析表8.3.10，将得到的74LS90的逻辑功能完整总结如下：◆ 异步置9、高有效，为置数控制端。
0123 Q Q Q Q 、、、10 CLK CLK B 0A 0B 99A R R S S 、、、B 9A 9 S S 、74LS90没有提供输入数据端，当时， ，即输出状态被直接置为9。
◆ 异步清零、高有效， 为清零控制端。
◆ 计数器在不置数、不清零的前提下，时钟脉冲的下降沿工作，完成计数功能，有以下四种情况。
▲ 时钟信号从输入，则完成二进制加法计数，对应输出状态为； ▲ 时钟信号从输入，完成五进制加法计数，对应输出状态排列为 ，工作循环为000到100的递增循环， 为最高位； ▲ 时钟信号从 输入，且将二进制计数器的输出状态 作为五进制计数器的时钟信号，接入，则组成了“二进制单元先运行，五进制单元后运行”的级联结构，由此实现十进制加法计数功能，其输出状态排列为； ▲ 时钟信号从 输入，且将五进制计数器的输出最高位状态作为二进制计数器的时钟信号，接入，则组成了“五进制单元先运行，二进制单元后运行”的级联结构，由此实现的十进制加法计数器的输出状态排列为。
100进制同步计数器设计
实验名称：100进制同步计数器设计专业班级：姓名：学号：实验日期：一、实验目的：1、掌握计数器的原理及设计方法；2、设计一个0~100的计数器；3、利用实验二的七段数码管电路进行显示；二、实验要求：1、用VHDL 语言进行描写；2、有计数显示输出；3、有清零端和计数使能端；三、实验结果：1. VHDL程序LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;PACKAGE my_pkg ISComponent nd2 -- 或门PORT (a,b: IN STD_LOGIC;c: OUT STD_LOGIC);END Component;Component led_decoderPORT (din:in std_logic_vector(3 downto 0 ); --四位二进制码输入seg:out std_logic_vector(6 downto 0) ); --输出LED七段码END Component;1Component CNT60 --2位BCD码60进制计数器PORT( CR:IN STD_LOGIC;EN:IN STD_LOGIC;CLK:IN STD_LOGIC;OUTLOW:BUFFER STD_LOGIC_VECTOR(3 DOWNTO 0);OUTHIGH:BUFFER STD_LOGIC_VECTOR(3 DOWNTO 0) );END Component;Component CNT100 --带使能和清零信号的100进制计数器PORT(CLK:IN STD_LOGIC;EN:IN STD_LOGIC;CLR:IN STD_LOGIC;OUTLOW:BUFFER STD_LOGIC_VECTOR(3 DOWNTO 0);OUTHIGH:BUFFER STD_LOGIC_VECTOR(3 DOWNTO 0) ); END Component;Component freq_div --50MHZ时钟分频出1HzPORT(clkinput : IN STD_LOGIC;output : OUT STD_LOGIC);END Component;Component jtd --交通灯控制器PORT(CLKIN:IN STD_LOGIC; --50MHZR1,G1,R2,G2,R3,G3,R4,G4:OUT STD_LOGIC; --红绿灯信号输出GAO,DI:BUFFER STD_LOGIC_VECTOR(3 DOWNTO 0) --倒计时输出);END Component;END my_pkg;LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE work.my_pkg.ALL; --打开程序包ENTITY Demo3 ISPORT (CRl:IN STD_LOGIC;ENl:IN STD_LOGIC;CLKIN: IN STD_LOGIC;LEDLOW,LEDHIGH: OUT STD_LOGIC_VECTOR(6 downto 0));END Demo3;ARCHITECTURE behv OF Demo3 ISSIGNAL CLKTEMP: STD_LOGIC; --定义中转信号SIGNAL LEDLOWTEMP,LEDHIGHTEMP:STD_LOGIC_VECTOR(3 downto 0);BEGINu1:freq_div PORT MAP(CLKIN,CLKTEMP); --位置关联方式u2:CNT60 PORTMAP(CR=>CRl,EN=>ENl,CLK=>CLKTEMP,OUTLOW=>LEDLOWTEMP,OUTHIGH=>LEDHIGHTE MP); --名字关联方式u3:led_decoder PORT MAP(LEDLOWTEMP,LEDLOW); --低位数码管输出u4:led_decoder PORT MAP(LEDHIGHTEMP,LEDHIGH); --高位数码管输出END behv;LIBRARY ieee;USE ieee.std_logic_1164.all;ENTITY freq_div ISPORT(clkinput : IN STD_LOGIC;output : OUT STD_LOGIC);END freq_div;ARCHITECTURE rt OF freq_div ISSIGNAL count_signal : INTEGER RANGE 0 TO 25000000;signal mid1 : STD_LOGIC ;BEGINPROCESS (clkinput)BEGINIF (clkinput'EVENT AND clkinput = '1') THENif count_signal=24999999 then --50MHz division to 1Hzcount_signal <= 0;mid1<= not mid1;elsecount_signal <= count_signal + 1;end if;output <= mid1;end if;END PROCESS;end rt;--文件名：decoder.vhdlibrary IEEE;use IEEE.STD_LOGIC_1164.ALL;entity led_decoder isPort (din:in std_logic_vector(3 downto 0 ); --四位二进制码输入seg:out std_logic_vector(6 downto 0) ); --输出LED七段码end led_decoder;architecture Behavioral of led_decoder isbeginprocess(din)begincase din iswhen "0000" =>seg<="1000000";--0when "0001" => seg<="1111001";--1when "0010" => seg<="0100100";--2when "0011" => seg<="0110000";--3when "0100" => seg<="0011001";--4when "0101" => seg<="0010010";--5when "0110" => seg<="0000010";--6when "0111" => seg<="1011000";--7when "1000" => seg<="0000000";--8when "1001" => seg<="0010000";--9when others => seg<="0000110";--Eend case;end process;end Behavioral;LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY CNT60 ISPORT(CR:IN STD_LOGIC;EN:IN STD_LOGIC;CLK:IN STD_LOGIC;OUTLOW:BUFFER STD_LOGIC_VECTOR(3 DOWNTO 0);OUTHIGH:BUFFER STD_LOGIC_VECTOR(3 DOWNTO 0) );END CNT60;ARCHITECTURE behav OF CNT60 ISBEGINPROCESS(CLK,CR,EN)BEGINif CR='1' thenOUTHIGH<="0000";OUTLOW<="0000";elsif EN ='1'thenIF CLK'EVENT AND CLK='1' THENIF OUTHIGH="1001" AND OUTLOW="1001" THENOUTHIGH<="0000";OUTLOW<="0000";ELSIF OUTLOW="1001" THENOUTHIGH<=OUTHIGH+1;OUTLOW<="0000";ELSE OUTLOW<=OUTLOW+1;END IF;END IF;END IF;END PROCESS;END behav;2.仿真结果以及说明①. 分频器仿真结果：经过多次仿真，发现按照实验要求分频出1HZ的频率是无法仿真出需要的结果的，因为时钟脉冲太多，QuartusII显示不了。
实验7_74ls90任意进制计数器共16页PPT
26、要使整个人生都过得舒适、愉快，这是不可能的，因为人类必须具备一种能应付逆境的态度。——卢梭
▪
27、只有把抱怨环境的心情，化为上进的力量，才是成功的保证。——罗曼·罗兰
▪
28、知之者不如好之者，好之者不如乐之者。——孔子
▪
29、勇猛、大胆和坚定的决心能够抵得上器的精良。——达·芬奇
▪
30、意志是一个强壮的盲人，倚靠在明眼的跛子肩上。——叔本华
谢谢！
16
实验7_74ls90任意进制计数器
46、法律有权打破平静。——马·格林 47、在一千磅法律里，没有一盎司仁 爱。— —英国
48、法律一多，公正就少。——托·富 勒 49、犯罪总是以惩罚相补偿；只有处 罚才能 使犯罪 得到偿 还。— —达雷 尔
50、弱者比强者更能得到法律的保护 。—— 威·厄尔
▪
PROTEUS单片机100以内计数器设计
广东海洋大学寸金学院《单片机》期末考查（课程设计）论文题目：100以内计数器设计The counter design within 100系别：信息技术系专业：计算机科学与技术班级：计算机科学与技术4班姓名：黎明亮学号：2010103040444指导老师：叶伟慧职称：讲师日期：2013年6月28日广东海洋大学寸金学院教务处制第一章绪论 (3)1.1 W A VE6000软件说明 (3)1.2 PROTEUS软件说明 (3)1.2.1 软件的特点 (3)1.2.2 ISIS智能原理图输入系统 (3)1.3 MCS-51单片机系统简介 (4)第二章总体方案设计 (5)2.1 总体设计 (5)2.2 硬件设计 (5)2.2.1 硬件设计电路 (5)2.2.2 PROTEUS软件使用过程 (6)2.2.3元器件清单如下 (6)2.3 软件设计 (7)2.3.1 PROTEUS硬件属性分配 (7)2.3.2程序设计 (7)2.3.3编译成HEX文件步骤 (11)第三章综合测试 (12)3.1仿真工具栏 (13)3.2 仿真结果 (13)第四章总结鉴定 (14)参考文献 (15)课程设计心得体会（可自行加页）： (16)评阅老师：日期： (16)第一章绪论一个单片机应用系统从提出任务到正式投入运行的过程，称为单片机的开发。
开发过程所用的设备即开发工具。
一般用计算机来调试单片机，所用开发工具为仿真器和调试器，两者一起构成硬件平台。
软件平台是指装入通用PC的软件开发调试系统，它的作用是编辑、汇编、编译、仿真与调试，称为WINDOWS下的集成开发环境。
集成开发环境是单片机厂家为用户提供的产品开发环境，包括单片机的硬件平台和软件平台。
20多年来，世界上出现过几种用于51系列单片机的开发软件，下面以伟福6000和Proteus为例。
1.1WA VE6000软件说明这个软件是南京伟福公司的单片机开发软件，一般就是用在C51单片机，具备双工作模式和真正的集成调试环境。
用74390和7448设计100以内任意进制计数器
Multisim仿真图如下
这是一个六十三进制的逻辑图，原理在于当第63个脉冲到来时使74LS390N置零。
上图中，U2的B,C分别代表十位中的2和4，和为6。
U1A,B代表个位1和2，和为3。
当上述四个管脚同时得到高电平时，即计数到63时，CLR被置零，成为一个63进制计数器。
（本文档是一个免费文档，没什么特殊原因的话，希望你能下载）
这个电路也可以成为100以内任意进制计数器，当需做成N进制计数器，则在第N个脉冲到来后将CLR置零即可。
如76进制，则将U2的A,B,C接入与门U8A，将U1的B,C接入与门U5A。
在做上述仿真时，要注意调整显示器的导通电流，否则，可能会出不来上述效果。
最后，向昆工学妹问好。
《任意进制计数器》习题及参考答案
任意进制计数器习题及参考答案习题1利用已有的集成计数器构成任意进制计数器的方法有哪些？试举例说明？解（1）直接选用已有的计数器。
例如，欲构成十二分频器，可直接选用十二进制异步计数器7492；（2）用两个模小的计数器串接，可以构成模为两者之积的计数器。
例如，用模6和模10计数器串接起来，可以构成模60计数器；（3）利用反馈法改变原有计数长度。
例如，用模10的计数器可以用反馈法构成模6的计数器。
如下图所示：习题2利用两片74LS160和必要的门电路构成五十进制计数器。
解中规模集成电路74LS160是同步十进制计数器。
用两片74LS160构成五十进制计数器的电路如下图示。
有关问题说明如下：（1）片1接成十进制N1，片2接成五进制N2，整个电路N1×N2=50即构成五十进制计数器。
N进制的计数器如由多片组成，其构成方法可以是串行进位方式或并行进位方式，上图采用的是串行进位方式。
（2）片1的EP和ET（教材用CEP和CET表示）恒为1，工作在计数状态。
片1每计到9（1001）时，进位输出端C（教材用TC）变为高电平，片2开始计数。
到0（0000）状态。
同时，在Q2端产生一个进位信号。
对整个电路而言，即是逢五十进一。
习题3 用74LS161二进制同步计数器实现模5计数器，请用两种方法。
解模5计数器的电路如下图所示。
中规模集成电路74LS161是4位二进制同步计数器，其功能同于74LS160（同步十进制计数器）。
图（a）为置零法（或称复位法）。
当输出为0100时，非门输出低电平使LD=0，输出端Q3 Q2 Q1 Q0=0000。
图（b）为置数法（或称置位法）。
当输出为1111时，进位端产生一个高电平进位信号，经反相器后使LD=0，数据输入端的预置数1011被置入。
于是计数器又将按1011 1100 1101 1110 1111的顺序进行计数。
请读者自行分析图（c）的工作原理。
习题4 74LS290的几种连接方式如下图所示，试分析图题6（a）（b）（c）（d）各为几分频电路。
100以内的十进制计数器EDA课设
目录一、摘要二、任务要求三、基本原理四、实现方法五、基本过程六、分析与结论七、课程总结一、摘要电子设计自动化EDA技术课的目的在于培养学生掌握可编程逻辑器件基本的编程方法与开发应用技能。
在掌握了EDA技术的基础知识、基本操作和Quartus II软件的基本应用与一般流程后，学习EDA技术最有效的方法就是进行EDA 技术的综合应用设计。
本次设计阐述了100以内的十进制计数器的设计思路、VHDL 源程序、管脚设置、时序仿真和逻辑综合结果及分析。
十进制计数器由BCD码（二—十进制码）来设计，把一个数拆为个位（低四位）和十位（高四位），首先设定初值然后计数，同时对部分二进制数进行十进制调整。
二、任务要求首先设定100以内的十进制计数初值，而后每来一次脉冲降沿，计数值加1，加到99，然后计数值回0。
三、基本原理十进制计数器由BCD码（二—十进制码）来设计，把一个数拆为个位FD （低四位）和十位SD（高四位）。
设定计数初值高四位H和低四位L，LD为‘1’时置数，否则开始计数。
当个位为9即二进制的1001时且十位非9时，再来一次脉冲(CLK为0）计数时，个位为0即低四位清零，十位加1即高4位加1；十位为9即1001，且个位非9时，个位加1；十位为9且个位也为9时，个位十位全为0即高、低四位都清零。
四、实现方法1.VHDL源程序如下：LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY CNT10 ISPORT(CLK,LD:IN STD_LOGIC;H:IN STD_LOGIC_VECTOR(3 DOWNTO 0);L:IN STD_LOGIC_VECTOR(3 DOWNTO 0);FD:BUFFER STD_LOGIC_VECTOR(3 DOWNTO 0); SD:BUFFER STD_LOGIC_VECTOR(3 DOWNTO 0)); END ENTITY CNT10;ARCHITECTURE ART OF CNT10 ISBEGINPROCESS(CLK) ISBEGINIF(CLK'EVENT AND CLK='0')THENIF(LD='1')THENSD<=H;FD<=L;ELSIF(LD='0')THENIF(FD="1001")THENIF(SD="1001")THENFD<="0000";SD<="0000";ELSEFD<="0000";SD<=SD+1;END IF;ELSEFD<=FD+1;END IF;END IF;END IF;END PROCESS;END ARCHITECTURE ART;2、生成器件管脚如图1-1所示图1-1五、基本过程1、打开Quartus II 6.0软件，新建工程文件CNT10.qpf，然后新建VHDL 文件CNT10.vhd，输入VHDL 源程序，如图1-2图1-22、编译输入成功的VHDL源程序文件，并调试修改错误，最终使编译成功，如图1-3图1-33、设置管脚，使之在空心圆处设置输入端口CLK、H(3~0)、L(3~0)、LD以及输出端口FD(3~0)、SD（3~0），如图1-4图1-44、查看生成的器件，新建CNT10.bsf文件，找到project里的CNT10，并双击，即可观察到如图1-5所示的器件CLK LDH[3..0] L[3..0]FD[3..0] SD[3..0]CNT10inst图1-55、新建.vwf文件，导入输入、输出端口，并设置输出端口时钟信号CLK的波形以及计数初值（例如00100011即23）然后保存文件，如图1-6图1-66、在图1-6的界面中，编译，得到输出波形如图1-7、1-8所示，并分析数据验证是否符合设计要求。
集成计数器实现任意进制计数器设计方法案例说明
集成计数器实现任意进制计数器设计方法案例说明
二进制和十进制以外的进制统称为任意进制。
要构成任意进制的计数器，只有利用集成二进制或十进制计数器，用反馈置零法或反馈置数法来实现。
假设已有M进制计数器，要构成N进制计数器，有M＞N和M＜N这两种可能。
下面首先讨论N＞M时的情况。
在N进制计数器的计数过程当中，设法跳过（M - N）个状态，就可得到N进制计数器。
实现跳越的方法有置数法和清零法两种。
（1）置数法
置数法适用于有预置数端的集成计数器。
通过预置数功能让计数器从某个预置状态开始计数，计满N个状态后产生置数信号，使计数器又进入预置数状态，然后重复上述过程。
图8.53为由74LS161用置数法构成的十二进制计数器。
图8.53 置数法构成的十二进制计数器
（2）清零法
清零法适用于有异步置零输入端的集成计数器。
计数器从全“0”状态开始计数，计满N个状态后产生清零信号，使计数器回到初态。
图8.54为74LS161用清零法构成的十二进制计数器。
Q Q Q Q
图8.54清零法构成的十二进制计数器
例:试用74LS160构成七进制计数器。
解:因为74LS160兼有异步置零和预置数功能，所以置数法和清零法均可采用。
图8.55所示电路是用置数法由74LS160构成的七进制计数器。
Q Q Q Q
图8.55 例题电路。
基于MSI芯片74160设计模为100的计数器
基于MSI芯片74160设计模为100的计数器1、实验目的：基于MSI芯片74160，利用QuartusII软件设计并实现一个计数器的逻辑功能，通过电路的仿真和硬件验证，进一步了解计数器的特性和功能。
2、实验原理：利用集成计数器MSI芯片的清零端和置数端实现归零，可以按自然态序进行计数的N进制计数器的方法。
集成计数器中，清零、置数均采用异步方式的有74LS163；均采用异步方式的有74LS193、74LS197、74LS192；清零端采用异步方式、置数端采用同步方式的有74LS161、74LS160。
74161/74160功能真值表表1图13、实验环境：PC机（Windowsxp，QuartusII）4、实验内容：按照第五章相关内容，完成计数器的实际，包括原理图输入、编译、综合、适配、仿真，并将此计数器电路设计成一个硬件符号入库。
最后利用两个MSI芯片74160完成一个模为60的计数器的设计，包括原理图的输入、编译、综合、适配、仿真。
5、实验步骤：Step1.启动QuartusII“开始”菜单“所有程序”中的“Altera”程序框中选择“QuartusII”如图1所示：Step2.建立工作库目录文件夹以便设计工程项目的存储EDA工具中的任何一项设计都是一项工程（PROJECT）,应首先为此工程建立一个放置与此工程相关的文件的文件夹，此文件夹将被EDA软件默认为工作库（WORK LIBRARY）.一般不同的设计项目最好放在相应的文件夹中，注意，一个设计项目可以包含多个设计文件夹。
本项目中的文件夹取名为counter_100，路径为：E:/数字逻辑/作业/100511217/。
注意：文件夹名不能用中文，且不可带空格。
Step3.输入设计（1）打开QuartusII，选择File|New命令。
在New窗口中（如图2所示）的DeviceDesign File中选择硬件设计文件类型为Block Diagram/Schematic File，然后在框图设计文件编辑窗中输入源程序图1的文件。
100以内手动计数器
苏州市职业大学课程设计说明书名称单片机原理及应用课程设计2012年9月17日至2011年9月28日共2 周院系机电工程班级10机电(2)姓名张祥系主任陶亦亦教研室主任陆春元指导教师杨洪目录前言一．课题介绍1.课程设计2.课题名称3.课程设计要求二．系统设计1.系统总体方案设计2.系统硬件设计3.系统软件设计三．系统仿真1.工具软件简介2.系统仿真模型的建立3.k e i l和p r o t e u s的联合调试4.系统仿真结果小结一课题介绍1．课题名称100以内的手动计数器2．课题要求（1) 上电时，数码管显示为00。
（2）利用单片机来制作一个手动计数器，单片机的管脚上接一个轻触开关，作为手动计数按钮，用单片机的I/O口接数码管，作为计数器，进行加计数显示。
（3）计数器计数到99后，再按计数按钮，则数码管从00重新开始计数。
3．课程设计要求（1）根据课题要求，确定设计方案；（2）在Proteus软件中，绘制系统原理图；（3）在keil中编写单片机程序，结合原理图进行系统调试；（4）记录系统运行结果，书写课程设计报告。
二系统设计1．系统总体方案设计2．系统硬件设计（1）AT89C51单片机最小系统设计单片机最小系统复位电路的极性电容C4的大小直接影响单片机的复位时间,一般采用10-30uF,51单片机最小系统容值越大需要的复位时间越短。
最小系统起振电容C5、C6一般采用15-33uF，并且电容离晶振越近越好。
晶振采用6MHZ。
在正常工作的情况下可以采用更高频率的晶振，晶振的振荡频率直接影响单片机的处理速度，频率越大处理速度越快。
（2）数码管1的设计（3）数码管2的设计（3）开关的设计（4）系统原理总图3．系统软件设计（1）主程序流程图:利用单片机来制作一个手动计数器，在单片机的管脚上接一个轻触开关，单片机的P0口、P1口作为输出端，来控制数码管的显示，实现00-99计数功能，子程序实现将高低电位转换为数码管的十进制数字，初始值为00，通过手动开关发脉冲信号实现计数，即按键识别成功就自动加一，在计数器上显示加后的数值，当一直加到99时，在手动给脉冲时，回到初始状态00，从而实现00-99加计数。
13.4.3 任意进制计数器的构成
13.4.3 任意进制计数器的构成1、清零法用N 进制计数器，可构成M 进制计数器。
能输出M 个稳定状态计数器，就是M 进制计数器。
用74LS161、74LS160、74LS290等可以构成任意进制计数器。
一、N<M 的情况利用第M+1个状态译码，使R D =0 ，电路输出M 个稳定状态，不等下一个CP 脉冲到来，电路立即回到0000。
第M+1个状态为暂态，不等稳定，就已消失，是M 进制计数器。
例：试用74LS160构成六进制计数器，用清零法。
1. 状态转换表3. 连线图R D =04.状态转换图（Q 3Q 2Q 1Q 0/ Y ）进位输出CP Q 3Q 2Q 1Q 0Y 00 0 0 0010 0 0 1020 0 1 0030 0 1 1040 1 0 0050 1 0 1160 1 1 00 0 0 00000000100100011010001010110/0/0/0/0/0/1&&Y 12.译码输出函数R D =D 1D 2D 3D 0CP Q 1Q 2Q 3Q 074LS160C LD R D EP ET(Q 2Q 1)'异步清零出现暂态用74LS160构成六进制计数器，置入0000。
1.状态转换表例：2、置数法利用第M 个状态译码，使L D =0，等着下一个CP 脉冲过后，电路置入0000，回到第一个循环状态。
第M 个状态为稳态。
LD =0CP Q 3Q 2Q 1Q 0Y00 0 0 0010 0 0 1020 0 1 0030 0 1 1040 1 0 0050 1 0 1160 0 0 02.译码输出函数LD =(Q 2Q 0)'&Y11&进位输出3.连线图D 1D 2D 3D 0CPQ 1Q 2Q 3Q 074LS160C LD R D EP ET000000010010001101000101/0/0/0/0/0/14.状态转换图（Q 3Q 2Q 1Q0/ Y ）(同步置数,无暂态)(以置入0000为例）二、M >N 的情况M >N 时，可以用多片级联。
14进制计数器设计
要设计一个14进制计数器，可以使用四个计数器来表示每一位的值。
每个计数器可以是一个4位二进制计数器，范围从0000到1101（十进制为0到13）。
当一个计数器达到最大值时，它会重置为0，并且将下一个计数器递增。
以下是一个简单的示例设计：
1.设计四个4位二进制计数器，分别表示14进制数的四个位。
2.初始化所有计数器为0000。
3.每次计数器递增时，检查当前计数器的值是否超过1101（十进制为13）。
4.如果当前计数器的值超过1101，则将其重置为0000，并将下一个计数
器递增。
5.重复步骤3和4，直到所有计数器都达到最大值并重置为0000。
这样，就可以通过递增和重置四个计数器来实现14进制的计数器。
74系列芯片功能大全
74系列芯片功能大全7400TTL2输入端四与非门7401TTL集电极开路2输入端四与非门7402TTL2输入端四或非门7403TTL集电极开路2输入端四与非门7404TTL六反相器7405TTL集电极开路六反相器7406TTL集电极开路六反相高压驱动器7407TTL集电极开路六正相高压驱动器7408TTL2输入端四与门7409TTL集电极开路2输入端四与门7410TTL3输入端3与非门74107TTL带清除主从双J-K触发器74109TTL带预置清除正触发双J-K触发器7411TTL3输入端3与门74112TTL带预置清除负触发双J-K触发器7412TTL开路输出3输入端三与非门74121TTL单稳态多谐振荡器74122TTL可再触发单稳态多谐振荡器74123TTL双可再触发单稳态多谐振荡器774125TTL三态输出高有效四总线缓冲门74126TTL三态输出低有效四总线缓冲门7413TTL4输入端双与非施密特触发器74132TTL2输入端四与非施密特触发器74133TTL13输入端与非门74136TTL四异或门74138TTL3-8线译码器/复工器74139TTL双2-4线译码器/复工器7414TTL六反相施密特触发器74145TTLBCD—十进制译码/驱动器7415TTL开路输出3输入端三与门74150TTL16选1数据选择/多路开关74151TTL8选1数据选择器74153TTL双4选1数据选择器74154TTL4线—16线译码器74155TTL图腾柱输出译码器/分配器74156TTL开路输出译码器/分配器74157TTL同相输出四2选1数据选择器74158TTL反相输出四2选1数据选择器7416TTL开路输出六反相缓冲/驱动器74160TTL可预置BCD异步清除计数器74161TTL可予制四位二进制异步清除计数器74162TTL可预置BCD同步清除计数器74163TTL可予制四位二进制同步清除计数器74164TTL八位串行入/并行输出移位寄存器74165TTL八位并行入/串行输出移位寄存器74166TTL八位并入/串出移位寄存器74169TTL二进制四位加/减同步计数器97417TTL开路输出六同相缓冲/驱动器74170TTL开路输出4x4寄存器堆74173TTL三态输出四位D型寄存器74174TTL带公共时钟和复位六D触发器74175TTL带公共时钟和复位四D触发器74180TTL9位奇数/偶数发生器/校验器74181TTL算术逻辑单元/函数发生器74185TTL二进制BCD代码转换器74190TTLBCD同步加/减计数器74191TTL二进制同步可逆计数器74192TTL可预置BCD双时钟可逆计数器74193TTL可预置四位二进制双时钟可逆计数器74194TTL四位双向通用移位寄存器74195TTL四位并行通道移位寄存器74196TTL十进制/二-十进制可预置计数锁存器74197TTL二进制可预置锁存器/计数器7420TTL4输入端双与非门7421TTL4输入端双与门7422TTL开路输出4输入端双与非门74221TTL双/单稳态多谐振荡器74240TTL八反相三态缓冲器/线驱动器74241TTL八同相三态缓冲器/线驱动器74243TTL四同相三态总线收发器74244TTL八同相三态缓冲器/线驱动器74245TTL八同相三态总线收发器74247TTLBCD7段15V输出译码/驱动器74248TTLBCD—7段译码/升压输出驱动器74249TTLBCD—7段译码/开路输出驱动器74251TTL三态输出8选1数据选择器/复工器6 74253TTL三态输出双4选1数据选择器/复工器74256TTL双四位可寻址锁存器74257TTL三态原码四2选1数据选择器/复工器74258TTL三态反码四2选1数据选择器/复工器74259TTL八位可寻址锁存器/3-8线译码器7426TTL2输入端高压接口四与非门74260TTL5输入端双或非门74266TTL2输入端四异或非门7427TTL3输入端三或非门74273TTL带公共时钟复位八D触发器74279TTL四图腾柱输出S-R锁存器7428TTL2输入端四或非门缓冲器74283TTL4位二进制全加器74290TTL二/五分频十进制计数器474293TTL二/八分频四位二进制计数器74295TTL四位双向通用移位寄存器74298TTL四2输入多路带存贮开关74299TTL三态输出八位通用移位寄存器7430TTL8输入端与非门7432TTL2输入端四或门74322TTL带符号扩展端八位移位寄存器74323TTL三态输出八位双向移位/存贮寄存器7433TTL开路输出2输入端四或非缓冲器74347TTLBCD—7段译码器/驱动器74352TTL双4选1数据选择器/复工器74353TTL三态输出双4选1数据选择器/复工器74365TTL门使能输入三态输出六同相线驱动器74365TTL门使能输入三态输出六同相线驱动器74366TTL门使能输入三态输出六反相线驱动器74367TTL4/2线使能输入三态六同相线驱动器74368TTL4/2线使能输入三态六反相线驱动器7437TTL开路输出2输入端四与非缓冲器74373TTL三态同相八D锁存器74374TTL三态反相八D锁存器74375TTL4位双稳态锁存器74377TTL单边输出公共使能八D锁存器74378TTL单边输出公共使能六D锁存器74379TTL双边输出公共使能四D锁存器7438TTL开路输出2输入端四与非缓冲器74380TTL多功能八进制寄存器7439TTL开路输出2输入端四与非缓冲器74390TTL双十进制计数器74393TTL双四位二进制计数器87440TTL4输入端双与非缓冲器7442TTLBCD—十进制代码转换器74352TTL双4选1数据选择器/复工器74353TTL三态输出双4选1数据选择器/复工器74365TTL门使能输入三态输出六同相线驱动器74366TTL门使能输入三态输出六反相线驱动器74367TTL4/2线使能输入三态六同相线驱动器74368TTL4/2线使能输入三态六反相线驱动器7437TTL开路输出2输入端四与非缓冲器74373TTL三态同相八D锁存器74374TTL三态反相八D锁存器74375TTL4位双稳态锁存器74377TTL单边输出公共使能八D锁存器74378TTL单边输出公共使能六D锁存器74379TTL双边输出公共使能四D锁存器7438TTL开路输出2输入端四与非缓冲器74380TTL多功能八进制寄存器7439TTL开路输出2输入端四与非缓冲器74390TTL双十进制计数器74393TTL双四位二进制计数器7440TTL4输入端双与非缓冲器7442TTLBCD—十进制代码转换器74447TTLBCD—7段译码器/驱动器7445TTLBCD—十进制代码转换/驱动器74450TTL16:1多路转接复用器多工器74451TTL双8:1多路转接复用器多工器74453TTL四4:1多路转接复用器多工器7446TTLBCD—7段低有效译码/驱动器74460TTL十位比较器74461TTL八进制计数器74465TTL三态同相2与使能端八总线缓冲器74466TTL三态反相2与使能八总线缓冲器74467TTL三态同相2使能端八总线缓冲器74468TTL三态反相2使能端八总线缓冲器74469TTL八位双向计数器7447TTLBCD—7段高有效译码/驱动器7448TTLBCD—7段译码器/内部上拉输出驱动74490TTL双十进制计数器74491TTL十位计数器74498TTL八进制移位寄存器7450TTL2-3/2-2输入端双与或非门74502TTL八位逐次逼近寄存器74503TTL八位逐次逼近寄存器7451TTL2-3/2-2输入端双与或非门74533TTL三态反相八D锁存器74534TTL三态反相八D锁存器7454TTL四路输入与或非门74540TTL八位三态反相输出总线缓冲器7455TTL4输入端二路输入与或非门74563TTL八位三态反相输出触发器74564TTL八位三态反相输出D触发器74573TTL八位三态输出触发器74574TTL八位三态输出D触发器74645TTL三态输出八同相总线传送接收器74670TTL三态输出4x4寄存器堆7473TTL带清除负触发双J-K触发器7474TTL带置位复位正触发双D触发器7476TTL带预置清除双J-K触发器7483TTL四位二进制快速进位全加器7485TTL四位数字比较器7486TTL2输入端四异或门7490TTL可二/五分频十进制计数器7493TTL可二/八分频二进制计数器47495TTL四位并行输入\输出移位寄存器7497TTL6位同步二进制乘法器.1CD系列门电路CD4000双3输入端或非门CD4001四2输入端或非门CD4002双4输入端或非门CD4007双互补对加反向器CD4009六反向缓冲／变换器CD4011四2输入端与非门CD4012双4输入端与非门CD4023三2输入端与非门CD4025三2输入端与非门CD4030四2输入端异或门CD4041四同相／反向缓冲器CD40488输入端可扩展多功能门CD4049六反相缓冲/变换器CD4050六同相缓冲／变换器CD40688输入端与门／与非门CD4069六反相器CD4070四2输入异或门CD4071四2输入端或门CD4072双4输入端或门CD4073三3输入端与门CD4075三3输入端或门CD4077四异或非门CD40788输入端与非门／或门CD4081四2输入端与门CD4082双4输入端与非门CD4085双2路2输入端与或非门CD4086四2输入端可扩展与或非门CD40104TTL至高电平CMOS转换器CD40106六施密特触发器CD40107双2输入端与非缓冲／驱动器CD40109四低-高电平位移器CD4501三多输入门CD4052六反向缓冲器（三态输出）CD4503六同相缓冲器（三态输出）CD45046TTL或CMOS同级移相器CD4506双可扩展AIO门CD4507四异或门CD45194位与／或选择器CD4530双5输入多数逻辑门CD4572四反向器加二输入或非门加二输入与非门CD45998位可寻址锁存器0触发器CD4013双D触发器CD4027双JK触发器CD4042四锁存D型触发器CD4043四三态R-S锁存触发器（1触发）CD4044四三态R-S锁存触发器（0触发）CD4047单稳态触发／无稳多谐振荡器CD4093四2输入端施密特触发器CD4098双单稳态触发器CD40998位可寻址锁存器CD4508双4位锁存触发器CD4528双单稳态触发器（与CD4098管脚相同，只是3、13脚复位开关为高电平有效）CD4538精密单稳多谐振荡器CD4583双施密特触发器CD4584六施密特触发器CD45998位可寻址锁存器计数器CD4017十进制计数/分配器CD402014位二进制串行计数器/分频器CD4022八进制计数/分配器CD40247位二进制串行计数器/分频器CD4029可预置数可逆计数器（4位二进制或BCD码）CD404012二进制串行计数器/分频器CD404512位计数／缓冲器CD4059四十进制N分频器CD406014二进制串行计数器/分频器和振荡器CD40953输入端J-K触发器（相同J-K输入端）CD40963输入端J-K触发器（相反和相同J-K输入端）CD40110十进制加／减计数／锁存／7端译码／驱动器CD40160可预置数BCD加计数器（异步复位）CD40161可预置数4位二进制加计数器（R非=0时，CP上脉冲复位）（异步复位）CD40162可预置数BCD加计数器（同步复位）CD40163可预置数4位二进制加计数器（R非=0时，CP上脉冲复位）（同步复位）CD40192可预置数BCD加/减计数器CD40193可预置数4位二进制加/减计数器CD4510可预置BCD 加/减计数器CD4516可预置4位二进制加/减计数器CD4518双BCD同步加计数器CD4520双同步4位二进制加计数器CD452124级频率分频器CD4522可预置数BCD同步1/N加计数器CD4526可预置数4位二进制同步1/N加计数器CD4534实时与译码计数器CD4536可编程定时器CD4541可编程定时器CD45533数字BCD计数器CD4568相位比较器／可编程计数器CD4569双可预置BCD/二进制计数器CD45978位总线相容计数／锁存器CD45988位总线相容可建地址锁存器译码器CD4511BCD锁存/7段译码器/驱动器3CD45144位锁存/4-16线译码器CD45154位锁存/4-16线译码器（负逻辑输出）CD4026十进制计数/7段译码器（适用于时钟计时电路，利用C端的功能可方便的实现60或12分频）CD4028BCD-十进制译码器CD4033十进制计数/7段译码器CD40544位液晶显示驱动CD4055BCD-7段码/液晶驱动CD4056BCD-7段码/驱动CD401028位可预置同步减法计时器（BCD）CD401038位可预置同步减法计时器（二进制）CD4513BCD-锁存/7端译码/驱动器（无效0不显）CD45144位锁存/4线—16线译码器（输出“1”）CD45154位锁存/4线—16线译码器（输出“0”）CD4543BCD-锁存/7段译码/驱动器CD4544BCD-锁存/7段译码/驱动器波动闭锁CD4547BCD-锁存/7段译码/大电流驱动器CD4555双二进制4选1译码器/分离器（输出“1”）CD4556双二进制4选1译码器/分离器（输出“0”）CD4558BCD-7段译码CD4555双二进制4选1译码器/分离器CD4556双二进制4选1译码器/分离器（负逻辑输出）移位寄存器CD400618位串入—串出移位寄存器CD40148位串入/并入—串出移位寄存器CD4015双4位串入—并出移位寄存器CD40218位串入/并入—串出移位寄存器CD403164位移位寄存器CD40348位通用总线寄存器0CD40354位串入/并入串出/并出移位寄存器CD40764线D型寄存器CD40948位移位/存储总线寄存器8CD4010032位左移/右移CD40105先进先出寄存器CD401084x4多端口寄存器阵列CD401944位并入/串入—并出/串出移位寄存器（左移/右移）CD401954位并入/串入—并出/串出移位寄存器CD451764位移位寄存器CD45490连续的近似值寄存器CD4562128位静态移位寄存器CD45804x4多端寄存器模拟开关和数据选择器CD4016四联双向开关0CD4019四与或选择器【Qn=（An*Ka）+（Bn*Kb）】CD4051单八路模拟开关CD4052双4路模拟开关CD4053三2路模拟开关CD4066四双向模拟开关CD4067单十六路模拟开关CD4097双八路模拟开关CD40257四2选1数据选择器CD4512八路数据选择器CD4529双四路／单八路模拟开关CD4539双四路数据选择器CD4551四2通道模拟多路传输运算电路CD40084位超前进位全加器CD4019四与或选择器【Qn=(An*Ka)+(Bn*Kb)】CD4527BCD比例乘法器CD4032三路串联加法器CD4038三路串联加法器(负逻辑)CD4063四位量级比较器CD4070四2输入异或门CD45854位数值比较器CD40894位二进制比例乘法器CD401019位奇偶发生器／校验器CD4527BCD比例乘法器CD453112位奇偶数CD4559逐次近似值码器CD4560“N”BCD加法器CD4561“9”求补器CD45814位算术逻辑单元CD4582超前进位发生器CD45854位数值比较器存储器CD40494字x8位随机存取存储器CD450564x1位RAMCD4537256x1静态随机存取存储器CD4552256位RAM特殊电路CD4046锁相环集成电路CD45328位优先编码器CD4500工业控制单元CD4566工业时基发生器CD4573可预置运算放大器CD4574比较器、线性、双对双运放CD4575双／双预置运放／比较器CD45978位总线相容计数／锁存器CD45988位总线相容可建地址锁存器。
74系列TTL电路检索
74系列TTL电路检索7400 TTL 2输入端四与非门7401 TTL 集电极开路2输入端四与非门7402 TTL 2输入端四或非门7403 TTL 集电极开路2输入端四与非门7404 TTL 六反相器7405 TTL 集电极开路六反相器7406 TTL 集电极开路六反相高压驱动器7407 TTL 集电极开路六正相高压驱动器7408 TTL 2输入端四与门7409 TTL 集电极开路2输入端四与门7410 TTL 3输入端3与非门74107 TTL 带清除主从双J-K触发器74109 TTL 带预置清除正触发双J-K触发器7411 TTL 3输入端3与门74112 TTL 带预置清除负触发双J-K触发器7412 TTL 开路输出3输入端三与非门74121 TTL 单稳态多谐振荡器74122 TTL 可再触发单稳态多谐振荡器74123 TTL 双可再触发单稳态多谐振荡器74125 TTL 三态输出高有效四总线缓冲门74126 TTL 三态输出低有效四总线缓冲门7413 TTL 4输入端双与非施密特触发器74132 TTL 2输入端四与非施密特触发器74133 TTL 13输入端与非门74136 TTL 四异或门74138 TTL 3-8线译码器/复工器74139 TTL 双2-4线译码器/复工器7414 TTL 六反相施密特触发器74145 TTL BCD—十进制译码/驱动器7415 TTL 开路输出3输入端三与门74150 TTL 16选1数据选择/多路开关74151 TTL 8选1数据选择器74153 TTL 双4选1数据选择器74154 TTL 4线—16线译码器74155 TTL 图腾柱输出译码器/分配器74156 TTL 开路输出译码器/分配器74157 TTL 同相输出四2选1数据选择器74158 TTL 反相输出四2选1数据选择器7416 TTL 开路输出六反相缓冲/驱动器74160 TTL 可预置BCD异步清除计数器74161 TTL 可予制四位二进制异步清除计数器74162 TTL 可预置BCD同步清除计数器74163 TTL 可予制四位二进制同步清除计数器74164 TTL 八位串行入/并行输出移位寄存器74165 TTL 八位并行入/串行输出移位寄存器74166 TTL 八位并入/串出移位寄存器74169 TTL 二进制四位加/减同步计数器7417 TTL 开路输出六同相缓冲/驱动器74170 TTL 开路输出4×4寄存器堆74173 TTL 三态输出四位D型寄存器74174 TTL 带公共时钟和复位六D触发器74175 TTL 带公共时钟和复位四D触发器74180 TTL 9位奇数/偶数发生器/校验器74181 TTL 算术逻辑单元/函数发生器74185 TTL 二进制—BCD代码转换器74190 TTL BCD同步加/减计数器74191 TTL 二进制同步可逆计数器74192 TTL 可预置BCD双时钟可逆计数器74193 TTL 可预置四位二进制双时钟可逆计数器74194 TTL 四位双向通用移位寄存器74195 TTL 四位并行通道移位寄存器74196 TTL 十进制/二-十进制可预置计数锁存器74197 TTL 二进制可预置锁存器/计数器7420 TTL 4输入端双与非门7421 TTL 4输入端双与门7422 TTL 开路输出4输入端双与非门74221 TTL 双/单稳态多谐振荡器74240 TTL 八反相三态缓冲器/线驱动器74241 TTL 八同相三态缓冲器/线驱动器74243 TTL 四同相三态总线收发器74244 TTL 八同相三态缓冲器/线驱动器74245 TTL 八同相三态总线收发器74247 TTL BCD—7段15V输出译码/驱动器74248 TTL BCD—7段译码/升压输出驱动器74249 TTL BCD—7段译码/开路输出驱动器74251 TTL 三态输出8选1数据选择器/复工器74253 TTL 三态输出双4选1数据选择器/复工器74256 TTL 双四位可寻址锁存器74257 TTL 三态原码四2选1数据选择器/复工器74258 TTL 三态反码四2选1数据选择器/复工器74259 TTL 八位可寻址锁存器/3-8线译码器7426 TTL 2输入端高压接口四与非门74260 TTL 5输入端双或非门74266 TTL 2输入端四异或非门7427 TTL 3输入端三或非门74273 TTL 带公共时钟复位八D触发器74279 TTL 四图腾柱输出S-R锁存器7428 TTL 2输入端四或非门缓冲器74283 TTL 4位二进制全加器74290 TTL 二/五分频十进制计数器74293 TTL 二/八分频四位二进制计数器74295 TTL 四位双向通用移位寄存器74298 TTL 四2输入多路带存贮开关74299 TTL 三态输出八位通用移位寄存器7430 TTL 8输入端与非门7432 TTL 2输入端四或门74322 TTL 带符号扩展端八位移位寄存器74323 TTL 三态输出八位双向移位/存贮寄存器7433 TTL 开路输出2输入端四或非缓冲器74347 TTL BCD—7段译码器/驱动器74352 TTL 双4选1数据选择器/复工器74353 TTL 三态输出双4选1数据选择器/复工器74365 TTL 门使能输入三态输出六同相线驱动器74366 TTL 门使能输入三态输出六反相线驱动器74367 TTL 4/2线使能输入三态六同相线驱动器74368 TTL 4/2线使能输入三态六反相线驱动器7437 TTL 开路输出2输入端四与非缓冲器74373 TTL 三态同相八D锁存器74374 TTL 三态反相八D锁存器74375 TTL 4位双稳态锁存器74377 TTL 单边输出公共使能八D锁存器74378 TTL 单边输出公共使能六D锁存器74379 TTL 双边输出公共使能四D锁存器7438 TTL 开路输出2输入端四与非缓冲器74380 TTL 多功能八进制寄存器7439 TTL 开路输出2输入端四与非缓冲器74390 TTL 双十进制计数器74393 TTL 双四位二进制计数器7440 TTL 4输入端双与非缓冲器7442 TTL BCD—十进制代码转换器74447 TTL BCD—7段译码器/驱动器7445 TTL BCD—十进制代码转换/驱动器74450 TTL 16:1多路转接复用器多工器74451 TTL 双8:1多路转接复用器多工器74453 TTL 四4:1多路转接复用器多工器7446 TTL BCD—7段低有效译码/驱动器74460 TTL 十位比较器74461 TTL 八进制计数器74465 TTL 三态同相2与使能端八总线缓冲器74466 TTL 三态反相2与使能八总线缓冲器74467 TTL 三态同相2使能端八总线缓冲器74468 TTL 三态反相2使能端八总线缓冲器74469 TTL 八位双向计数器7447 TTL BCD—7段高有效译码/驱动器7448 TTL BCD—7段译码器/内部上拉输出驱动74490 TTL 双十进制计数器74491 TTL 十位计数器74498 TTL 八进制移位寄存器7450 TTL 2-3/2-2输入端双与或非门74502 TTL 八位逐次逼近寄存器74503 TTL 八位逐次逼近寄存器7451 TTL 2-3/2-2输入端双与或非门74533 TTL 三态反相八D锁存器74534 TTL 三态反相八D锁存器7454 TTL 四路输入与或非门74540 TTL 八位三态反相输出总线缓冲器7455 TTL 4输入端二路输入与或非门74563 TTL 八位三态反相输出触发器74564 TTL 八位三态反相输出D触发器74573 TTL 八位三态输出触发器74574 TTL 八位三态输出D触发器74645 TTL 三态输出八同相总线传送接收器74670 TTL 三态输出4×4寄存器堆7473 TTL 带清除负触发双J-K触发器7474 TTL 带置位复位正触发双D触发器7476 TTL 带预置清除双J-K触发器7483 TTL 四位二进制快速进位全加器7485 TTL 四位数字比较器7486 TTL 2输入端四异或门7490 TTL 可二/五分频十进制计数器7493 TTL 可二/八分频二进制计数器7495 TTL 四位并行输入\输出移位寄存器7497 TTL 6位同步二进制乘法器ICL7106,ICL7107 3位半A/D转换器DAC0830/DAC0832 8位D/A转换器ADC0831/ADC0832/ADC0834/ADC0838 8位A/D转换器ADC0808/ADC0809 8位A/D转换器ADC0802/ADC0803/ADC0804 8位A/D转换器AD7520/AD7521/AD7530/AD7521 D/A转换器4N35/4N36/4N37 光电耦合器ICL7116,ICL7117 3位半A/D转换器ICL7650 载波稳零运算放大器ICL7660/MAX1044 CMOS电源电压变换器ICL8038 单片函数发生器ICM7216 10MHz通用计数器ICM7226 带BCD输出10MHz通用计数器ISO2-CMOS MT8880C DTMF 收发器LF351 JFET输入运算放大器LF353 JFET输入宽带高速双运算放大器LM117/LM317A/LM317 三端可调电源LM124/LM124/LM324 低功耗四运算放大器LM137/LM337 三端可调负电压调整器LM139/LM239/LM339 低功耗四电压比较器LM158/LM258/LM358 低功耗双运算放大器LM193/LM293/LM393 低功耗双电压比较器LM201/LM301 通用运算放大器 [中文资料]LM231/LM331 精密电压—频率转换器LM285/LM385 微功耗基准电压二极管 [中文资料]LM308A 精密运算放大器LM386 低压音频小功率放大器LM399 带温度稳定器精密电压基准电路LM431 可调电压基准电路LM567/LM567C 锁相环音频译码器LM741 运算放大器LM831 双低噪声音频功率放大器LM833 双低噪声音频放大器LM8365 双定时LED电子钟电路MAX038 0.1Hz-20MHz 单片函数发生器MAX232 5V电源多通道RS232驱动器/接收器MC1403 2.5V精密电压基准电路MC1404 5.0v/6.25v/10v 基准电压MC1413/MC1416 七路达林顿驱动器MC145026/MC145027/MC145028 编码器/译码器MC145403-5/8 RS232驱动器/接收器MC145406 RS232驱动器/接收器MC145407 RS232驱动器/接收器MC145583 RS232驱动器/接收器MC145740 DTMF 接收器MC1488 二输入与非四线路驱动器MC1489 四施密特可控线路驱动器MC2833 低功率调频发射系统MC3362 低功率调频窄频带接收器MC4558 双运算放大器MC7800系列 1.0A三端正电压稳压器MC78L00系列 0.1A三端正电压稳压器 [中文资料]MC78M00系列 0.5A三端正电压稳压器MC78T00系列 3.0A正电压稳压器 [中文资料]MC7900系列 1.0A三端负电压稳压器 [中文资料]MC79L00系列 0.1A三端负电压稳压器 [中文资料]MC79M00系列 0.5A三端负电压稳压器 [中文资料] Microchip PIC系列单片机RS232通讯应用MM5369 3.579545MHz-60Hz 17级分频振荡器MOC3009/MOC3012 双向可控硅输出光电耦合器MOC3020/MOC3023 双向可控硅输出光电耦合器MOC3081/MOC3082/MOC3083 过零双向可控硅输出光电耦合器MOC8050 无基极达林顿晶体管输出光电耦合器MOC8111 无基极晶体管输出光电耦合器MT8870 DTMF双音频接收器MT8888C DTMF 收发器NE5532/NE5532A 双低噪声运算放大器NE5534/SE5534 低噪声运算放大器NE555/SA555 单时基电路NE556/SA556/SE556 双时基电路NE570/NE571/SA571 音频压缩扩展器OP07 低电压飘移运算放大器OP27 低噪音精密运算放大器OP37 低噪音高速精密运算放大器OP77 低电压飘移运算放大器OP90 精密低电压微功耗运算放大器PC817/PC827/PC847 高效光电耦合器PT2262 无线遥控发射编码器芯片PT2272 无线遥控接收解码器芯片SG2524/SG3524 脉宽调制PWMST7537 电力线调制解调器电路TDA1521 2×12W Hi-Fi 音频功率放大器TDA2030 14W Hi-Fi 音频放大器TDA7000T FM 单片调频接收电路TDA7010T FM 单片调频接收电路TDA7021T FM MTS 单片调频接收电路TDA7040T 低电压锁相环立体声解码器TDA7050 低电压单/双声道功率放大器TL062/TL064 低功耗JFET输入运算放大器TL071/TL072/TL074 低噪声JFET输入运算放大器TL082/TL084 JFET 宽带高速运算放大器TL494 脉宽调制PWMTL594 精密开关模式脉宽调制控制TLP521/1-4 光电耦合器TOP100-4 TOPSwitch 三端PWM开关电源电路TOP221-7 TOPSwitch-Ⅱ三端PWM开关电源电路TOP232-4 TOPSwitch-FX 五端柔韧设计开关电源电路TOP412/TOP414 TOPSwitch 三端PWM DC-DC 开关电源ULN2068 1.5A/50V 4路达林顿驱动电路ULN2803 500mA/50V 8路达林顿驱动电路ULN2803/ULN2804 线性八外围驱动器阵列 [中文资料] VFC32 电压—频率/频率—电压转换器添加评论40系列CMOS电路检索4000 CMOS 3输入双或非门1反相器4001 CMOS 四2输入或非门4002 CMOS 双4输入或非门4006 CMOS 18级静态移位寄存器4007 CMOS 双互补对加反相器4008 CMOS 4位二进制并行进位全加器4009 CMOS 六缓冲器/转换器（反相）4010 CMOS 六缓冲器/转换器（同相）40100 CMOS 32位双向静态移位寄存器40101 CMOS 9位奇偶发生器/校验器40102 CMOS 8位BCD可预置同步减法计数器40103 CMOS 8位二进制可预置同步减法计数器40104 CMOS 4位三态输出双向通用移位寄存器40105 CMOS 先进先出寄存器40106 CMOS 六施密特触发器40107 CMOS 2输入双与非缓冲/驱动器40108 CMOS 4×4多端寄存40109 CMOS 四三态输出低到高电平移位器4011 CMOS 四2输入与非门40110 CMOS 十进制加减计数/译码/锁存/驱动40117 CMOS 10线—4线BCD优先编码器4012 CMOS 双4输入与非门4013 CMOS 带置位/复位的双D触发器4014 CMOS 8级同步并入串入/串出移位寄存器40147 CMOS 10线—4线BCD优先编码器4015 CMOS 双4位串入/并出移位寄存器4016 CMOS 四双向开关40160 CMOS 非同步复位可预置BCD计数器40161 CMOS 非同步复位可预置二进制计数器40162 CMOS 同步复位可预置BCD计数器40163 CMOS 同步复位可预置二进制计数器4017 CMOS 十进制计数器/分频器40174 CMOS 六D触发器40175 CMOS 四D触发器4018 CMOS 可预置 1/N 计数器40181 CMOS 4位算术逻辑单元40182 CMOS 超前进位发生器4019 CMOS 四与或选译门40192 CMOS 可预制四位BCD计数器40193 CMOS 可预制四位二进制计数器40194 CMOS 4位双向并行存取通用移位寄存器4020 CMOS 14级二进制串行计数/分频器40208 CMOS 4×4多端寄存器4021 CMOS 异步8位并入同步串入/串出寄存器4022 CMOS 八进制计数器/分频器4023 CMOS 三3输入与非门4024 CMOS 7级二进制计数器4025 CMOS 三3输入或非门40257 CMOS 四2线-1线数据选择器/多路传输4026 CMOS 7段显示十进制计数/分频器4027 CMOS 带置位复位双J-K主从触发器4028 CMOS BCD- 十进制译码器4029 CMOS 可预制加/减（十/二进制）计数器4030 CMOS 四异或门4031 CMOS 64级静态移位寄存器4032 CMOS 3位正逻辑串行加法器4033 CMOS 十进制计数器/消隐7段显示4034 CMOS 8位双向并、串入/并出寄存器4035 CMOS 4位并入/并出移位寄存器4038 CMOS 3位串行负逻辑加法器4040 CMOS 12级二进制计数/分频器4041 CMOS 四原码/补码缓冲器4042 CMOS 四时钟控制 D 锁存器4043 CMOS 四三态或非 R/S 锁存器4044 CMOS 四三态与非 R/S 锁存器4045 CMOS 21位计数器4046 CMOS PLL 锁相环电路4047 CMOS 单稳态、无稳态多谐振荡器4048 CMOS 8输入端多功能可扩展三态门4049 CMOS 六反相缓冲器/转换器4050 CMOS 六同相缓冲器/转换器4051 CMOS 8选1双向模拟开关4052 CMOS 双4选1双向模拟开关4053 CMOS 三2选1双向模拟开关4054 CMOS 四位液晶显示驱动器4055 CMOS BCD—7段译码/液晶显示驱动器4056 CMOS BCD—7段译码/驱动器4059 CMOS 可编程 1/N 计数器4060 CMOS 14级二进制计数/分频/振荡器4063 CMOS 四位数字比较器4066 CMOS 四双向模拟开关4067 CMOS 单16通道模拟开关4068 CMOS 8输入端与非门4069 CMOS 六反相器4070 CMOS 四异或门4071 CMOS 四2输入端或门4072 CMOS 4输入端双或门4073 CMOS 3输入端三与门4075 CMOS 3输入端三或门4076 CMOS 4位三态输出D寄存器4077 CMOS 四异或非门4078 CMOS 8输入端或非门4081 CMOS 四2输入端与门4082 CMOS 4输入端双与门4085 CMOS 双2×2与或非门4086 CMOS 2输入端可扩展四与或非门4089 CMOS 二进制系数乘法器4093 CMOS 四2输入端施密特触发器4094 CMOS 8级移位存储总线寄存器4095 CMOS 选通J-K同相输入主从触发器4096 CMOS 选通J-K反相输入主从触发器4097 CMOS 双8通道模拟开关4098 CMOS 双单稳态多谐振荡器4099 CMOS 八位可寻址锁存器4500 CMOS 工业控制一位微处理器4501 CMOS 三组门电路4502 CMOS 可选通六反相缓冲器4503 CMOS 六三态同相缓冲器4504 CMOS 六TTL-CMOS电平移位器4506 CMOS 双二组2输入可扩展与或非门4508 CMOS 双三态输出四位锁存器4510 CMOS BCD可预置可逆计数器4511 CMOS BCD-7段锁存/译码/LED驱动4512 CMOS 8通道数据选择器4513 CMOS BCD-7段译码/锁存/驱动器4514 CMOS 四位锁存/4-16高有效译码器4515 CMOS 四位锁存/4-16低有效译码器4516 CMOS 二进制四位可预置可逆计数器4517 CMOS 双64位静态移位寄存器4518 CMOS 双BCD加法计数器4519 CMOS 四位与或选择器4520 CMOS 双二进制加法计数器4522 CMOS 可预置BCD 1/N 计数器4526 CMOS 可预置二进制 1/N 计数器4527 CMOS BCD系数乘法器4528 CMOS 双单稳态多谐振荡器4529 CMOS 双四路或单八路模拟开关4530 CMOS 双5输入优势逻辑门4531 CMOS 12位奇偶校验电路4532 CMOS 8输入优先权译码器4534 CMOS 时分制5位十进制计数器4536 CMOS 可编程定时器4538 CMOS 双精密单稳多谐振荡器4539 CMOS 双四路数据选择器/多路开关4541 CMOS 可编程振荡器/计时器4543 CMOS BCD-7段译码/锁存/液晶驱动器4544 CMOS BCD-7段译码/消隐/驱动器4547 CMOS BCD-7段译码/大电流驱动器4549 CMOS 逐级近似寄存器4551 CMOS 4×2通道模拟开关4553 CMOS 3位数BCD计数器4554 CMOS 2×2并行二进制乘法器4555 CMOS 双4选1高选中译码器4556 CMOS 双4选1低选中译码器4557 CMOS 1-64位可变字长移位寄存器4558 CMOS BCD-7段译码器4559 CMOS 逐级近似寄存器4560 CMOS BCD全加器4561 CMOS “9”补码电路4562 CMOS 128位静态移位寄存器4566 CMOS 工业时基发生器4568 CMOS 相位比较器/可编辑计数器4569 CMOS 双可预置BCD/二进制计数器4572 CMOS 六门电路4580 CMOS 4×4多端寄存器4581 CMOS 4位算术逻辑单元4582 CMOS 超前进位发生器4583 CMOS 双多能施密特触发器4584 CMOS 六施密特触发器4585 CMOS 4位数字比较器4597 CMOS 8位总线相容计数/锁存器4598 CMOS 8位总线相容可寻址锁存器4599 CMOS 8位可寻址双向锁存器。
构成任意进制计数器的两种方法
构成任意进制计数器的两种方法任意进制计数器是一种能够在任意进制下进行计数的设备或程序。
在日常生活中，我们所用到的计算机、手机、电子表等设备中，均包含了进制转换的功能，了解如何构建任意进制计数器是非常重要的。
在本文中，我们将介绍构成任意进制计数器的两种方法。
一、基于加法器的方法1. 原理基于加法器的方法是最常见的构成任意进制计数器的方法之一。
其原理是利用加法器进行进制转换，实现任意进制下的计数功能。
2. 实现步骤（1）确定计数器的进制：首先需要确定所要实现的任意进制数，比如二进制、十进制、十六进制等。
（2）设计加法器：根据所选进制的位数，设计相应的加法器，例如对于n位的二进制，需要设计n位的二进制加法器。
（3）连接加法器：将各个位的加法器进行连线，形成一个完整的计数器电路。
（4）输入输出控制：设计输入和输出控制电路，用于控制计数器的输3. 优缺点优点：基于加法器的方法实现简单，可扩展性强，能够实现任意进制的计数功能。
缺点：需要设计繁琐的加法器电路，占用较多的硬件资源。
二、基于状态机的方法1. 原理基于状态机的方法是另一种构成任意进制计数器的常用方法。
其原理是利用状态机进行状态转移，实现任意进制下的计数功能。
2. 实现步骤（1）确定计数器的进制：同样需要确定所要实现的任意进制数，如二进制、十进制、十六进制等。
（2）设计状态转移图：根据所选进制的位数，设计状态转移图，确定每个状态之间的转移关系。
（3）编写状态机控制逻辑：根据状态转移图，编写状态机的控制逻辑，实现状态的转移和计数功能。
（4）输入输出控制：设计输入和输出控制电路，用于控制计数器的输3. 优缺点优点：基于状态机的方法逻辑清晰，占用硬件资源较少，易于实现复杂的计数功能。
缺点：需要设计状态转移图和状态机的控制逻辑，相对复杂一些。
总结基于加法器的方法和基于状态机的方法是构成任意进制计数器的两种常用方法。
基于加法器的方法实现简单，但所需硬件资源较多；基于状态机的方法逻辑清晰，占用硬件资源较少。
100进制计数器
四川工商学院电子信息工程学院电子电路课程设计100进制计数器设计学生姓名杨露学号2015101027所在学院电子信息工程学院专业名称通信工程班级15通信（移动）（1）班指导教师周春梅成绩×××四川工商学院二○一七年十二月电子电路课程设计任务书计数器内容摘要：计数是一种最简单基本的运算，计数器就是实现这种运算的逻辑电路，计数器在数字系统中主要是对脉冲的个数进行计数，以实现测量、计数和控制的功能，同时兼有分频功能，计数器是由基本的计数单元和一些控制门所组成，计数单元则由一系列具有存储信息功能的各类触发器构成，这些触发器有RS触发器、T触发器、D触发器及JK触发器等。
计数器在数字系统中应用广泛，如在电子计算机的控制器中对指令地址进行计数，以便顺序取出下一条指令，在运算器中作乘法、除法运算时记下加法、减法次数，又如在数字仪器中对脉冲的计数等等。
计数器可以用来显示产品的工作状态，一般来说主要是用来表示产品已经完成了多少份的折页配页工作。
它主要的指标在于计数器的位数，常见的有3位和4位的。
很显然，3位数的计数器最大可以显示到999，4位数的最大可以显示到9999。
关键词：计数器指令触发器CounterAbstract：The count is one of the most simple basic computing counter logic circuit is to realize this operation, the counter in digital systems is to count the number of pulses to achieve the measurement and counting and control functions, also has the function of frequency division, the counter is composed of basic counting unit and a control gate, a all kinds of trigger counting unit is composed of a series of information storage function, the trigger RS flip-flop, T flip-flop, D flip-flop, JK flip-flopetc.. The counter is widely used in digital systems, such as the address of the instruction count in the computer controller, in order to remove the order of the next instruction, in the arithmetic unit for multiplication and division operations to write down the number of addition and subtraction, and as in the digital instrument of pulse counting etc.. The counter can be used to display the working status of the product, are commonly used to indicate the product has completed a number of copies of the folding with page. Its main indicator is the number of bits of the counter, 3 - bit and 4 - bit common. It is clear that the maximum of the 3 digit counter can be displayed to 999, the maximum of the 4 digits can be displayed to 9999.Keywords：Counter Instructions Trigger目录前言 (1)1 设计内容 (1)1.1 设计要求 (1)2 涉及工具 (2)2.1 计数器 (2)2.1.1 计数器的应用 (2)2.1.2 计数器的种类 (2)2.2 触发器 (2)2.2.1 触发器的作用 (3)2.2.2 触发器的种类 (3)2.3 数码管 (4)2.3.1 数码管的结构 (4)2.3.1 数码管的应用范围 (4)3 实验流程 (4)3.1 新建工程 (4)3.2 书写程序 (6)3.3 程序仿真 (7)4 结束语 (11)附录 (12)附录1：程序 (12)参考文献 (13)100进制计数器前言计数器电路是一种随时钟输入CP的变化，其输出按一定的顺序变化的时序电路，其变化的特点不同可将计数器电路按以下几种进行分类：按照时钟脉冲信号的特点分为同步计数器和异步计数器两大类，其中同步计数中构成计数器的所有触发器在同一个时刻进行翻转，一般来讲其时钟输入端全连在一起；异步计数器即构成计数器的触发器的时钟输入CP没有连在一起，其各触发器不在同一时刻变化。
四十八进制计算器
Cr
74LS161功能表
输入
CR CP LD EP ET D3 D2 D1 D0 Q3
输出
Q2 Q1 Q0
0
Ф
Ф
Ф
Ф
Ф
Ф
Ф
Ф
0
0
0
0
1
↑
0
Ф
Ф
d
c
b
a
d
c
b
a
1
↑
1
0
Ф
Ф
Ф
Ф
Ф
Q3
Q2
Q1
Q0
1
↑
1
Ф
0
Ф
Ф
Ф
Ф
Q3
Q2
Q1
Q0
1
↑
1
1
1
Ф
Ф
Ф
Ф
ቤተ መጻሕፍቲ ባይዱ状态码加1
从74LS161功能表功能表中可以知道，当清零端CR=“0” ，计数器输出Q3、Q2、Q1、Q0立即为全“0”，这个时 候为异步复位功能 当CR=“1”且LD=“0”时，在CP信号上升沿作用后， 74LS161输出端Q3、Q2、Q1、Q0的状态分别与并行数 据输入端D3，D2，D1，D0的状态一样，为同步置数功能 而只有当CR=LD=EP=ET=“1”、CP脉冲上升沿作用后， 计数器加1。 74LS161还有一个进位输出端CO，其逻辑关系是 CO= Q0· Q2· CET Q1· Q3· 合理应用计数器的清零功能和置数功能，一片74LS161可 以组成16进制以下的任意进制分频器。
故应将高位芯片的q0q1权值分别为1和2其和等于3两个输出端信号接入与非门与非门的输出端与两个74ls161的cr端怎样去决定那块芯片是低位那块芯片是高位怎样去决定那块芯片是低位那块芯片是高位将低位芯片的进位输出端oc与高位芯片的计数控制端p或t直接连接端p或t直接连接而两个芯片的cp端一起由一个计数脉冲控制而两个什么叫做反馈归零法什么叫做反馈归零法?反馈归零法反馈归零法是利用异步清零端cr和与非门将模n所对应的输出二进制代码中等于1的输出端通过与非门反馈到异步清零端cr使输出回零
设计和修改计数器进制的方法
实验七 计 数 器一、实验目的1． 熟悉由集成触发器构成的计数器电路及其工作原理。
2． 熟练掌握常用中规模集成电路计数器及其应用方法。
二、实验设备和器材1．数字实验箱： 一台2．集成电路：74LS112、74LS74、74LS193、74LS00、74LS08各一片选用：74LS20、74LS21、74LS32、 74LS161、74LS1903．示波器： 一台 三、实验原理和电路所谓计数，就是统计脉冲的个数，计数器就是实现“计数”操作的时序逻辑电路。
计数器的应用十分广泛，不仅用来计数，也可用作分频、定时等。
计数器电路主要由触发器并配以少量门电路组成。
计数器种类繁多，根据计数体制的不同，计数器可分成二进制（即2n 进制）计数器和非二进制计数器两大类。
在非二进制计数器中，最常用的是十进制计数器，其它的一般称为任意进制计数器。
根据计数方法，计数器可分为加法计数器——随着计数脉冲的输人而递增计数；减法计数器——随着计数脉冲的输人而递减计数；可逆计数器——既可递增计数，也可递减计数。
根据计数脉冲引入方式不同，计数器又可分为同步计数器——在同一计数脉冲（CP ）的作用下，计数器中的触发器同时改变状态；异步计数器——在同一计数脉冲（CP ）的作用下，计数器中的触发器状态改变不是同时发生。
1．异步二进制加法计数器异步二进制加法计数器结构比较简单。
图7.1（a ）所示为4位二进制（十六进制）异步加法计数器的逻辑图，触发器选用双JK 触发器74LS112接成T ’触发器形Q0Q2Rd(a) 由74LS112组成的异步二进制加法计数器电路.计数脉冲输入.(b) 二进制加法计数器的状态图Q3Q 2Q 1Q 0图7.1异步二进制加法计数器原理(a)、(b)式。
图7.10（b ）和（c ）分别是其状态图和时序图（即波形图）。
计数脉冲CP 由触发器FF 0的CP 端输入。
由于74LS112是CP 下降沿触发的，因此CP 的每个下降沿使FF 0触发翻转，Q 0改变状态；触发器FF 1的CP 端接在Q 0上，当Q 0由1→0时，其下降沿使FF 1触发翻转，Q 1改变状态；其余各级触发器的连接情况与FF 1相同，即后级（高位）的CP 连接前级（低位）的Q ，前级（低位）Q 的下降沿使后级（高位）触发翻转，依次类推。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
仿真图如下
这是一个六十三进制的逻辑图，原理在于当第63个脉冲到来时使74390N置零。
上图中，U2的分别代表十位中的2和4，和为6。
U1代表个位1和2，和为3。
当上述四个管脚同时得到高电平时，即计数到63时，被置零，成为一个63进制计数器。
（本文档是一个免费文档，没什么特殊原因的话，希望你能下载）
1 / 2
这个电路也可以成为100以内任意进制计数器，当需做成N进制计数器，则在第N个脉冲到来后将置零即可。
如76进制，则将U2的接入与门U8A，将U1的接入与门U5A。
在做上述仿真时，要注意调整显示器的导通电流，否则，可能会出不来上述效果。
最后，向昆工学妹问好。
2 / 2。