第2章逻辑门电路资料
合集下载
第2章逻辑门电路[可修改版ppt]
![第2章逻辑门电路[可修改版ppt]](https://img.taocdn.com/s3/m/62302b568762caaedc33d48c.png)
在数字电路中，逻辑输入信号通常使三极管工作在 截止或饱和状态，称为开关状态。
截止条件iB：0
饱和条件iB： IBS
=
ICS
VCC
Rc
Rb iB CiC
vI
vBE
vCE
ICS=VCCR cVCESVRCcC
表2.2.1 NPN三极管的工作状态及特点
工作状态
截止
条件 PN 结偏置
i 0 B
发射结反偏 集电结反偏
ton 。
存储电荷：
LN o LP
x—距离
图 2.1.3 PN结的存储电荷
•距PN结越远，电荷浓度越低；
•正向电流越大，电荷的浓度梯度越大，存储电荷越多。
PN结截止过程： •在反向电压的作用下，N区的空穴存储电荷被电场赶回到P 区，P区的电子存储电荷被电场赶回到N区，形成反向电流， 驱散存储电荷。驱散存储电荷的时间就是存储时间ts 。 •在存储电荷驱散后，PN结的空间电荷区变宽，逐渐恢复到 PN结通过反向饱和电流IS，这段时间就是渡越时间tt。
VIL O
ICS iC
t
2)上升时间tr：从0.1ICS上升至
0.9ICS
0.9ICS所需的时间；
0.1ICS
t
ቤተ መጻሕፍቲ ባይዱ
O
3)存储时间ts：从负跳变开始到从ICS 下降至0.9ICS所需的时间；
tr
tf
td
ts
4）下降时间tf：从0.9ICS下降至0.1ICS所需的时间；
5）开通时间ton：从截止转换到饱和所需的时间，ton=td+tr；
提高开关速度的方法是：开通时加大基极驱动电流，关断 时快速泄放存储电荷。
2.2 TTL门电路
第02章 逻辑门电路
OC门的几种主要应用
实现线与逻辑
电路如右图所示，逻辑关系为
L L1 L2 AB CD
实现电平转换
如下图所示，可使输出高电平变为+12V
+12V
R
A& 3.4V 0.3V
12V F
0.3V
用作驱动电路
右图是用来驱动发光二极管的电路。
2.3.5 三态门
R1 4K
R2 1.6K
A
T1
T2 B
输出低电平时：NOL = IOLmax / IiLmax 输出高电平时：NOH = IOHmax / IiHmax
考虑最坏的情况，扇出系数：N = min(NL , NH)
TTL与非门的灌电流与拉电流负载
2.3.2 TTL与非门的特性及参数
平均传输延迟时间
tpd = 0.5(tpdL + tpdH ) 输出信号略滞后于输入信号. 典型值：纳秒级
Vo(V) VOH A 2.7
电压传输特性及相关参数 (1) 输出高电平 VOH
R1 4K
R2 1.6K
R4
VCC
130
A
B
B
T1
T3
T2
ቤተ መጻሕፍቲ ባይዱ
D3
F
D1
D2
R3
T4
1K
典型值VOH ≥ 3.4V
VOHmin是满足输出电流指标时， 输出高电平允许的最低值，一 般要求 VOHmin ≥ 2.7V
C
(2) 输出低电平 VOL
(5) 关门电平 VOFF
保证T4截止 输出高电平 时, 输入低电平的最大值.
VOFF ≥ 0.8V
2.3.2 TTL与非门的特性及参数
第2章集成逻辑门电路
2.3.2
TTL集电极开路门
TTL集电极开路门（Open Collector Gate）也称为OC门。 在用门电路组成逻辑电路时，如果能将输出端直接并联（称为 “线与”逻辑），可以使电路简化许多。前面所介绍的TTL与非 门却不能这样使用，原因有两个：一是TTL与非门无论输出为高 电平还是低电平，输出电阻都很小；二是两个TTL与非门连在一 起以后，如果一个门输出为高电平，另一个输出为低电平，那么 会有很大的电流从截止门的三极管VT4流到导通门的三极管VT5， 此电流大大超过正常工作电流，严重时会损坏门电路。解决的办 法是把TTL与非门电路的输出级改为集电极开路的三极管结构，
图2.25
二极管的开关电路特性
2．双极型三极管的开关特性 双极型三极管的输出特性曲线如图2.26所示。由输出特性曲线 可知，三极管可分为三个区域：截止区、放大区和饱和区。特别 当三极管工作在截止区和饱和区时，电参数也表现为对立的两个 状态，可以作为开关使用。
图2.26
三极管的输出特性曲线
2.2
晶体二极管和三极管的开关特性
第一个字母C代表中国，T代表TTL；它们对应型号的门电路逻辑 功能和引脚图与国际标准基本是一样的。本书电路举例将以最常 用的74XX系列和74LSXX系列门电路为主。本章讨论的集成逻辑门 属于小规模集成电路（SSI）。
2.3.1
TTL与非门电路
1．电路结构 每个系列的TTL与非门基本都是由输入级、中间级（倒相级） 和输出级组成。图2.30为TTL与非门的基本电路。 输入级通常由多发射极晶体三极管组成，如图中VT1。我们可 以把VT1看成是发射极独立而基极和集电极分别并联在一起的三 极管。输入级完成“与”逻辑功能。 中间级由VT2组成，其集电极和发射极输出的信号相位相反。 由这两个相位相反的信号去控制输出级的VT3和VT5，所以中间级 也称倒相级。 输出级由VT3、VT4和VT5组成，采用推拉式结构。其中VT3、
第2章逻辑门电路
=0.8-0.4V=0.4V UOL UIL
23
门电路躁声容限=min{UNH,UNL} 噪声容限是用来说明门电路抗 干扰能力大小的参数。
24
扇出系数NO： 一个与非门能
够驱动同类型
与非门的最大 数目。
NOH
?
I OH I IH
?
0.4 ? 10?3 40 ? 10?6
?
10
25
NOL ?
I OL I IL
? 16 ? 10 1.6
扇出系数 N0=min{NOH,NOL}
26
4.集电极开路门简称 OC门
27
UCC RL
与普通TTL与非门相比，OC门去掉了T3、D，使 T4集电极开路，并作为电路的输出端。OC门正 常工作时，要外接电源并串接一个电阻RL。只要 RL阻值选择的合适即能实现与非功能，还可以将 两个或更多的OC门输出端直接连接在一起。
30
三态门
输入
G(EN)
A
0 1
1
0 0
1
20
TTL
如果把传输特性理想化 ，阈值电压就 是输出高、低电位的分界线
非
门 传 输
关闭电压 UIL(max)=0.8V
开启电压 UIH(min)=2.0V
特
性
uTH = 1.4V
当 uI 增大到 1.4 V左右时，输出电压 uO急剧下 降，此时对应的输入电压值称为阈值电压 u21 TH
躁声容限 门电路之间相互连接时，前一级 门的输出就是后一级门的输入，在前一级输 出为最坏的情况下（输出高电位为UOH(min)）， 后一级门的输入电真值表
输入A 0 1
输出F 1 0
9
+
3 晶 体 管 与 非 门
23
门电路躁声容限=min{UNH,UNL} 噪声容限是用来说明门电路抗 干扰能力大小的参数。
24
扇出系数NO： 一个与非门能
够驱动同类型
与非门的最大 数目。
NOH
?
I OH I IH
?
0.4 ? 10?3 40 ? 10?6
?
10
25
NOL ?
I OL I IL
? 16 ? 10 1.6
扇出系数 N0=min{NOH,NOL}
26
4.集电极开路门简称 OC门
27
UCC RL
与普通TTL与非门相比，OC门去掉了T3、D，使 T4集电极开路，并作为电路的输出端。OC门正 常工作时，要外接电源并串接一个电阻RL。只要 RL阻值选择的合适即能实现与非功能，还可以将 两个或更多的OC门输出端直接连接在一起。
30
三态门
输入
G(EN)
A
0 1
1
0 0
1
20
TTL
如果把传输特性理想化 ，阈值电压就 是输出高、低电位的分界线
非
门 传 输
关闭电压 UIL(max)=0.8V
开启电压 UIH(min)=2.0V
特
性
uTH = 1.4V
当 uI 增大到 1.4 V左右时，输出电压 uO急剧下 降，此时对应的输入电压值称为阈值电压 u21 TH
躁声容限 门电路之间相互连接时，前一级 门的输出就是后一级门的输入，在前一级输 出为最坏的情况下（输出高电位为UOH(min)）， 后一级门的输入电真值表
输入A 0 1
输出F 1 0
9
+
3 晶 体 管 与 非 门
第2章 逻辑门电路
1、二极管的开关特性 逻辑门电路：用以实现基本和常用逻辑运算的电子电 逻辑门电路： 路。简称门电路。 常用门电路有与门、或门、非门（反相器）、与非门、 或非门、与或非门和异或门等。 逻辑0、 ： 逻辑 、1： 电路中用高、低电平来表示。 获得高、低电平的基本方法：利用半导体开关元件 获得高、低电平的基本方法： 的导通、截止（即开、关）两种工作状态。 ＋ uD － 二极管符号： 正极 负极
+VCC Rb b c Rc
uo=0.3V 0.3V
b c
Rc
uo=+VCC ui=UIH
iB≥IBS 0.7V
e
e
+V C C =+5V 例： 1kR c i C Ω uo c Rb b ui β =40 i 10k Ω B e
①ui=1V时，基极电流： 时 基极电流：
第2章 逻辑门电路 章
②ui=0.3V时，因为 BE<0.5V，iB=0， 时 因为u ， ， 三极管工作在截止状态， 三极管工作在截止状态，ic=0。因 。 为ic=0，所以输出电压： ，所以输出电压：
回首页
第2章 逻辑门电路 章 +VCC=+5V Rc
1kΩ uo c Rb b ui β=40 i 10kΩ B NPN 型三极管截止、放大、饱和 3 种工作状态的特点 e
iC
2、三极管的开关特性
工作状态 条 件
截
止
放
大
饱
和
iB＝0 发射结反偏
0＜iB＜IBS 发射结正偏 集电结反偏 uBE>0，uBC<0 iC＝βiB uCE＝VCC－ iCRc 可变
A
电路图 逻辑符号
Y 1 0
0 1
+VCC Rb b c Rc
uo=0.3V 0.3V
b c
Rc
uo=+VCC ui=UIH
iB≥IBS 0.7V
e
e
+V C C =+5V 例： 1kR c i C Ω uo c Rb b ui β =40 i 10k Ω B e
①ui=1V时，基极电流： 时 基极电流：
第2章 逻辑门电路 章
②ui=0.3V时，因为 BE<0.5V，iB=0， 时 因为u ， ， 三极管工作在截止状态， 三极管工作在截止状态，ic=0。因 。 为ic=0，所以输出电压： ，所以输出电压：
回首页
第2章 逻辑门电路 章 +VCC=+5V Rc
1kΩ uo c Rb b ui β=40 i 10kΩ B NPN 型三极管截止、放大、饱和 3 种工作状态的特点 e
iC
2、三极管的开关特性
工作状态 条 件
截
止
放
大
饱
和
iB＝0 发射结反偏
0＜iB＜IBS 发射结正偏 集电结反偏 uBE>0，uBC<0 iC＝βiB uCE＝VCC－ iCRc 可变
A
电路图 逻辑符号
Y 1 0
0 1
第二章 逻辑门电路【PPT课件】
NPN、NMOS 管,采用正电源,用正逻辑分析。
PNP、CMOS 管,采用负电源,用负逻辑分析。
(1)、逻辑非的概念:条件具备了,结果不会发生。条件 不具备,结果却发生。
~ 220V A
开关闭合为 1
开关断开为 0
F
灯亮为 1
灯不亮为 0
工作波形:
逻辑符号:
AF 01 10
逻辑表达式:
FA
VCC(12V) VCL(+3V)
AB F 00 0 01 0 10 0 11 1
特点: 二极管正极接输出。
实现逻辑与运算的电路叫做与门
有输0为出F0和, 输入A、B之间
0V
3V
A
的全电1压为和真1。值关系:
3V 0V
B
F
ABF ABF
R
0V 0V 0V 0 0 0 工作波形:
0V 3V 0V 0 1 0 3V 0V 0V 1 0 0
R
C1
RC
D
F
FABAB
R1 R2
即:当输入A、B中,只要
-VBB(-12V)
有一个0,输出就是1,只有输
入全为1时,输出才是0。
A
A
B
&
FB
F
或非门由二极管或门及反相器组成。
或非门有运1算为顺序0,是: 先或后非
或运算全:有01为为11, 。全0为0。 A
反相器输入是0, 输出为1。
B
即:当输入A、B中,只要有
F
A
C1
&
F
R1
AA
(2)、非门 反相器就是非门
R2
RC
D
T
VBB(-12V)
第2章-逻辑门电路
类似74HC,可直接与TTL接口
高速，可代替74HC
高速，可代替74HCT
2.4.1．MOS反相器
2. MOS反相器
(1)电阻负载MOS电路：
如图2－37（a）所示，在这种反相器 中，输入器件是增强型MOS管，负载是线性 电阻。这种反相器在集成电路中很少采用。
(2)E/E MOS(Enhancement/Enhancement MOS) 反相器：
2.三态输出门电路(TSL门) 图227 三态门
三态输出门电路简称三态门,用 TSL(Three Sate Logic)表示，TSL电路的 主要特点是输出共有3种状态，即逻辑高电 平、逻辑低电平和高阻态。
图2-27所示为三态门电路及逻辑符号。 图中EN为三态使能端，A、B为输入逻辑变 量，Y为电路输出。
74F
速度比标准系列快近5倍, 功耗低于标准系列
2.2.1．TTL与非门的典型电路 及工作原理
1. 电路结构
电路由输入级、中间级和输出级三部 分组成。
2. 基本工作原理
（1）TTL工作在关态（截止态）
当输入信号A、B、C中少一个为低电 位（0.3V）时:
VO = VOH = VCC – VR2 – VBE3 – VD4 =5V－0.7V－0.7V =3.6V
实现了输出高电平，此时TTL工作在关 态，也称截止态。
（2）TTL工作在开态（饱和态）
输出电压Vo为
VO = VOL = VCES4 = 0.3V 实现了输出低电平，此时TTL工作在开 态，也称饱和态。
通过以上分析可知，当输入信号中至 少一个为低电位，即VI=ABC= VIL时，输出 高电平，即VO = VOH ；当输入信号全部为 高电位时，即VI=ABC= VIH时，输出低电平， 即VO = VOL。说明电路实现了与非门的逻辑 关系，即
高速，可代替74HC
高速，可代替74HCT
2.4.1．MOS反相器
2. MOS反相器
(1)电阻负载MOS电路：
如图2－37（a）所示，在这种反相器 中，输入器件是增强型MOS管，负载是线性 电阻。这种反相器在集成电路中很少采用。
(2)E/E MOS(Enhancement/Enhancement MOS) 反相器：
2.三态输出门电路(TSL门) 图227 三态门
三态输出门电路简称三态门,用 TSL(Three Sate Logic)表示，TSL电路的 主要特点是输出共有3种状态，即逻辑高电 平、逻辑低电平和高阻态。
图2-27所示为三态门电路及逻辑符号。 图中EN为三态使能端，A、B为输入逻辑变 量，Y为电路输出。
74F
速度比标准系列快近5倍, 功耗低于标准系列
2.2.1．TTL与非门的典型电路 及工作原理
1. 电路结构
电路由输入级、中间级和输出级三部 分组成。
2. 基本工作原理
（1）TTL工作在关态（截止态）
当输入信号A、B、C中少一个为低电 位（0.3V）时:
VO = VOH = VCC – VR2 – VBE3 – VD4 =5V－0.7V－0.7V =3.6V
实现了输出高电平，此时TTL工作在关 态，也称截止态。
（2）TTL工作在开态（饱和态）
输出电压Vo为
VO = VOL = VCES4 = 0.3V 实现了输出低电平，此时TTL工作在开 态，也称饱和态。
通过以上分析可知，当输入信号中至 少一个为低电位，即VI=ABC= VIL时，输出 高电平，即VO = VOH ；当输入信号全部为 高电位时，即VI=ABC= VIH时，输出低电平， 即VO = VOL。说明电路实现了与非门的逻辑 关系，即
第2章 逻辑门电路
VDD '
A
1
≥1
B1
VDD R
A&
TP
Y B
Y
TN Y
TN
VOH=VDD＇- iLR
2.1.6 CMOS漏极开路门
4．OD门和OC门的应用 应用一：可以线与，简化硬件电路。
+5V
A
&
B
C
&
D
R L
L AB CD
2.1.6 CMOS漏极开路门
线与的实际应用实例——光电报警系统
光电传 1
+5V
R3kCΩ VT5
VT6
A
&
F
B
OC 门
A
&
L
B
2.2.2 LSTTL与非门
集成与非门—74LS00
74LS00是在一个封装内有四个相同的与非门。其外形 如图所示。
绝大多数 左上角Vcc
引线排列从左下角 开始,逆时针计算
14
8
正视图
VCC
&
&
缺口标记
&
&
GND
绝大多数
右下角GND
1
7
2.2.3 LSTTL门电路的电气特性
CMOS门电路几种常见系列： （1）CD4000系列：基本系列，速度较慢 （2）74HC系列：速度比CD4000系列提高近10倍 （3）74HCT系列：与LSTTL门电路兼容 （4）LVC系列：低电压系列
TTL集电极开路门 OC 门Open-Collector
A B
VD5
R1 20kΩ VD1
VD2 VD6
2.2.2 LSTTL与非门
A
1
≥1
B1
VDD R
A&
TP
Y B
Y
TN Y
TN
VOH=VDD＇- iLR
2.1.6 CMOS漏极开路门
4．OD门和OC门的应用 应用一：可以线与，简化硬件电路。
+5V
A
&
B
C
&
D
R L
L AB CD
2.1.6 CMOS漏极开路门
线与的实际应用实例——光电报警系统
光电传 1
+5V
R3kCΩ VT5
VT6
A
&
F
B
OC 门
A
&
L
B
2.2.2 LSTTL与非门
集成与非门—74LS00
74LS00是在一个封装内有四个相同的与非门。其外形 如图所示。
绝大多数 左上角Vcc
引线排列从左下角 开始,逆时针计算
14
8
正视图
VCC
&
&
缺口标记
&
&
GND
绝大多数
右下角GND
1
7
2.2.3 LSTTL门电路的电气特性
CMOS门电路几种常见系列： （1）CD4000系列：基本系列，速度较慢 （2）74HC系列：速度比CD4000系列提高近10倍 （3）74HCT系列：与LSTTL门电路兼容 （4）LVC系列：低电压系列
TTL集电极开路门 OC 门Open-Collector
A B
VD5
R1 20kΩ VD1
VD2 VD6
2.2.2 LSTTL与非门
第2章逻辑门电路
36
随电子技术发展，目前广泛应用的CC4000系列是 CMOS门电路及逻辑器件。 CMOS集成电路与TTL集成电路相比较，除了具有静态 功耗低（＜100mW）、电源电压范围宽（3～18V）、 输入阻抗高（＞100MΩ）、抗干扰能力强、温度稳定 性好等优点外，还具有制作工艺简单、实现某些功能的 电路结构简单，适宜于大规模集成的特点。 CMOS器件的不足之处在于其工作速度比TTL器件低， 且随工作频率升高，其功耗显著增大。但74HCT系列 的CMOS集成电路平均传输延迟时间已接近相同功能的 TTL电路，而且具有与TTL兼容的逻辑电平，相同功能 型号的74HCT和74LS器件有相同的管脚分布，因而可 以互换。
Vi （Vo）
•
T1(N)
°V
DD
•
Vo （Vi）
C
传输门的导通电阻很低，约几百 欧姆，相当于开关接通，其截止电 阻很高，可大于109欧姆，相当于 开关断开。接近于理想开关。
C
Vi
TG
Vo
C
26
工作原理： 设：控制信号高电平为V=10V，即C=1 控制信号低电平为V=0V， 即C=0 VTP= –3V， VTN= +3V
Vi ≥ 3V 时， TP on
当Vi 在 0V ~ 10V 之间取值时，至少有一个管子导通， 所以，TG门呈低阻状态，相当于开关接通。 Vi Vo
30
2）双向模拟开关 C • 1
Vi
TG
Vo
工作原理：C=1 时 C=0 时
Vi =Vo Vi信号不能传送
31
三态门
A TG Y
EN
• A Y
EN
A
四、CMOS或非门
V ° DD A B • • T1 T2 • T4 T3 Y °
第2章 逻辑门电路
等式两边的真值表如表1.3所示： 等式两边的真值表如表1.3所示： 1.3所示
A
0 0 1 1
B
0 1 0 1
A⋅ B
1 1 1 0
A+ B
1 1 1 0
2. 常用公式
利用上面的公理、定律、规则可以得到一些常用的公式。 利用上面的公理、定律、规则可以得到一些常用的公式。
（1）吸收律
A+A·B = A
工作原理 请自行分析
◆ 多变量的函数表达式
● ● ● ● ●
与 或 与非 或非
F=A·B·C… F=A+B+C…
F = A⋅ B ⋅C
F = A+ B +C
等等 ◆ 运算的优先级别
与或非 F = AB + CD
括号→非运算→与运算→ 括号→非运算→与运算→或运算
2.3 逻辑变量与逻辑函数
F=A+B
当输入端A 当输入端A、B 的电平 状态互为相反时，输出端L 状态互为相反时，输出端L 一定为高电平；当输入端A 一定为高电平；当输入端A、 B的电平状态相同时输出L 的电平状态相同时输出L 一定为低电平。 一定为低电平。
4. 同或门
◆ 能够实现 同或” L = A ⋅ B + A ⋅ B = A⊙B “同或”逻辑关系的 电路均称为“同或门” 由非门、 电路均称为“同或门”。由非门、与门和或门组合而成的同或门 及逻辑符号如下图所示。 及逻辑符号如下图所示。
F = A ⋅ B ⋅C ⋅ D ⋅ E
1. 要保持原式中逻辑运算的优先顺序； 保持原式中逻辑运算的优先顺序； 原式中逻辑运算的优先顺序 2. 不是一个变量上的反号应保持不变，否则就要出错。 不是一个变量上的反号应保持不变，否则就要出错。 上的反号应保持不变
第2章 逻辑门电路
R2 T3
VCC R5 IR5 T4 IL
RL
VO (V )
3
2
1
0
5 10 15 20 IL (mA)
低电平输出电流
V CC
T2
RL
VO (V )
T5
IL
3
2
R3
1
0.2
5 10 15 20 IL (mA )
例2.5.1：门电路的输入特性曲线和输出特性曲线 分别由图2.5.4、图2.5.8、图2.5.9给出。对于 图2.5.10所示的电路，要求G1的输出高电平满 足VOH≥3.2V，输出低电平满足VOL≤0.2V。
C
VEE
VEE
（b）
F2 =A+B+B+C+D=A+B+BC D
F3 =B +C +D F4 = A+B+BC+BC= AB+BC+BC
F5=A+B+BC+BC=A+BC+BC
2.7 MOS管的开关特性 2.7.1 MOS管的开关特性
结构示意图，符号：N沟道MOS管
SG D
N+
N+
P
D G
S
漏极特性和转移特性
&
VIL
nm
m'
... ...
VIL
&
&
I IL
&
2.5.6 三态门
VCC
R1
R2
T3
R5
A
T4
T1
T2
F
B
EN
D
T5
数字逻辑电路教程PPT第2章逻辑门电路
TTL与非门的电压传输特性及 抗干扰能力
CD段（过渡区）：
1始也、.3导都TV5管＜通处有v， 于I＜一T导21、 小通.4V段T状3，、时态TT间，54管管同T开4 时导通，故有很大电流
流TT，电平52管、过T压vO4=T管很RvO054管急电 趋大.3V趋剧阻 于的。于下， 截基饱降止极T2和管到，电导提低输流通供电出，
TTL与非门的电压传输特性及 抗干扰能力
AB段（截止区）： vI＜0.6V，输出电压vO不
随输入电压vI变化，保持 在高电平VH。 VC1＜0.7V，T2和T5管截 止，T3、T4管导通，输出 为高电平，VOH=3.6V。 由于这段T2和T5管截止， 故称截止区。
TTL与非门的电压传输特性及 抗干扰能力
⒉工作原理
当输入端A、B、C中有任一
个输入信号为低电平 (VIL=0.3V)时，相应的发射结 导通，T1工作在深度负饱和 状态，使T1管的基极电位VB1 被箝制在 VB1=VIL+VBE1=0.3+0.7=1V， 集电极电位 VC1=VCES1+VIL=0.1+0.3=0.4V 使T2管截止，IC2=0， VE2=VB5=0V，故T5管截止。
TTL与非门的电压传输特性及 抗干扰能力
CD段（过渡区）： 由于vI的微小变化而
引起输出电压vO的急 剧下降，故此段称为 过渡区或转折区。
TTL与非门的电压传输特性及 抗干扰能力
CD段中点对应的输入电压 ，既是T5管截止和导通的分 界线，又是输出高、低电平 的分界线，故此电压称阈值 电压VT（门槛电压）， VT=1.4V。
第二章 集成逻辑门电路
集成逻辑门电路，是把门电路的所 有元器件及连接导线制作在同一块 半导体基片上构成的。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
正逻辑
负逻辑
输入
输出
X Y 或 与 或非 与非
L0 L 0 L 0 L 0 H1 H 1
L0 H 1 H 1 L 0 L0 H 1
H1 L 0 H 1 L 0 L0 H 1
H1 H 1 H 1 H 1 L0 L 0
输入
输出
X Y 与 或 与非 或非
L1 L 1 L 1 L 1 H0 H 0
L1 H 0 H 0 L 1 L1 H 0
• 如果将高于2.3V电平代表逻辑1， 低于0V电平代表逻辑0，将上述结 果画在同一表中。
• 表中逻辑关系：
输入全0，输出为0，否则输出为1。
• 逻辑符号： A B
>1
F
与逻辑真值表
输入
输出
UA UB
UF
00 0
01 1
10
1
11 1
3. 非门电路
• UA=0V UF=3 V
• UA=3V UF= UC = 0.3 V
H0 L 1 H 0 L 1 L1 H 0
H0 H 0 H 0 H 0 L1 L 1
• 除在特殊情况下注明为负逻辑外，通常采用正逻辑。
2.3 TTL数字集成逻辑门电路
• TTL是晶体管——晶体管逻辑(Transistor一Transistor Logic)电路的简称。在TTL门电路中，输入和输出部 分的开关元件均采用三极管(也称双极型晶体管)，因 此得名TTL数字集成电路。
• 输入高电平UIH：保证门电路输出低电平UOL=0.4V的输入电平， 由于UIH是门电路导通时的最小输入电平，故称为开门电平UON。 典型值UIH =3.6V， UIH （min）=2.0V。
• 输入低电平UIL：保证门电路输出高电平UOH=2.4V的最大输入 电平，又称为关门电平UOFF。 典型值UIL =0.3V， UIL （max）= 0.8V。
• 如果将高于电平3V代表逻辑 1，低于0.3V电平 代表逻辑0， 将上述结果画在同一表中。
• 表中逻辑关系： 入有0，出为1，入有1，出为0 。
• 逻辑符号：
A1 F
非逻辑真值表
A F=Ā 01 10
4. 复合逻辑门
• 由基本逻辑门组成的逻辑电路称为复合逻辑门。常用的有 与非门、或非门、异或门和同或门。其特征为：
名称 表达式 符号
真值表
逻辑 功能
与非门 或非门 异或门 同或门
F=AB F=A+B F=AB+AB=A+ B
A B
&
F
A B
>1
F
A B
=1
F
001 011 101 110
001 010 100 110
000 011 101 110
入全1出0 入全0出1 入同出0 否则出1 否则出0 入异出1
F=A+ B=A B
二. TTL与非门的技术参数
1.电压传输特性 • AB段截止区 T2和T4截止，T3和D3导通，UO=
3.6V。 BC段线性区
T2导通，工作于放大区，而T4 仍然截止，UI↑→UO ↓。 • CD段转折区 T4开始导通→T3和D3截止→ UO ↓↓→ 低 电 平 。 此 时 对 应 的 输 入 电压称为开门电压UON。 • DE段饱和区
• UA(或UB)=3V，U B (或UA)=0V
UF= UB+0.7V= 0.7 V
• UA=UB=3V UF =U来自(或UB)+0.7V=3.7 V
• 如果将高于3V电平代表逻辑1，低 于0.7V电平代表逻辑0，将上述结 果画在同一表中。
• 表中逻辑关系：
输入全1，输出为1，否则输出为0。
• 逻辑符号：
• TTL电路在中、小规模集成电路方面应用广泛。TTL 电路的基本环节是与非门，本节先介绍TTL与非门的 工作原理及参数，然后介绍集电极开路TTL与非门和 TTL三态门等。
一. 基本TTL与非门工作原理
1. 输入至少有一个为低电平 0.3V • T2和T4不足以导通而截止 • T3和 D3 导 通 ， 输 出 为 高 电 平，实现输入有0，输出为 1的逻辑关系。 2. UA=UA=3.6V(高电平) • T2和T4饱和导通， T3和D3 截止，输出为低电平，实 现输入全1，输出为0的逻 辑关系。
第二章 逻辑门电路
2.1 开关元件的开关特性 2.2 基本逻辑门电路 2.3 TTL数字集成逻辑门电路 2.4 ECL逻辑门电路 2.5 M0S逻辑门电路 2.6 集成电路使用注意的问题
• 在数字电路中，输 入与输出量之间能 满足某种逻辑关系 的逻辑运算电路被 称为逻辑门电路。 主要由二极管和晶 体管构成 。
2.1 开关元件的开关特性
1. 二极管的开关特性
• 二极管的开关特性表现在导通与截止两种不同状态之间 的转换过程。
1. 晶体管的开关特性 • 晶体管可看成一个由基极电流控制的无触点开关，晶体
管截止时，开关断开，饱和时，开关闭合。
2.2 基本逻辑门电路
1. 与门电路
• UA=UB=0V UF=UA(或UB) +0.7 V = 0.7 V
T4逐渐由导通进入饱和导通状 态， UO≈0.3V。
2. 输入和输出高、低电平以及噪声容限
为了保证逻辑门正确实现逻辑运算，规定了高、低电平偏
离数值容许的范围。
• 输出高电平UOH：T4截止时的输出电平。 典型值UOH=3.6V， UOH（min）=2.4V。
• 输出低电平UOL：T4导通时的输出电平。 典型值UOL =0.3V，UOL（max）=0.4V。
A B
=
F
001 010 100 111
入同出1 入异出0
5. 正逻辑和负逻辑
• 在数字电路中，通常用电路的高电平和低电平来分别代表 逻辑1和逻辑0，在这种规定下的逻辑关系称为正逻辑。反 之称为负逻辑。
• 对于一个数字电路，既可以采用正逻辑，也可采用负逻辑。 同一电路，如果采用不同的逻辑规定，那么电路所实现的 逻辑运算是不同的。
• 噪声容限：衡量逻辑门的抗干扰能力。
高低电电平平噪噪声 声容容限限UUNNHL==UUOOFHF(-mUinO)-LU(mOaNx)==20..48VV--20..04VV==00..44VV
A B
&
F
与逻辑真值表
输入
输出
UA UB
UF
00 0
01 0
1 00
11 1
2. 或门电路
• UA=UB=0V UF=UA(或UB) - 0.7 V = -0.7 V
• UA(或UB)=3V，U B (或VA)=0V UF= UA - 0.7V= 2.3 V
• UA=UB=3V UF =UA(或UB) - 0.7V=2.3 V