多功能数字计时器实验报告

设计要求：
1、设计一个脉冲发生电路，为计时器提供秒脉冲、为报时电路提供驱动蜂鸣器的脉冲信号 （f1=1Hz,f2=1KHz,f3=2KHz）。
4
2、设计一个计时电路，完成 0 分 00 秒~9 分 59 秒的计时功能。 3、设计报时电路，使数字计时器从 9 分 53 秒开始报时，每隔一秒发一声，共发三声低音，
器件：CC4069、10KΩ电阻、22μF 电容。 其电路设计截图如下：
7
校分电路： 该电路实现快速校分的功能。 当开关断开电路正常工作，开关闭合时，分信号选通频率较高的进位信号，进行快速变
化，分计数器进行快速校分，同时秒位的选通频率不变，秒位正常计时。当开关断开时，分 位正常计时。
其设计电路截图如下：
During the experiment I met some questions like unusual carry bit of the counter and so on ,but all were solved in the at last of the experiment
Key words ：
9
基本电路总图： 将如上的所有分电路进行连接，得到基本电路总路如下：
四、实验中遇到的问题以及解决方法
1、计时电路的设计中发现秒十位的显示灯管不亮，先查线路连接是否正确，线路检查无误， 再检查 4511 的输入端问题，发现 4511 芯片的 9-13 号管脚均为低电平，无高电平。将 74161 芯片换了一个，发现灯亮，但是不显示 0,1,3 这三个数字，74161 芯片发烫，说明线路短接， 但是经检查，线路无误，推断是导线外皮损坏，电线裸露，将 74161 上所有导线拆除，使用 新导线连接，数码管正常工作。 2、计时电路的设计中发现分位的显示管不显示 8,9,0 这三个数字，先检查线路，发现线路正 确，然后换了一个新的 4511 芯片，显示管能正常显示数字了。说明原先的 4511 芯片不能正 常工作。 3、校分电路连接完成不能正常工作，检查线路连接问题，发现将 7400 芯片的 2,6 号管脚短 接了，拆除后，校分电路正常工作。 4、报时电路连接完成，发现蜂鸣器始终在响，检查电路后，发现是 7432 芯片未接电源，将 芯片接入后，报时电路正常工作。
Multifunctional digital clock, time adjusting, chiming circuit
正文:
一、实验简介
实验目的： 1. 掌握中小规模数字电路的设计原理； 2. 培养动手连接电路的能力； 3. 培养分析问题解决问题的能力，提高学生实验技能。
实验内容： 1. 运用电路模拟软件，设计多功能数字计时器； 2. 连接实物电路，完成电路功能的测试： 3. 完成实验报告。
晶体多谐振荡器作为脉冲信号源。通过分频器 4060 多级分频，从输出端 Q14~Q4 可分别获 得 2，4，8，····1024,2048Hz 不同频率的输出信号。其中 2Hz 的脉冲信号经二分频电 路得到 1Hz 的秒脉冲信号。最后用 D 触发器实现倍频器，确保输出 1Hz 的秒脉冲信号。
分电路所用器件：32768Hz 晶体管、20MΩ电阻、20PF 电容、10PF 电容、CC4060、 74LS74。
本次实验又重新温习了数电的相关知识，加深对数字电路设计的理解，初步了解了中小 规模数字电器的设计生产过程，初步熟悉生产实践过程。在动手中学会认知，在认识中丰富 知识。
六、附录
总电路图：
11
芯片管脚图及功能表：
12
CC4518 逻辑功能表：
输入 CC E Βιβλιοθήκη BaiduPN
输出
QD QC QB QA
清 1 ×× 0 0 0 0 零
显示电路需要三片 CD4511 显示译码器和三个七段共阴显示字，由 4511 进行二进制的译
6
码，由共阴显示电路实现 0 分 00 秒计到 9 分 59 秒的显示。4511 的输入端接对应编码分位， 秒个位，秒十位的的输出，其输出端与共阴显示字对应相接。共阴显示字需要通过 300Ω电 阻接地。
分电路所用器件:4518、74LS161、74LS00、4511、4069、300Ω电阻、LED 数码显示管。 其电路设计截图如下：
电工电子综合实验
(多功能数字计数器) 实验报告
姓名: 学号: 专业:电气工程及其自动化 院系:自动化学院
2016.8.30
目录
报告封面……………………………………………………………… 1 摘要，关键词………………………………………………………………3
一、实验简介………………………………………………………………3 二、 设计简介…………………………………………………………………………… 4
一声高音；即 9 分 53 秒、9 分 55 秒、9 分 57 秒发低音（频率 1kHz），9 分 59 秒发高音 （频率 2kHz）。 4、设计校分电路，在任何时候，拨动校分开关，可以 2HZ 进行校分。 5、设计清零电路，具有开机自动清零功能，并且在任何时候，按动清零开关，可以进行计 时器清零。 6、系统级联调试，将以上电路进行级联完成计时器的所有功能。 7、可增加数字计时器附加功能，例如数字计时器定时功能、电路起停功能、电路采用动态 显示等。（本次实验选择附加电路为起停电路）
8
报时电路： 电路完成报时功能，在 9 分 53 秒，9 分 55 秒，9 分 57 秒的时候，由蜂鸣器发出声音，
分别为低音低音高音。 找到电路时刻对应的二进制码，运用卡诺图简化，确定电路连线。用 1kHz 的信号驱动
低音蜂鸣，2kHz 信号驱动高音蜂鸣。 分电路器件：74LS21，74LS32，蜂鸣器。 其设计电路截图如下：
五、实验总结
在本次实验过程中，由于连接计时电路时，遇到了两个不能正常工作的芯片，使得我在 该部分电路所花的时间很长，也多次请教老师，始终没能及时想到芯片自身问题上，单单纠
10
结于自己电路连接。以后做实验一定不能死脑经，要将所有可能导致实验失败的因素都熟记 于心，不能忽视任何一部分。
另外，试验中，由于导线表皮损坏，导致了短路，直到最后都没有找出究竟是哪一根导 线坏了。以后做电路实验，一定要将导线先检查一下，而且不要使用过短的导线！！！
四、实验中遇到的问题及解决办法……………………………………… 10 五、实验总结……………………………………………………………………………10 六、附录……………………………………………………………………………………11
总电路图………………………………………………………………………… 11 芯片管脚图及功能表…………………………………………………………12 参考文献………………………………………………………………………… 14
计 0 ↑ 1 BCD 码加法记数 数
保 0 × 0 保持 持
计 0 0 ↓ BCD 码加法记数 数
保 0 1 × 保持 持
74LS74 逻辑功能表：
输入
C P
RD SD
输出 Ｄ
QN QN 1
清零 × ０ １ × ０ １ 置“１” × １ ０ × １ ０ 送“０” ↑ １ １ ０ ０ １ 送“１” ↑ １ １ １ １ ０
Abstract:
Digital clock in people's daily lives is frequently used,and has many functions.Besides timekeeping, it has many other functions ,such as giving the correct time when at integral points, alarm function and so on. In this study, we designed a multi-functional digital clock. In addition to a basic functions like timekeeping, giving the correct time when at integral points, clear function, adjust the minute and the hour, but also has an alarm function .
三、设计原理
整体电路设计原理：
数字计时器是由计时电路、译码显示电路、脉冲发生电路和控制电路等几部分组成的， 其中控制电路按照设计要求可以由校分电路、清零电路和报时电路组成。
原理框图如下：
5
分步电路设计原理：
秒脉冲发生电路： 脉冲信号发生电路完成为计时电路提供计数脉冲的功能。本电路采用 32768Hz 的石英
2
摘要:
数字钟在人们的日常生活中普遍使用，并且具有许多的计时以外的功能，比如整点报 时功能、闹铃功能等。本实验设计了一个多功能的数字时钟，除拥有基本的计时、整点报时 功能、清零功能、校分校时功能外，还具有闹铃功能。
在该实验的过程中遇到了计数器进位异常等问题，并在实验中得到了解决。
关键词:
多功能数字钟 校分电路 整点报时
清零电路： 该电路实现清零作用 其中秒个位和分位的清零端接在第一个非门之后，秒十位 74LS161 的清零端接在第二个
非门之后。开机时，由于电容上的电压不能突变，电容两端为低电平，，实现秒个位和分位 的清零。在经过第二个非门输出低电平，接到 74LS161 的管脚 1，实现秒十位的清零。若已 开机，电容两端的开关就是清零开关。开关断开电路正常计时，开关闭合实现电路清零。
实验需求：
实验物品：剪刀，起子，镊子，剥线钳，插线板，导线，元器件；
3
元器件清单： 名称 显示字 译码器 BCD 码计数器 四位二进制计数器 分频器 D 触发器 非门 二入与非门 四入与门 二入或门 晶振 蜂鸣器 电容
电阻
型号 共阴 CC4511 CC4518 74LS161 CC4060 74LS74 CC4069 74LS00 74LS21 74LS32 32768Hz
其电路设计截图如下：
计时电路： 计时电路实现 0 分 00 秒到 9 分 59 秒的计时功能，是本计数器功能实现中最为重要的电
路，同时也是接线最为复杂的电路。 其中分计数器、秒个位计数器均为逢 10 进位，秒十位计数器为逢 6 进位。因此分计数
器和秒十位计数器可采用 CD4518BCD 码计数器来实现十进制计数，秒十位计数器需要采用 74LS161 连接成模六计数器，计数范围为 0000～0101。电路设计时，1Hz 的秒脉冲信号连接 秒个位计数器的使能端，秒个位单元中的输出 Q4 端口通过非门接入 74LS161 的时钟端，实 现个位与十位的级联。做秒十位记数时，用反馈置位法，2Q1 和 2Q3 通过与非门接入置数端 同时数据输入端均接地，实现模六功能。将计数位 2Q3 作为驱动信号送入分计数器（CD4518B） 的 EN 端，则数字计数器整体的计数功能即可实现。
10p 20p 22u 330 10k 22M
数量 3 3 2 1 1 1 1 1 2 1 1 1 1 1 2 3 2 1
二、设计简介
设计概况：
本实验采用中小规模集成电路设计一个多功能数字计时器。实验需要分别设计脉冲发 生电路，计时电路，译码显示电路，和控制电路以及附加电路，然后进行连接组成。要求完 成 0 分 00 秒~9 分 59 秒的计时功能，并在控制电路作用下实现开机清零，快速校分，整点 报时功能。
保持 ０ １ １ × 保持 不允许 × ０ ０ × 不确定
74LS161 逻辑功能表：
输入
输出
清零 RD 预置 LD EP ET 时钟 CP 预置数输入 A B C D A B C D
设计概况……………………………………………………………………4 设计要求……………………………………………………………………4 三、设计原理……………………………………………………………… 5 秒脉冲信号发生电路……………………………………………………………6 计时电路………………………………………………………………………7 清零电路………………………………………………………………………8 校分电路………………………………………………………………………8 报时电路……………………………………………………………9