T及D触发器的逻辑功能测试

情境任务目录
任务二 边沿JK、T及D触发器的逻辑功能测试
任务目标与要求
1．知道边沿JK、T及D触发器的符号、逻辑功能。 2．用仪器仪表测试边沿JK、T及D触发器的逻辑功能。 3．用仪器仪表测试边沿JK、T及D触发器的应用电路。 4．分析和仿真边沿JK、T及D触发器及其应用电路。 5．编写文档记录基本逻辑门电路的学习过程和测试结果。 （一组交一份） 6．相互交流和学习。
&2
若有一按钮被按下， 比如第一个按钮。
CP
例2：用JK触发器构成多路开关电路
KM V2 V1 Q
C4027
SD
+VDD(10V) R1 J 1J C1 1K K S1 S2 S3 C R2
Q
RD KM EL R AC22V C1 R3
工作原理:请参见教材
例3：用D触发器组成分频电路
CP 0 D CP Q Q Q 0 t uI t
CC4027 4 5 6 7 8
1CP 1K 1J 1SD 1 Q 1Q 2Q GND (a) 74LS112 的引脚图
1Q 1Q 1CP 1 RD 1K 1 J 1SD VSS (b) CC4027 的引脚图
注 意
①74LS112为CP下降沿触发。 ② CC4027 为 CP 上升沿触发，且其异步输入端 RD 和 SD 为 高电平有效。
＝1
uI Q D CP Q uO 0 uO 0 (b) 倍频电路及时序 t t
(a) 分频电路及时序
工作原理:请参见教材
特别提示
虽然花费了不少时间用于分析触发器内部电路的工 作原理，但重点要求大家在理解的基础上能够牢固地记忆 和正确地使用边沿触发方式下的 D 触发器和 JK 触发器 的逻辑符号和功能。
D1
0
&1 &2
输出为零 发光管不亮
CP
+5V
Q1 Q2 D2 Q2 D3 Q3 Q3 D4 Q4 CLR CP Q 4
&2 清零
开启
D1
Q1
1
&1 &2
反相端都为1
1
CP
+5V
D1 =0 Q1 Q2 D2
Q2 D3 Q3 Q3 D4 Q4 CLR CP Q 4
&2
清零 &1
Q1
=1
0
被封
0
这时其它按钮被按下 也没反应。
1J
C1 1K
J CP
J CP K 国标符号
JK触发器逻辑功能演示
曾用符号
集成边沿JK触发器
VCC 1RD 2RD 2CP 2K 2J 2SD 2Q 16 15 14 13 12 74LS112 1 2 3 4 5 6 7 8 1 2 3 11 10 9 VDD 2Q 2Q 2CP 2RD 2K 2J 2SD 16 15 14 13 12 11 10 9
公用时钟
USC 4Q 4Q
4D
3D 3Q
3Q 时钟
Q CLR
Q
CP D
Q
D
Q CLR CP
CLR Q
CP
D
D
CP
Q
Q
CLR Q
清零 1Q
公用清零
1Q
1D
2D
2Q 2Q GND
74LS175管脚图
+5V
Q1
Q1 Q2 D2 Q2 Q3 D3 Q3 D4 Q4 CLR CP Q 4
&2 清零
赛前先清零
n 1
Qn
，
(1) 设D=1，① CP↑到来，Q
n1
1 D
② CP=1期间，保持状态不变。
Q ③ CP下降沿（CP↓）到来，
n 1
保持不变。
(2) 设D=0，① CP↑到来，Q
n1
0D
② CP=1期间，输出状态不变。
n 1 Q ③ CP↓到来， 保持不变。
特征方程式为:
Q n1 D
任务基础知识二——触发器的相互转换
转换方法： 利用令已有触发器和待求触发器的特征方程相等的原则，求出 转换逻辑。 转换步骤： （1）写出已有触发器和待求触发器的特征方程。 （2）变换待求触发器的特征方程，使之形式与已有触发器 的特征方程一致。 （3）比较已有和待求触发器的特征方程，根据两个方程相 等的原则求出转换逻辑。 （4）根据转换逻辑画出逻辑电路图。
④ J=1、K=1时，触发器状态翻转。若原为0状态，则翻转 为1状态；若原为1状态，则翻转为0状态。
边沿JK触发器的特征方程为：
Qn1 JQ n KQn
CP下降沿时刻有效
边沿JK触发器的逻辑符号
边沿JK触发器的特点
Q Q J CP
Q Q K K
Q
Q
①边沿触发，无一 次变化问题。 ②功能齐全，使用 方便灵活。 ③抗干扰能力极强， 工作速度很高。
任务二目录
任务基础知识
任务技能训练
任务基础知识
学习要点：
边沿触发器的基本结构、逻辑功能及应用电路 触发器的相互转换方法
任务基础知识一——边沿触发器
一、边沿JK触发器
1.电路结构及符号
Q Q
≥1 &A &B &C
≥1 Q &D Q
Q3 G3 &
Q4 & G4
S 1J C1 1K R
SD J CP K RD
SD
J
CP
K
RDwenku.baidu.com
2.工作原理
（1）CP=0时，触发器的状态不变。 （2）CP由0跳变到1时，触发器状态不变。 （3）CP由1跳变到0时，触发器的状态根据J、K端的输入信号确 定： ① J=0、K=0时，触发器保持原状态不变。 ② J=0、K=1时，触发器置0状态。 ③ J=1、K=0时，触发器置1状态。
1RD 1D 1CP 1SD 1Q 1Q GND (a) 74LS74 引脚排列图
1Q 1Q 1CP 1RD 1D 1SD VSS (b) CC4013 引脚排列图
CP上升沿触发
注意：CC4013的异步输入端RD和 SD为高电平有效。
三、触发器应用举例
例1：四人抢答电路。四人参加比赛，每人一个按钮，其 中一人按下按钮后，相应的指示灯亮。并且，其它 按钮按下时不起作用。 电路的核心是74LS175四D触发器。它的内部包含了四个 D触发器，各输入、输出以字头相区别，管脚图见下页。
CP上升沿时刻有效
观看D触发器讲解动画
3.集成边沿D触发器
VCC 2RD 2D 2CP 2SD 2Q 2Q 14 13 12 11 10 9 8 VCC 2Q 2Q 2CP 2RD 2D 2SD 14 13 12 11 10 9 8
74LS74 1 2 3 4 5 6 7 1 2 3
CC4013 4 5 6 7
二、维阻D触发器
1. 逻辑电路和符号
Q Q
& RD
置 0 维 持 线
G1 R
0 置
&
G2 S
SD
置 1 维 持 线
Q
Q
&
G3
阻 塞 线
&
G4
A & G5
CP
置 1 阻 塞 线
B & G6
S
C1
D
R
SD CP
D
RD
D
(b)
2.工作原理
S D 均置1。 为使用CP和D功能，必须将RD 、
Q 在CP上升沿（CP↑）到来之前, CP=0，R=1，S=1， 输出状态保持不变。