低频数字式相位测试仪—开题报告

合集下载

低频数字式相位测量仪(缪学进)

低频数字式相位测量仪(缪学进)

低频数字式相位测量仪该系统由相位测量仪、数字式移相信号发生器和移相网络三个模块构成,分别由两块单片机独立地实现控制与显示功能。

采用DDS技术生成两路正弦波信号,并通过改变存储器中数据读取的起始地址来实现数字移相的功能,用Ф-T 变换技术来实现相位差的测量,使得显示分辨率精确到0.01º,测得的频率与相位差值送入LCD进行显示,加入红外键盘以及语音播报的功能,使得系统具有智能化、人性化的特色。

关键词:相位测量频率测量数字移相DDS 语音播报一方案论证与设计1 相位测量方案方案一:采用脉冲填充计数法。

将正弦波信号整成方波信号,对两路方波信号进行异或操作之后输出脉冲序列的脉宽可以反映两列信号的相位差,以输入信号所整成的方波信号作为基频,经锁相环倍频得到的高频脉冲作为闸门电路的计数脉冲,由单片机对获取的计数值进行处理得到两路信号的相位差。

方案二:鉴相部分同方案一,将两路方波信号异或后与晶振的基准频率进行与操作,得到一系列的高频窄脉冲序列。

通过两片计数器同时对该脉冲序列以及基准源脉冲序列进行计数,一路方波信号送入单片机外部中断口,作为控制信号控制两片计数器。

得到的两路计数值送入单片机进行处理得相位差值。

对以上方案进行比较,方案一在所测频率较高时,受锁相环工作频率等参数的影响会造成相位差测量的误差,采用方案二由高精度的晶振产生稳定的基准频率,可以满足系统高精度、高稳定度的要求。

2 频率测量方案方案一:用专用频率计模块来测量频率,如ICM7216芯片,其内部带放大整形电路,可以直接输入正弦信号,外部振荡部分选用一块高精度晶振和两个低温度系数电容构成10MHz振荡电路,其转换开关具有0.01s,0.1s,1s,10s四种闸门时间,量程可以自动切换,待计数过程结束时显示测频结果。

该方案外围硬件电路较为复杂。

方案二:利用可编程计数器来实现频率的测量,将被测信号转换为方波信号输入可编程计数器8254的某一路Clk端口,并将Gate端置为高电平,利用单片机产生的定时中断来控制8254的计数,最后计数值送入单片机处理并输出。

低频数字式相位测量仪

低频数字式相位测量仪

低频数字式相位测量仪摘要本系统以AT89S51单片机为核心,由相位测量仪、移相网络、数字式移相信号发生器三个模块组成。

数字式相位测量仪实现了对20Hz到20KHz的峰-峰值为1V到5V的正弦信号、方波信号等进行精确的测频、测相的功能;移相网络则采用RC移相网络来实现,在100Hz、1KHz、10KHz三种情况下,通过切换电阻值的方法实现了最大相移±45°的调整。

被测信号的相位差、频率则通过数码管显示。

整个系统设计硬件结构简单,软件采用汇编语言实现,程序简单可读性强,效率高。

与传统的电路系统相比,具有处理速度快、稳定性高、性价比高的特点。

关键词:低频;相位测量;单片机;可编程逻辑器件AbstractThis is a system whose core is based on AT89S51 single chip and is composed of three modules by the phase measurement device,phase-shifting network,digital phase shifting generator.The digital phase measurement device can precisely measure the frequency and phase of sine signal from 20Hz to 20KHz with the voltage amplitude from 1Vp-p to 5Vp-p. The phase-shifting network uses the RC net. By changing the value of resistor, it can make the phase shift 45 degrees at most . The data are displayed on numberal displayer. Hardware is simple and software is realized by compiling language.Compared with traditional circuit, it has many advantages of faster processing speed, good stability and high ratio between property and price.Key W ords: low frequency; phase measure; MCU; CPLD目录1 引言 (1)2 总体设计 (2)2.1 方案论证 (2)2.1.1 移相网络 (2)2.1.2 数字式相位测量仪 (3)2.1.3 数字式移相信号发生器 (6)3 硬件设计 (8)3.1 移相网络 (8)3.2 相位测量仪 (11)3.2.1 信号调理部分 (11)3.2.2 CPLD测量模块 (12)3.2.3 单片机控制模块 (13)4 软件设计 (17)4.1 CPLD测量模块 (17)4.2 单片机控制模块 (19)5制作和调试 (21)5.1 硬件部分的制作和调试 (21)5.2 软件部分的制作和调试 (22)6总结 (22)致谢 (24)参考文献 (25)附录1 系统实物图 (26)附录2 实验原理图 (27)附录3 毕业设计作品说明书 (28)1 引言随着科学技术的突飞猛进的发展,电子技术广泛的应用于工业、农业、交通运输、航空航天、国防建设等国民经济的诸多领域中,而电子测量技术又是电子技术中进行信息检测的重要手段,在现代科学技术中占有举足轻重的作用和地位。

低频数字式相位测量仪设计报告

低频数字式相位测量仪设计报告

低频数字式相位测量仪摘要本低频数字式相位测量仪由数字式移相信号发生器、模拟移相网络、数字相位测量部分以及人机接口等模块组成。

数字式移相信号发生器采用双路时统DDS技术,基于FPGA实现。

相位测量部分采用基于相位—时间变换的等精度测量技术,由单片机控制CPLD实现。

本系统硬件设计应用了EDA技术,软件设计采用基于C51的模块化设计技术,总体上较好地完成了题目基本和发挥部分的要求。

并增加了扫频、扫相、扫幅及相位打印功能,扩展了模拟移相器移相范围及相位显示形式。

关键词:时统DDS数字移相等精度数字测相 FPGA/CPLD一.方案论证与选择根据题目要求本系统可分解为数字式移相信号发生器、模拟移相网络及相位测量部分等三个模块。

模拟移相网络已由题目给出,以下对另两部分实现方案进行论证。

(一)数字式移相信号发生器方案论证方案一:用PLL 频率合成技术产生正弦波信号,将其通过FFT 变换到频域,再乘以一定的旋转因子,即相当于时域的时延(移相)。

不同的旋转因子对应不同的移相,但对不同频率的输入信号进行移相时,需要调整滤波器参数或改变滤波器采样率。

前者运算量较大,后者需要用到PLL 技术,硬件繁琐。

方案二:应用单片机产生移相信号。

将正弦波信号数字化,形成数据表存入FLASH 或EPROM 等非易失性存储芯片中,单片机交叉读出该数据表中的数据,形成两路波形信号,送往两路D/A ,得到两路具有一定相位差的正弦波。

这种处理方式的实质是将数据地址的偏移量映射为信号间的相位差。

但受单片机速度限制,这种方法难以产生较高频率的信号。

方案三: 采用DDS 技术产生移相信号。

1、DDS 频率合成DDS 频率合成的基本原理是使用稳定的参考时钟源作为抽样时钟,通过地址累加来寻址波形查找表得到波形的幅度抽样值,然后将抽样值经D/A 转换和低通滤波输出平滑的波形。

图1.1给出了DDS 的工作原理框图。

相位累加器波形查找表DAC低通滤波器系统时钟K频率控制字NN Hf0图1.1 DDS 基本原理框图图1.1中相位累加器(N 为位数)以频率控制字K 为间隔对地址进行累加,将累加结果的最大有效位数H 作为ROM 查找表的地址(ROM 中存储波形数据),通过D/A 转换将所查地址单元的波形数据转化为模拟量,再由低通滤波器滤出其基波成分。

2009校赛一等奖低频相位测量设计报告

2009校赛一等奖低频相位测量设计报告

低频数字式相位测量仪四院二队李陆洋刘虎生武龙龙摘要:本系统以51单片机以及FPGA为核心,由模拟移相网络、数字式相位测量仪(含测频功能)、数字式移相信号发生器三个独立模块组成。

相位测量仪的核心为数字鉴相器及高速计数器,频率计采用高精度恒定误差测频法。

信号发生器使用直接数字频率合成(DDFS)技术,并使用单片机数码管作为显示模块,操作简单。

系统的测量精度及其它指标均达到了设计要求。

方案论证与比较一、测频方案论证方案一:采用分频段测频、测周法对于频率为20—20KHz的正弦波信号,可以采用传统的测频方法。

首先找出中届频率fm,对于fx>fm,采用测频法;对于fx<fm,采用测周法,然后根据频率定义即可求得。

方案二:采用高精度恒误差测频法计数器1和计数器2均有使能端和清零端。

控制电路产生的门控信号接到D触发器的数据端D,触发器的Q端接两个计数器的使能端。

输入信号经过迟滞比较器转换为同频率的方波,即被测信号。

门控信号是宽度为Tg的脉冲。

当单片机发出“开始测量相位”命令后,控制电路先输出一个清零脉冲,将两个计数器清零,随后并将门控信号置为高电平。

这时D触发器的Q端为低电平,两个计数器尚未开始计数。

被测信号的上升沿到来时,D触发器翻转,其Q端变为高电平,同时启动两个计数器。

计数器1和计数器2分别对标准频率方波信号(频率为f0)和被测信号(频率为fx)同时计数。

自门控信号被置为高电平起,经过Tg时间,控制电路将门控信号置为低电平。

被测信号的下一个上升沿到来时,两个计数器同时停止计数。

仿真时序如下图所示:这样一来,两个计数器的工作时间Tw恰好为被测信号周期的整数倍。

工作时序见图5,图中可以看出,实际闸门时间Tw与预置闸门时增加Tg可提高测量精度。

本设计中取100ms,f0为10MHz,可以精确测量频率大于10Hz的信号,误差不大于10~5。

我们用CPLD来做高速计数器,单片机用软件实现高精度浮点运算并负责显示输出。

【电子设计】低频数字式相位测量仪制作报告

【电子设计】低频数字式相位测量仪制作报告

低频数字式相位测量仪制作报告摘要本系统由低频数字相位频率测量仪,输入移相网络和数字式移相信号发生器组成。

利用CPLD,单片机控制模块实现了高精度的频率相位测量。

数字式移相信号发生器采用直接数字频率合成(DDFS)技术,输出频率范围宽,控制精度高。

由于在DDFS系统中采用了双D/A输出形式,信号幅度采用数字调节方式,输出信号幅度稳定。

移相网络的输入采用了自动增益控制(AGC),实现了高达48dB的宽范围输入,实现信号的自动稳幅输出。

此外,本系统友好的人机界面,合理实用的功能扩展,使整个系统更利于实际使用。

一.方案设计与论证1.相位频率测量部分方案一:对输入的两路正弦信号分别进行过零比较,并对生成的两路方波信号进行异或运算,得到占空比与相位差成正比的脉冲信号。

将该正弦送入单片机系统,对信号的脉宽进行测量,经计算得到输入的两路正弦信号的相位差。

单片机系统直接对过零比较后的方波信号计数,得到输入信号频率。

经单片机系统处理后,显示测量结果。

此方案电路相对简单,容易实现,但是受到单片机工作速度的限制,精度不高。

方案二:对输入的两路正弦信号分别进行过零比较,并对生成的两路方波信号进行异或运算,得到占空比与相位差成正比的脉冲信号。

由CPLD对相位差脉冲信号和频率信号进行计数,将计数结果送入单片机,单片机经过简单计算后显示测量结果。

此方案可以提高系统的测量精度,单片机要实现的功能相对简单,可以实现友好的人机界面。

缺点是电路相对复杂,成本较高。

系统框图详见图2-1。

综合考虑,这里采用了方案二。

2.移相网络部分方案一:直接采用题目中提供的参考电路。

此电路实现简单,但对于不同幅度的输入信号,不能做到自动稳幅输出。

对于小信号输入,无法满足题目输出峰-峰值0.3~5V的要求,除非采用可变增益放大器,在没有单片机控制的情况下,显然带来诸多不便。

方案二:以题目中提供的参考电路为基础,在信号输入前端加入自动增益控制电路(AGC),以适应各种幅度的信号输入。

常雪毕业设计FPGA的低频数字相位开题报告

常雪毕业设计FPGA的低频数字相位开题报告

《基于FPGA的低频数字相位测量仪设计》开题报告一、课题的目的和意义1.研究目的随着数字电子技术的发展,由数字逻辑电路组成的控制系统逐渐成为现代检测技术中的主流,数字测量系统也在工业中越来越受到人们的重视。

在实际工作中,常常需要测量两列频率相同的信号之间的相位差,来解决实践中出现的种种问题。

例如,电力系统中电网合闸时,要求两电网的电信号之间的相位相同,这时需要精确测量两列工频信号之间的相位差。

如果两列信号之间的相位差达不到相同,会出现很大的电网冲激电流,对供电系统产生巨大的破坏力,所以必须精确地测量出两列信号之间的相位差。

数字式仪器采用数码管显示相位差,精确度高,稳定性能好,读数方便且不需要经常调试,所以数字式测量仪逐渐代替了原来的模拟式仪器。

本系统可分为三大基本组成部分:数据采集电路、数据运算控制电路和数据显示电路。

其中数据采集电路用FPGA 实现,其功能就是实现将待测正弦信号的周期、相位差转变为19位的数字量。

2.研究意义随着相位测量技术广泛应用于国防、科研、生产等各个领域,对相位测量的要求也逐步向高精度、高智能化方向发展,在低频范围内,相位测量在电力、机械等部门有着尤其重要的意义,对于低频相位的测量,用传统的模拟指针式仪表显然不能够满足所需的精度要求,随着电子技术以及微机技术的发展,数字式仪表因其高精度的测量分辨率以及高度的智能化、直观化的特点得到越来越广泛的应用。

基于这些要求,我们设计并制作了基于FPGA为核心的低频数字式相位测量系统。

二、文献综述本设计给出了以FPGA为核心的数字式相位测量的基本原理与实现方案。

该系统由数据采集电路、数据运算控制电路和数据显示电路组成。

其中数据采集电路用FPGA 实现,其功能就是实现将待测正弦信号的周期、相位差转变为19位的数字量。

同频率正弦信号间的相位差测量在电工技术、工业自动化、智能控制及通讯、电子等许多领域都有着广泛的应用,如电工领域中的电机功角测试,介质材料损耗角的确定等。

数字频率计开题报告

数字频率计开题报告

数字频率计开题报告篇一:开题报告数字频率计杭州电子科技大学毕业设计(论文)开题报告题目学院专业姓名班级学号指导教师数字频率计的设计与实现通信工程学院通信工程孔冬滨易志强一、综述本课题国内外研究动态,说明选题的依据和意义(一)课题的意义在电子技术中,频率是最基本的参数之一,并且与许多电参量的测量方案、测量结果都有十分密切的关系,因此,频率的测量就显得更为重要。

近年来,在现代电子系统设计领域中,电子设计自动化已成为重要的设计手段。

简单的搭建电路已经不适应大规模电路设计要求。

EDA的可编写程序设计硬件电路设计,可重复下载的优势非常明显。

这样做既可节省时间又能避免不必要的资源浪费。

数字频率计的设计,其功能是实现信号的频率、周期、占空比以及脉宽等指标的测量,在电子测量、航海、探测、军事等众多领域的应用范围广泛。

数字频率计是数字电路中的一个典型应用,实际的硬件设计用到的器件较多,连线比较复杂,而且会产生比较大的延时,造成测量误差、可靠性差。

而采用FPGA现场可编程门阵列为控制核心,通过硬件描述语言VHDL编程,在Quartus II仿真平台上编译、仿真、调试,并下载到FPGA芯片上,通过严格的测试后,能够较准确地测量方波、正弦波、三角波、矩齿波等各种常用的信号的频率,而且还能对其他多种物理量进行测量,并且将使整个系统大大简化,提高了系统的整体性能和可靠性。

本课题采用的是等精度数字频率计,在一片FPGA开发板里实现了数字频率计的绝大部分功能,它的集成度远远超过了以往的数字频率计。

又由于数字频率计最初的实现形式是用硬件描述语言写成的程序,具有通用性和可重用性。

所以在外在的条件(如基准频率的提高,基准频率精度的提高)的允许下,只需对源程序作很小的改动,就可以使数字频率计的精度提高几个数量级。

同时对于频率精度要求不高的场合,可以修改源程序,使之可以用较小的器件实现,从而降低系统的整体造价。

(二)国内外现状及发展趋势我国在这个领域的发展是极其迅速,现在的技术实际已是多年来见证。

第3章+低频数字式相位测量仪的设计

第3章+低频数字式相位测量仪的设计
I I的 2分频
图3.3 用测周期的方法获得信号频率
第3章 低频数字式相位测量仪的设计
2) 鉴相器就是异或门,在鉴相器的输出波形IV中, 正脉冲宽度就是要测量的I和V 相位差所对应的时间差 Tθ ,如图3.4所示。
第3章 低频数字式相位测量仪的设计
I V
IV
图3.4 鉴相器的输入、输出波形图
第3章 低频数字式相位测量仪的设计
F INT1(P 3.3)
图3.6 MCU测量时间差、周期的电路图
第3章 低频数字式相位测量仪的设计
(2) 时序图如图3.7所示。需要说明的是,由软 件创建一标志位2FH.1,当输入引脚P3.6=0时,CPU置 位标志位2FH.1,而当P3.6=1时,CPU在读取时间差数 据后清零标志位2FH.1。
第3章 低频数字式相位测量仪的设计
2) (1)电路图如图3.6所示,该电路由单片机、整 形电路、门电路等组成。由定时器/计数器T0、T1分别 测量周期、时间差。
第3章 低频数字式相位测量仪的设计
待测信号 1 待测信号 2
A
D
整形 电路
2分 频
=1 C
&
整形 电路 B
MCU -51 INT0(P 3.2) ≥1 E P3.6
SUB1入 口 R4=4(R4是计 数器 )
P3.6= 1?
N
Y
2FH.1= 1?
N
Y
R4= 4?
Y
N
保存 周期 TH0、TL0 保存 时间 差 TH1、TL1
SETB 2FH.1
清零 定时 器 T0、T1 清0标志 位 2FH.1
R4- 1送 R4

N
R4= 0?
Y SUB1出 口

低频数字式相位测量仪

低频数字式相位测量仪

低频数字式相位测量仪摘 要此系统由相位测量仪、数字式移相信号发生器和移相网络三部分组成。

为使系统更加稳定,使系统整体精度得以保障,本电路两块T89C52为核心控制器件分别控制相位测量、数字式移相信号发生,在数字式移相信号发生部分采用了锁相技术、CPLD 等技术, 使输出波形精度大大提高,并可对频率自动校验,提高频率稳定性。

一、题目要求(一) 任务设计并制作一个低频相位测量系统,包括相位测量仪、数字式移相信号发生器和移相网络三部分,示意图如下:图2 移相网络(二) 要求1、 基本要求(1)设计并制作一个相位测量仪(参见图1)a. 频率范围:20H z ~20KH z 。

b. 相位测量仪的输入阻抗≥100K Ω。

c. 允许两路输入正弦信号峰—峰值可分别在1V ~5V 内变化。

图1 相位测量仪图2 数字式移相信号发生器d.相位测量绝对误差≤2°e.具有频率测量及数字显示功能.f.相位差数字显示:相位读数为0°~359.9°,分辨率为0.1°。

(2)参考图2制作一个移相网络a.输入信号频率:100H z、1KH z、10KH z。

b.连续相移范围:—45°~+45°。

c.A¹、B¹输出的正弦信号峰—峰值可分别在0.3V~5V内变化。

2、发挥部分(1)设计并制作一个数字式移相信号发生器(图3),用以产生相位测量仪所需的输入正弦信号,要求:a.频率范围:20H z~20KH z,频率步进为20H z,输出频率可预置。

b.A、B输出正弦信号峰—峰值可分别在0.3V~5V内变化。

c.相位差范围0°~359°,相位差步进为1°,相位差可预置。

d.数字显示预置的频率、相位差值。

(2)在保持相位测量仪测量误差和频率范围不变的条件下,扩展相位测量仪输入正弦信号峰—峰值至0.3V~5V范围。

(3)用数字移相信号发生器校验相位测量仪,自选几个频点、相位差值和不同幅度进行校验。

毕业设计论文《低频数字式相位测量仪》

毕业设计论文《低频数字式相位测量仪》

毕业设计论文《低频数字式相位测量仪》摘要该数字式相位测量仪以单片机 (89c52) 为核心 , 通过高速计数器 CD4040 为计数器计算脉冲个数从 , 而达到计算相位的要求 , 通过 8279 驱动数码管显示正弦波的频率,不采用一般的模拟的振动器产生 , 而是采用单片机产生 , 从而实现了产生到显示的数字化 . 具有产生的频率精确 , 稳定的特点 . 相移部分采用一般的 RC 移相电路 , 节省了成本。

一方案论证与比较 :1 常见正弦信号的测量方法 :方案一:采用模拟分离元件如二极管,三极管等非线性元件,实现频率的测量,检相的功能,使用起来方便,价格便宜,但采用分离元件由于分散性太大,不便于集成及数字化,而且测量误差大。

方案二:采用集成的检相器,检频器实现频率及相位的测量。

这种方法的实现框图如下:这种方法虽然可实现比较精确的测量,但由于模拟信号易受外界的干扰,不易调节,无法实现智能化,数字化的缺点,一般在要求较低的情况下使用。

方案三:此方案采用高速信号发生器产生 20MHz 的高频信号,其主要特点是采用 CD4040 高频计数器结合单片机,利用计数脉冲实现测量相位与频率的目标。

这种方法克服了模拟电路的缺点,实现了数字化与集成化。

本设计采用了这种方法。

这种方案的组成框图:二系统总体设计按照题目要求,我们设计的相位测量系统包括三部分:正弦波产生系统(包括频率调整电路),移相电路和相位显视系统,其总体框图如下:三各部分硬件电路设计及参数计算1、正弦波产生电路•方案一:利用 8038 芯片或 MAX038 可以实现压控的函数发生器通过改变少量的外围元件,可实现正弦波,方波,三角波,并可实现频率调节,但采用模拟器件由于元件分散性太大,即使使用单片函数发生器,参数也与外部元件有关,外接的电阻,电容对参数影响很大,因而产生的频率稳定度差,精度低,抗干扰能力差,调节困难,成本也高。

而且灵活性差,不能实现智能化。

低频数字相位测量仪..

低频数字相位测量仪..

现代电子学实验报告实验题目:低频数字相位测量仪姓名:年级:2012级指导教师:完成日期:2015年10月14日原创性声明本人声明本实验报告涉及的电路图、程序代码均为自己设计,没有抄袭他人的成果。

特此声明!声明人:目录摘要 (1)一、系统设计要求与技术指标 (2)二、方案选择与可行性论证 (2)2.1总体框架 (2)2.2频率测量 (2)2.3相位测量 (3)三、系统模块设计 (3)3.1信号整形电路的设计 (3)3.2 FPGA数据采集电路的设计 (5)3.2.1硬件部分 (5)3.2.2精度分析 (5)3.2.3软件部分 (5)3.3、单片机数据运算控制电路的设计 (6)3.3.1硬件部分 (6)3.3.2软件部分 (7)3.4、数据显示电路的设计 (10)3.4.1显示部分设计方案 (10)3.4.2数据显示电路 (10)四、参考资料 (12)附录 (13)主要器件介绍 (13)FPGA数据采集程序 (15)硬件电路图 (21)低频数字式相位测量仪的设计摘要:基于过零检测法原理,以单片机89C51和可编程逻辑器件CPLD为核心,从数据采集﹑数据运算控制、显示等电路功能电路设计,实现了一个低频数字式相位测量仪系统。

在此过程中,采用MCU与FPGA相结合的方案,将软件部分为数据采集、运算、控制和单片机控制显示两部分,充分发挥单片机具有的控制、运算能力强,FPGA数据采集速度快的特点来对实现各个模块功能进行程序设计,同时还对相关程序进行调试和仿真,验证了其可行性,使其性能接近最优。

而对硬件电路设计包括采用施密特触发器组成的整形电路、显示电路、FPGA 芯片及单片机外围电路等,实现了对频率信号频率、相位差的显示,同时配合系统完成数据采集、运算、控制等功能。

在上述基础上,本文还对有关频率信号的频率、相位测量技术及理论进行了研究和分析,对FPGA可编程芯片、单片机控制等的运用进行了学习,从而为课题研究奠定了理论基础。

低频数字式相位测量仪(余蜜)

低频数字式相位测量仪(余蜜)

低频数字式相位测量仪作者:余蜜 刘勇 尹佳喜(华中科技大学) 获奖队编号:1-32赛前辅导教师:刘志强 文稿整理辅导教师:熊蕊摘要:本设计以凌阳16位单片机S PCE061A 和Lattice 公司的CPLD ispLSI 1032E 为核心,由相位测量、移相网络和数字式移相信号发生器三个子系统组成。

采用CPLD 与单片机相结合的方法,充分利用单片机丰富的资源以及CPLD 的高速特性,大大地拓宽了系统的工作频带,提高了系统的灵敏度和精确度,使系统运行稳定。

利用红外键盘使系统可以远距离无线控制。

关键词:相位测量,移相,CPLD ,DDS一 方案论证与设计1 相位测量仪方案方案一:单周波计数法。

将有相位差的两路方波信号进行”异或”后作为闸门,在高电平时,利用外部高频信号进行计数,在下降沿将数据读出,低电平时对计数器清零。

设晶振频率为f c ,测得信号的频率为f r ,计数值为N ,则相位差phase 为o crN f f phase 180⨯⨯=方案二:定时间计数。

将高频时钟信号和两路信号异或得到的信号进行“与”,在设定时间s 内利用其上跳变沿计数,设高频时钟频率为f c ,计数值为N ,则o csf Nphase 180⨯=方案三:多周期同步计数法。

设被测信号的频率为f ,则将一被测信号进行f 1倍(f 取整)分频,则在f 1周期内(保证测量时间在1s 左右),被测信号异或与参考高频信号相与的信号singal1的计数为N 1,同时期参考高频信号的计数为N ,则o NN phase 1801⨯=以上三种方案都可以采用一个D 触发器将相位测量的相位扩展到o 0-o 360。

方案一需高速时钟,按题目要求,在20kHz 信号时的相位差分辨率为0.1o ,则要求时钟最少为72MHz ,实现困难。

而方案二测量时间段一定,存在遗漏0~1个周波的情况,从而引入较大的误差。

方案三的读数与异或得到的信号同步,不存在遗漏问题,误差很小,故采用此方案。

数字频率测量系统的设计【开题报告】

数字频率测量系统的设计【开题报告】

开题报告电气工程及其自动化数字频率测量系统的设计一、课题研究意义及现状近年来,高精度频率测量仪器在电子技术领域中得到了越来越广泛的应用,尤其是在晶体或晶体振荡器需求量大和对其精度要求较高的行业。

例如。

在飞速发展的个人通信和消费电领域,越来越多的产品被要求同时具有高性能和低功耗的特点,为r满足不同器件的时钟要求和低功耗的要求,一块印刷电路板上可能会布置2个或2个以上二的晶体或晶体振荡器。

与此同时。

许多行业对晶体和晶体振荡器的频率准确度和稳定度指标也提出了越来越高要求。

例如,低端路由器要求内部晶体振荡器的频率稳定度优于5×10一/r,SDH通信设备要求主参考时钟源的频率稳定度优于l×10-11/r。

可见高精度频率测量仪器的市场需求很大。

为了测量高指标的晶体或晶体振荡器,一般精度的频率测量仪器不能满足要求,但是能够满足高精度频率测量要求的仪器又都是作为频率计量基准。

应用于国家汁量部门或科研院所,这些仪器设计复杂、体积巨大、价格昂贵,很雉在短期内推广,因此,设计一款测量精度高、成本较低的频率测量仪器就显得十分必要。

频率作为一种最基本的物理量,其测量问题等同于时间的测量,不仅在工程应用中非常重要,而且在高准确度定时系统中处于核心地位。

在实际的频率测量过程中±1个字计数误差的存在往往是限制频率测量准确度进一步提高的一个重要原因。

由于测频技术的重要性,使其测量方法有了很大的发展,常用的方法有M法、T法和M/T法,但这3种方法都存在±1个字计数误差问题。

二、课题研究的主要内容和预期目标本课题主要了解M法、T法和M/T法测频的原理及各自产生误差的原理,分析限制它们测量精度提高的一个重要原因,并应用PSOC设计一种完全同步的频率测的方法,利用完全同步消除了限制测量准确度提高的±1个字计数误差问题,从而使频率测量的准确度和性能大为改善。

此系统主要分为二个阶段:第一阶段:查阅相关资料,了解M法、T法和M/T法测频的原理及各自产生误差的原理,分析限制它们测量精度提高的一个重要原因。

低频数字相位测量仪

低频数字相位测量仪

一、设计任务和技术要求1.1 设计内容设计制作一个低频数字相位测量仪,要求使用单片机和FPGA来共同实现,FPGA完成测量时间差,而单片机完成数据的读取、键盘控制和显示等功能。

1.2 设计要求1)频率范围:20Hz~20kHz。

2)相位测量仪的输入阻抗:≧100kΩ。

3)允许两路输入正弦信号峰峰值可分别在1~5V变化。

4)相位测量绝对误差≦2°。

5)具有频率测量及数字显示功能。

6)相位差数字显示,分辨力为0.1°。

7)主芯片:Altera的FLEX10K10。

8)要求扩展键盘和显示接口电路,可以进行键盘控制以及显示等功能。

二、系统设计方案2.1 方案论证根据系统的设计要求,本系统可分为三大基本组成部分:1.数据采集电路数据采集电路主要是运用FPGA/CPLD采集两个同频待测正弦信号的频率和相位差所对应的时间差。

2.数据运算控制电路数据运算控制电路主要是运用单片机读取FPGA/CPLD采集到的数据,并根据这些数据计算待测正弦信号的频率及两路同频正弦信号之间的相位差。

3.数据显示电路数据显示电路是通过功能键切换用LCD液晶模块显示出待测信号的频率和相位差。

4.整形电路由于FPGA对脉冲信号比较敏感,而被测信号是周期相同、相位不同的两路正弦波信号,为了准确地测出两路正弦波信号的相位差及其频率,我们需要对输入波形进行整形,使正弦波变成方波信号,并输入FPGA进行处理。

整个系统的总体原理框图如图2.1所示。

图2.1系统原理框图2.2程序设计框图图2.2 程序设计流程图三、硬件电路图的设计与分析3.1 FPGA数据采集电路图3.1 数据采集电路FPGA数据采集电路的功能就是实现将待测正弦信号的周期、相位差变为19位的数字量。

根据系统的总体设计方案,FPGA数据采集电路的输入输出信号有:CLK——系统工作时钟信号输入端;A,B——两路被测信号输入端;EN——单片机发出的传送数据使能信号;RSEL——单片机发出的传送数据类型信号;DA TA[18..0]——FPGA到单片机的数据输出口。

  1. 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。

低频数字式相位测试仪的研究
一、设计背景和意义:
相位测量技术的应用已深入到许多领域,广泛应用于国防、科研、学校和厂矿,传统相位测量使用的是指针式仪表,但随着电子技术的发展,数字显示相位仪不断涌现。

利用了51单片机的高速硬件捕获功能来实现频率和相位的测量;并利用A/D转换器对数据进行进一步的处理,在高低频段分别采用多次测量、滤波算法、矢量分解、便宜修正等算法消除干扰提高精度,采用大屏幕液晶显示测量详细信息;利用AVRmega8515配合16.384MHZ的高速晶振,采用软件DDFS实现双路数字式移相信号发生器,使用优化算法是当今科技发展对低频数字式相位测量仪的新要求。

二、设计的主要内容以及具体要求:
2.1设计的主要内容
低频数字是相位测量仪实际需要设计和制作的三个独立的部分:(1)数字相位测量仪;(2)数字式移相信号发生器;(3)移相网络。

本系统由两块独立的CPU组成。

本系统以51单片机以及可编程逻辑器件为核心,由模拟移相网络、数字式相位测量仪(含测频功能)、数字式移相位测量仪的核心为数字鉴相器及高速计数器,频率计采用高精度恒定误差测频法。

信号发生器使用直接数字频率合成(DDFS)技术,并使用汉字液晶显示模块,操作界面友好。

系统的测量精度及其它指标均达到了设计要求。

2.2设计的具体要求
(1)设计并制作一个相位测量仪
a.频率范围:20Hz~20KHz。

b.允许两路输入正弦信号峰-峰值可分别在1V~5V范围内变化。

c. 相位测量仪的输入阻抗≥100K。

d. 相位测量绝对误差≤。

e. 具有频率测量及显示功能。

f. 相位差数数字显示:相位读数为~,分辨力为。

(2)移相网络
a.输入信号频率:100Hz,1K,10Kz。

b.连续相移范围:~
c. A`,B`输出的正弦信号峰-峰值可分别在0.3V~5V范围内变化。

十进制数字显示,显示刷新时间1~10秒连续可调,对上述三种测量功能分别用不同颜色的发光二极管指示。

三、设计的实现方案:
方案论证
数字移相技术的核心是:先将模拟信号或移相角数字化,经移相后再还原成模拟信号。

移相方案主要有以下几种。

方案一:利用D/A转换实现相移
图12 D/A转换移相框图
将正弦波信号数字化,并形一张数据表存入ROM芯片中,此后可通过两片D/A 转换芯片在单片机的控制下连续地循环输出该数据表,就可获得两路正弦波信号。

当两片D/A转换芯片所获得的数据序列完全相同时,则转换所得到的两路正弦波信号无相位差,称为同相。

当两片D/A转换芯片所获得的数据序列不同时,则转换所得到的两路正弦波信号就存在着相位差。

相位差的值与数据表中数据的总个数及数据地址的偏移量有关。

这种处理方式的实质是将数据地址的偏移量映射为信号间的相位值。

此方案相位调节比较简单,但转换所用的数据为256个8位字长的数据,即一个信号周
期有256个转换值,输出信号的频率难以细调,特别是移相的最小单位太大(︒4.1/步),不满足题目相位步进︒1要求。

方案二:加锁相环的基于单片机的移相电路
图13 方波移相框图
作为参考信号的A ,经整形后得到方波信号a ,再利用锁相技术对a 作3600倍频,并将此倍频信号作为单片机中CTC 的计数脉冲,以此来产生相移和测量移相的实际值。

在锁相环允许的频率范围内,计数脉冲始终是a 信号的3600倍,可以看成是将a 信号的一个信号周期分为了3600份,若一个信号周期为︒360,那么在一个信号周期内每个计数脉冲即代表︒1.0。

我们只需以a 信号为参考,延时若干个计数脉冲的时间来产生c 信号即可做到移相,改变延时计数脉冲的个数即可改变相位差,记录两个信号的上沿(或下沿)间的脉冲个数就获得两信号的相位差。

锁相环的存在,使得移相信号B 与参考信号A 的频率完全相同。

锁相环倍频的频率愈高则移相的最小单位愈小,若作7200倍频,那么在一个信号周期内每个计数脉冲即代表︒05.0。

此方案可实现高精度相位差步进(移相的最小单位可小于︒1.0/步),但锁相及波形变换电路的加入使得其硬件电路比较复杂,且高倍频锁相环的不稳定性,故不适合大赛现场制作。

但可以作为实际生产使用。

方案三:地址生成器与外ROM 构成的信号发生器
由于单片机速度的限制,为实现高频率信号的产生,此方案采用硬件电路实现波形输出原理框图如下:
图14 自动波形输出电路框图
将正弦波的采样点存在外ROM 中,当单片机向地址发生器发出控制信号后,地址发生器便以输入数值为初始值进行地址累加。

外ROM 便根据输入的地址输出存储的正弦波,再经D/A 转换和整流电路后,输出模拟正弦波A 。

同理另一通道输出同频正弦波B 。

改变单片机的发控制信号的时间就改变了输出信号的频率,改变两个地址生成器的初始地址,就改变了输出信号的相位差。

电路图见附录。

另外应用可编程器件ispLSI 进行移相信号发生器设计,是一个非常好的方案,可以达到很高的技术要求。

其优点是结构简单,速度快,能实现较高频率信号的发生(单片机由于自身运行速度的限制,很难达到较高频率)。

但考虑到实践中对可编程器件接触较少,操作不熟练,又因为设计的一些功能用单片机控制比较方便并易于实现,加之对单片机的性能比较熟练,故本次设计仍采用方案三,用单片机来完成任务要求。

四、工作进度安排
1) 2月27日-3月2日前,指导老师登陆论文网,查看任务书。

2) 3月5日-3月16日:查阅资料准备开题报告
3) 3月15-19日:撰写开题报告
4) 3月19日:进入实验室
5) 4月16-4月19日:完成设计,仔细调试,避免问题出现。

6) 6月6日-6月8日:成果验收
7) 6月8日:退出实验室,上交论文
8) 6月11日:准备答辩
五、参考资料
1. 刘海成.单片机及应用系统设计原理与实践[M].北京航空航天大学出版社,2009
2. (日)内山明智,村野靖.运算放大器电路[M].科学出版社,2009
3. 田立,马鸣鹤.51系列单片机开发实例精解[M].中国电力出版社,2009
4. 王守中, 聂元铭.51单片机开发入门与典型实例[M].人民邮电出版社,2009
5.张华林, 周小方.电子设计竞赛实训教程[M].北京航空航天大学出版社,2007。

相关文档
最新文档