集成电路设计复习题及解答

集成电路设计复习题

绪论

1．画出集成电路设计与制造的主要流程框架。

2．集成电路分类情况如何？

集成电路设计

1．层次化、结构化设计概念，集成电路设计域和设计层次

2．什么是集成电路设计？集成电路设计流程。

（三个设计步骤：系统功能设计逻辑和电路设计版图设计）

3．模拟电路和数字电路设计各自的特点和流程

4．版图验证和检查包括哪些内容？如何实现？

5．版图设计规则的概念，主要内容以及表示方法。为什么需要指定版图设计规则？6．集成电路设计方法分类？（全定制、半定制、PLD）

7．标准单元/门阵列的概念，优点/缺点，设计流程

8．PLD设计方法的特点，FPGA/CPLD的概念

9．试述门阵列和标准单元设计方法的概念和它们之间的异同点。

10．标准单元库中的单元的主要描述形式有哪些？分别在IC设计的什么阶段应用？11．集成电路的可测性设计是指什么？

Soc设计复习题

1.什么是SoC？

2.SoC设计的发展趋势及面临的挑战？

3.SoC设计的特点?

4.SoC设计与传统的ASIC设计最大的不同是什么？

5.什么是软硬件协同设计？

6.常用的可测性设计方法有哪些？

7. IP的基本概念和IP分类

8.什么是可综合RTL代码?

9.么是同步电路，什么是异步电路，各有什么特点？

10.逻辑综合的概念。

11.什么是触发器的建立时间（Setup Time），试画图进行说明。

12.什么是触发器的保持时间（Hold Time），试画图进行说明。

13. 什么是验证，什么是测试，两者有何区别？

14.试画图简要说明扫描测试原理。

绪论

1、 画出集成电路设计与制造的主要流程框架。

2

、集成电路分类情况如何？

集成电路设计

1． 层次化、结构化设计概念，集成电路设计域和设计层次

分层分级设计和模块化设计．

将一个复杂的集成电路系统的设计问题分解为复杂性较低的设计级别，

⎪⎪⎪⎪⎪⎪⎪⎪⎪⎪⎪⎪

⎪⎪

⎪

⎪

⎪

⎩

⎪

⎪⎪⎪

⎪⎪⎪

⎪⎪⎪⎪⎪⎪⎪⎪⎪⎪⎨⎧⎪⎪⎪⎪⎩⎪⎪⎪

⎪

⎨⎧⎩⎨⎧⎩⎨⎧⎪⎪⎪⎪⎩⎪⎪⎪⎪⎨⎧⎪⎪⎪⎪⎪⎪⎩⎪⎪⎪⎪⎪⎪⎨⎧⎩⎨⎧⎪⎪⎪

⎪⎩⎪⎪⎪⎪⎨⎧

⎩⎨⎧⎪⎩⎪

⎨⎧按应用领域分类数字模拟混合电路非线性电路线性电路模拟电路时序逻辑电路组合逻辑电路数字电路按功能分类GSI ULSI VLSI LSI MSI SSI 按规模分类薄膜混合集成电路厚膜混合集成电路混合集成电路B iCMOS B iMOS 型B iMOS CMOS NMOS PMOS 型MOS

双极型单片集成电路按结构分类集成电路

这个级别可以再分解到复杂性更低的设计级别；这样的分解一直继续到使最终的设计级别的复杂性足够低，也就是说，能相当容易地由这一级设计出的单元逐级组织起复杂的系统。

从层次和域表示分层分级设计思想

域：行为域：集成电路的功能

结构域：集成电路的逻辑和电路组成

物理域：集成电路掩膜版的几何特性和物理特性的具体实现层次：系统级、算法级、寄存器传输级(也称RTL级)、逻辑级与电路级2．什么是集成电路设计？集成电路设计流程，

根据电路功能和性能的要求，在正确选择系统配置、电路形式、器件结构、工艺方案和设计规则的情况下，尽量减小芯片面积，降低设计成本，缩短设计周期，以保证全局优化，设计出满足要求的集成电路。

三个设计步骤：系统功能设计，逻辑和电路设计，版图设计

3．模拟电路和数字电路设计各自的特点和流程

A.数字电路：RTL级描述

逻辑综合(Synopsys,Ambit)

逻辑网表

逻辑模拟与验证，时序分析和优化

难以综合的：人工设计后进行原理图输入，再进行逻辑模拟

电路实现(包括满足电路性能要求的电路结构和元件参数)：

调用单元库完成；

没有单元库支持：对各单元进行电路设计，通过电路模拟与分析，预测电路的直流、交流、瞬态等特性，之后再根据模拟结果反复修改器件参数，直到获得满意的结果。由此可形成用户自己的单元库；

单元库：一组单元电路的集合；

经过优化设计、并通过设计规则检查和反复工艺验证，能正确反映所需的逻辑和电路功能以及性能，适合于工艺制备，可达到最大的成品率。

单元库由厂家(Foundary)提供，也可由用户自行建立

B. 模拟电路：尚无良好的综合软件

RTL级仿真通过后，根据设计经验进行电路设计

原理图输入电路模拟与验证

模拟单元库

逻辑和电路设计的输出：网表（元件及其连接关系）或逻辑图、电路图。

软件支持：原理图软件、逻辑综合、逻辑模拟、电路模拟、时序分析等软件(EDA软件系统中已集成)。

4．集成电路设计方法分类

全定制、半定制、PLD

5．标准单元/门阵列的概念，优点/缺点，设计流程

门阵列：（设计流程）

概念：形状和尺寸完全相同

的单元排列成阵列，每个单元内

部含有若干器件，单元之间留有

布线通道，通道宽度和位置固定，

并预先完成接触孔和连线以外

的芯片加工步骤，形成母片

根据不同的应用，设计出

不同的接触孔版和金属连线版，

单元内部连线及单元间连线实

现所需电路功能

采用母片半定制技术

门阵列方法的设计特点：

设计周期短，设计成本低，适

合设计适当规模、中等性能、

要求设计时间短、数量相对较

少的电路

不足：设计灵活性较低；门利用率低；芯片面积浪费;速度较低；功耗较大。

标准单元：（设计流程）

一种库单元设计方法，属基于

单元的布图方法

需要全套掩膜版：定制方法

概念：从标准单元库中调用事

先经过精心设计的逻辑单元，并排

列成行，行间留有可调整的布线通

道，再按功能要求将各内部单元以

及输入/输出单元连接起来，形成

所需的专用电路

芯片布局：芯片中心是单元

区，输入/输出单元和压焊块在芯