北京邮电大学数字电路2016期末试卷答案
2016北邮工程数学期末试卷B卷答案
上，将函数
广义Fourier级数。
设：
而
按Legendre多项式展开为
，
，
解得： 所以：
八、（10 分）求解下列定解问题
得到： 而： 所以： 得：
所以：
1、试将复数
，
化为指数形式。
综上，指数形式为
2、 果是，求其导函数。
令
是否在z平面上解析？如
，则： ，
满足柯西-黎曼条件，所以是解析的。
3、将函数 级数。
在圆环
内展开为罗朗
4、求积分：
令
，则
，
。
，所以：
而 ，所以 所以：
三、（10分）求
在孤立奇点处的留数。
四、（10 分）利用分离变量法解下列定解问题：
北京邮电大学 2015——2016 学年第二学期
《工程数学》期末考试试题（B 卷）
可能用到的公式
，各递推公式中
一、 填空题（每空 4 分，共 20 分）
1、
0.
2、已知
，则可求出z的主值为
.
3、复数
，当
时，其幅角的主值
.
4、
=
.
5、Legendre方程
在自然条
件
的情况下，本征值为l.
二、 计算题（每题 5 分，共 20 分）
分离变量得：
， 可知只有
则 ，代入初始条件：
，所以：
代入原方程，解得 所以 由初始条件，则：
综上：
五、（10分）将方程 的标准形式。
，
化为Sturm-Liouville方程
则：
即： 六、（10分）在第一类齐次边界条件下，把定义在
按零阶Bessel函数展开成级数。
数电期末试卷及答案(共4套)
##大学信息院《数字电子技术根底》期终考试试题〔110分钟〕(第一套)一、填空题：〔每空1分，共15分〕1．逻辑函数Y AB C=+的两种标准形式分别为〔〕、〔〕。
2．将2004个“1〞异或起来得到的结果是〔〕。
3．半导体存储器的结构主要包含三个局部，分别是〔〕、〔〕、〔〕。
4．8位D/A转换器当输入数字量10000000为5v。
假设只有最低位为高电平，那么输出电压为〔〕v；当输入为10001000，那么输出电压为〔〕v。
5．就逐次逼近型和双积分型两种A/D转换器而言，〔〕的抗干扰能力强，〔〕的转换速度快。
6．由555定时器构成的三种电路中，〔〕和〔〕是脉冲的整形电路。
7．与PAL相比，GAL器件有可编程的输出结构，它是通过对〔〕进展编程设定其〔〕的工作模式来实现的，而且由于采用了〔〕的工艺结构，可以重复编程，使它的通用性很好，使用更为方便灵活。
二、根据要求作题：〔共15分〕1．将逻辑函数P=AB+AC写成“与或非〞表达式，并用“集电极开路与非门〞来实现。
2．图1、2中电路均由CMOS门电路构成，写出P、Q 的表达式，并画出对应A、B、C的P、Q波形。
三、分析图3所示电路：〔10分〕1）试写出8选1数据选择器的输出函数式；2）画出A2、A1、A0从000~111连续变化时，Y的波形图；3）说明电路的逻辑功能。
四、设计“一位十进制数〞的四舍五入电路〔采用8421BCD码〕。
要求只设定一个输出，并画出用最少“与非门〞实现的逻辑电路图。
〔15分〕五、电路与CP、A的波形如图4(a) (b)所示，设触发器的初态均为“0〞，试画出输出端B和C的波形。
〔8分〕BC六、用T触发器和异或门构成的某种电路如图5(a)所示，在示波器上观察到波形如图5(b)所示。
试问该电路是如何连接的？请在原图上画出正确的连接图，并标明T的取值。
〔6分〕七、图6所示是16*4位ROM和同步十六进制加法计数器74LS161组成的脉冲分频电路。
数字电路试题五套(含答案)
《数字电子技术》试卷一一、 填空（每空1分，共２５分）１、(10110)2=( )10=( )16(28)10=( )2=( )16（56）10=（ ）8421BCD２、最基本的门电路是： 、 、 。
３、有N 个变量组成的最小项有 个。
4、基本RS 触发器的特征方程为_______ ,约束条件是 __.5、若存储器的容量是256×4RAM ,该RAM 有 ___存储单元，有 字，字长_____位，地址线 根。
6、用N 位移位寄存器构成的扭环形计数器的模是________.7、若令JK 触发器的J=K=T 则构成的触发器为_______.8、如图所示，Y= 。
9、如图所示逻辑电路的输出Y= 。
10、已知Y=D AC BC B A ++，则Y = ，Ｙ／＝ 。
11、组合逻辑电路的特点是_________、___________;与组合逻辑电路相比，时序逻辑电路的输出不仅仅取决于此刻的_______;还与电路 有关。
二、化简(每小题5分，共20分)1、公式法化简++++（１）Ｙ＝ABC ABC BC BC A=+++（２）Y ABC A B C2、用卡诺图法化简下列逻辑函数=+++（１）Y BCD BC ACD ABDY=∑+∑（２）(1,3,4,9,11,12,14,15)(5,6,7,13)m d三、设下列各触发器初始状态为0，试画出在CP作用下触发器的输出波形(10分)四、用74LS161四位二进制计数器实现十进制计数器（15分）五、某汽车驾驶员培训班结业考试，有三名评判员，其中A 为主评判员，B 、C 为副评判员，评判时，按照少数服从多数原则，但若主评判员认为合格也可以通过。
试用74LS138和与非门实现此功能的逻辑电路。
(15分)rC Q A 、Q B 、Q C 、QD ：数据输出端； A 、B 、C 、D ：数据输入端； P 、T ：计数选通端；r C ：异步复位端；CP ：时钟控制输入端；D L ：同步并置数控制端；C ：位输出端；六、试分析如图电路的逻辑功能,设各触发器的初始状态为0(15分)《数字电子技术》试卷一参考答案一、填空（每空1分，共２５分）1、10(22)、16(16)；2(11100)、16(1)C ；8421(01010110)BCD 。
(完整版)《数字电路》期末模拟试题及答案
- 1 -一、填空题1. PN 结具有单向导电性。
正向偏置时，多子以扩散运动为主，形成正向电流；反向偏置时，少子漂移运动，形成反向饱电流。
2. 双极型晶体三极管输出特性曲线的三个工作区是放大区、截止区、饱和区。
3. 已知三态与非门输出表达式C AB F ⋅=，则该三态门当控制信号C 为高电平时，输出为高阻态。
4. 十进制数211转换成二进制数是(11010011)2；十六进制数是(D3)16。
5. 将若干片中规模集成电路计数器串联后，总的计数容量为每片计数容量的乘积。
6. 若用触发器组成某十一进制加法计数器，需要四个触发器，有五个无效状态。
7. 同步RS 触发器的特性方程为n 1n Q R S Q +=+；约束方程为RS=0 。
8. 下图所示电路中，Y 1 ＝B A Y 1=2Y 3 ＝AB Y 3=二、选择题1. 下列函数中，是最小项表达式形式的是＿＿＿＿c ＿＿＿＿＿。
A. Y=A+BCB. Y=ABC+ACDC. C B A C B A Y +⋅=D. BC A C B A Y +⋅=2. 要实现n 1n Q Q =+,JK 触发器的J 、K 取值应为＿＿d ＿＿＿。
A ． J=0，K=0 B. J=0，K=1 C. J=1，K=0 D. J=1，K=1 3．数值[375]10与下列哪个数相等＿b ＿＿。
A ． [111011101]2 B. [567]8 C. [11101110]BCD D. [1F5]16 4．属于组合逻辑电路的是＿＿＿＿＿b ＿＿＿＿＿＿A ． 触发器 B. 全加器 C. 移位寄存器 D. 计数器 5．M 进制计数器状态转换的特点是：设定初态后，每来＿c ＿＿个计数脉冲CP ，计数器重新B2BV CC Y1- 2 -回到初态。
A ． M-1 B. M+1 C. M6．为了把杂乱的、宽度不一的矩形脉冲信号，整形成具有固定脉冲宽度的矩形波信号输出，我们应选用＿b ＿＿电路。
北京邮电大学电子电路期末试卷及答案
大学 20 ——————20 20 学年第学年第学年第 1 1 学期学期《电子电路基础》期末考试试题（B）考试注意事项一、学生参加考试须带学生证或学院证明，未带者不准进入考场。
学生必须按照监考教师指定座位就坐二、书本、参考资料、书包等与考试无关的东西一律放到考场指定位置。
三、学生不得另行携带、使用稿纸，要遵守《北京邮电大学考场规则》，有考场违纪或作弊行为者，按相应规定严肃处理。
四、学生必须将答题内容做在试题卷面上学生必须将答题内容做在试题卷面上学生必须将答题内容做在试题卷面上，，做在草稿纸上一律无效做在草稿纸上一律无效。
五、试卷的最后一页是草稿纸试卷的最后一页是草稿纸试卷的最后一页是草稿纸，，可以撕下可以撕下来使用来使用来使用，，交卷时不必上交交卷时不必上交。
考试课程考试时间年 月 日 题号 一 二 三 四 五 六 七 八 总分满分 1016 25 15 10 16 8得分 阅卷教师、单项选择填空题选择填空题（（本大题共10小题小题，，每小题1分，共10分（）（每题的四个选项中有一个是最佳选项每题的四个选项中有一个是最佳选项每题的四个选项中有一个是最佳选项，，请你先在本试卷上答题卷上答题，，然后将全部答案汇总到本题末尾的表格中然后将全部答案汇总到本题末尾的表格中））1、放大器的饱和失真属于 。
A ．非线性失真B ．交越失真C ．线性失真D ．相位失真 2、 无需外给偏压只采用自给偏置（自生偏压）方式就可工作的场效应管有 。
A ．N 沟道场效应管都行B ．N 沟道增强型MOS 管C ．P 沟道耗尽型MOS 管D ．P 沟道增强型MOS 管3、集成运放制造工艺使得同类半导体管的 。
A. 指标参数准确B. 参数不受温度影响 C ．参数稳定 D ．参数的相对值一致性好4、差分放大电路采用恒流源偏置的主要优点是 。
A ．提高差模电压放大倍数B . 提高共模电压放大倍数C . 提高单端输出时的共模抑制比D ．提高差模输入电阻 5、测试放大电路输出电压幅值与相位的变化，可以得到它的频率响应，条件是在固定输入电压和相位的情况下 。
数字电路试题五套(含答案)
《数字电子技术》试卷一一、 填空（每空1分，共２５分）１、(10110)2=( )10=( )16(28)10=( )2=( )16 （56）10=（ ）8421BCD２、最基本的门电路是： 、 、 。
３、有N 个变量组成的最小项有 个。
4、基本RS 触发器的特征方程为_______ ,约束条件是 __.5、若存储器的容量是256×4RAM,该RAM 有 ___存储单元，有 字，字长_____位，地址线 根。
6、用N 位移位寄存器构成的扭环形计数器的模是________.7、若令JK 触发器的J=K=T 则构成的触发器为_______.8、如图所示，Y= 。
9、如图所示逻辑电路的输出Y= 。
10、已知Y=D AC BC B A ++，则Y = ，Ｙ／＝ 。
11、组合逻辑电路的特点是_________、___________;与组合逻辑电路相比，时序逻辑电路的输出不仅仅取决于此刻的_______;还与电路 有关。
二、 化简(每小题5分，共20分)1、公式法化简（１）Ｙ＝ABC ABC BC BC A ++++=+++（２）Y ABC A B C2、用卡诺图法化简下列逻辑函数=+++（１）Y BCD BC ACD ABDY=∑+∑（２）(1,3,4,9,11,12,14,15)(5,6,7,13)m d三、设下列各触发器初始状态为0，试画出在CP作用下触发器的输出波形(10分)四、用74LS161四位二进制计数器实现十进制计数器（15分）五、某汽车驾驶员培训班结业考试，有三名评判员，其中A 为主评判员，B 、C 为副评判员，评判时，按照少数服从多数原则，但若主评判员认为合格也可以通过。
试用74LS138和与非门实现此功能的逻辑电路。
(15分)P Q A Q B Q C Q D C T 74LS161 LD CPQ A 、Q B 、Q C 、Q D ：数据输出端； A 、B 、C 、D ：数据输入端； P 、T ：计数选通端；r C ：异步复位端；CP ：时钟控制输入端；D L ：同步并置数控制端；六、试分析如图电路的逻辑功能,设各触发器的初始状态为0(15分)《数字电子技术》试卷一参考答案一、填空（每空1分，共２５分）1、10(22)、16(16)；2(11100)、16(1)C ；8421(01010110)BCD 。
北京邮电大学2009年电路分析基础期末试题及答案
图 1-4 【 】 D: 2- j 2
】
B: j 2
C：2+ j 2
5. 图 1-5 电路中 U 1000 V,则此电路谐振时电流 I 为【 A: 2A
B: 2900 A
C:10 00 A
D:2 900 A
a
+
U
b
_
I
5
j L
1 j C
图 1-5 二． 填空题(本大题共 5 个小题,每题 4 分,共 20 分)把答案填在题中 横线上。 1． 图 2-1 所示戴维南等效电路的两个参数 U OC =
2
I
j2
+ _
100 V
j2
j4
1
-j3
图 4-1 2．图 4-2 所示 型双口网络的 Z 参数。 15 I I 1 2 2 1
U 1
1
20
5
U 2
2
图 4-2 五.分析计算题（本题共两个小题，每题 10 分，共 20 分）要有必 要的分析步骤，没有过程，不得分。
4
Rab = ，
。
2
4
a
+ 8V -
b
图 2-1 2 ． 图 2-2 所 示 电 路 中 ， 电 流 源 为 2 e 4 t A ， 其 两 端 电 压 u 为 。
2
4
u?
1 H 2
a
2
j2
2 e 4 t A
j2
j4
b
图 2-3 。
图 2-2 3．图 2-3 所示二端电路的等效阻抗为
姓名：
考试课程 20
（完整版）数字电路期末复习题及答案
（完整版）数字电路期末复习题及答案数字电路期末复习题及答案⼀、填空题1、数字信号的特点是在时间上和幅值上都是断续变化的，其⾼电平和低电平常⽤1 和0 来表⽰。
2、分析数字电路的主要⼯具是逻辑代数，数字电路⼜称作逻辑电路。
3、逻辑代数⼜称为布尔代数。
最基本的逻辑关系有与、或、⾮三种。
常⽤的⼏种导出的逻辑运算为与⾮或⾮与或⾮同或异或。
4、逻辑函数的常⽤表⽰⽅法有逻辑表达式真值表逻辑图。
5、逻辑函数F=A B C D+A+B+C+D= 1 。
6、逻辑函数F=ABA+++= 0 。
BABBA7、O C门称为集电极开路门，多个O C门输出端并联到⼀起可实现线与功能。
8、T T L与⾮门电压传输特性曲线分为饱和区、转折区、线性区、截⽌区。
9、触发器有2个稳态，存储8位⼆进制信息要8个触发器。
10、⼀个基本R S触发器在正常⼯作时，它的约束条件是R+S=1，则它不允许输⼊S=0且R=0的信号。
11、⼀个基本R S触发器在正常⼯作时，不允许输⼊R=S=1的信号，因此它的约束条件是R S=0。
12、在⼀个C P脉冲作⽤下，引起触发器两次或多次翻转的现象称为触发器的空翻，触发⽅式为主从式或边沿式的触发器不会出现这种现象。
13、施密特触发器具有回差现象，⼜称电压滞后特性；单稳触发器最重要的参数为脉宽。
14、半导体数码显⽰器的内部接法有两种形式：共阴接法和共阳接法。
15、对于共阳接法的发光⼆极管数码显⽰器，应采⽤低电平驱动的七段显⽰译码器。
16、寄存器按照功能不同可分为两类：移位寄存器和数码寄存器。
17、时序逻辑电路按照其触发器是否有统⼀的时钟控制分为同步时序电路和异步时序电路。
⼆、选择题1、⼀位⼗六进制数可以⽤ C 位⼆进制数来表⽰。
B.２C.４D. 162、⼗进制数25⽤8421BCD码表⽰为 B 。
A.10 101B.0010 0101C.100101D.101013、以下表达式中符合逻辑运算法则的是D。
A.C·C=C2B.1+1=10C.0<1D.A+1=14、当逻辑函数有n 个变量时，共有 D 个变量取值组合？ A. n B. 2n C. n 2 D. 2n5、在何种输⼊情况下，“与⾮”运算的结果是逻辑0。
数字电路试卷及答案
数字电路试卷及答案(一)一、填空题(每空1分，共5分)1、CMOS与非门的未用输入端应连接到逻辑( 1 )电平或者输入信号连接端上。
2、DAC的功能是将( 数字)输入成正比地转换成模拟输出。
4 EPROM可存储一个( 9 )输入4输出的真值表。
⨯3、5124、74X163的RCO输出有效条件是：仅当使能信号( ENT )有效，并且计数器的状态是15。
5、已知二进制原码为( 001101) 2 , 问对应的8-bit的补码为( 00001101 )2、二、单项选择题：从以下题目中选择唯一正确的答案。
(每题2分，共10分)1、八路数据分配器的地址输入端有( B )个。
A、 2B、3C、 4D、 52、以下描述一个逻辑函数的方法中( C )只能唯一表示。
A、表达式B、逻辑图C、真值表D、波形图3、实现同一功能的Mealy型同步时序电路比Moore型同步时序电路所需要的( B )。
A、状态数目更多B、状态数目更少C、触发器更多D、触发器更少4、使用移位寄存器产生重复序列信号“1000001”，移位寄存器的级数至少为( D )。
A、 2B、3C、 4D、55、下列各逻辑函数式相等，其中无静态冒险现象的是( D )。
A、F=B’C’+AC+A’BB、F=A’C’+BC+AB’C、F=A’C’+BC+AB’+A’BD、F=B’C’+AC+A’B+BC+AB’+A’C’三、组合电路分析：(共10分)B=BC 最简和之积表达式。
(4分) 解：F+A'BC'+AB=1、求逻辑函数F(2)、已知逻辑函数F=W+XZ+XY，请写出与该函数对应的最小项列表表达式：F=ΣWXYZ( ) (3分)F=ΣWXYZ( 5，6，7，8，9，10，11，12，13，14，15 )数字电路试卷及答案(二)一、【单项选择题】(本大题共20小题，每小题2分，共40分)在每小题列出的四个选项中只有一个选项是符合题目要求的，请将正确选项前的字母填在答题卷相应题号处。
北京邮电大学06-07学年数字电路与逻辑设计期末试题答案
北京邮电大学2006—2007学年第二学期《数字电路与逻辑设计》考试试题一．判断题：(10分)（在本题下方的表格中对应题号填入√或×）电路的输出仅取决于电路当前的输入，该电路为组合逻辑电路。
T 由与、或、非门电路构成的逻辑电路一定是组合逻辑电路。
F 与非逻辑门的某输入端悬空时，可认为输入是逻辑“1”。
T 若让TTL 电路的某输入端接低电平，可直接接地或通过任意阻值的F门的输出相互连接并接上拉电阻后，实现“线或”功能。
F 米里 (Mealy) 型时序逻辑电路的输出取决于输入信号和触发器的 T4个触发器不一定能够构成长度为11 的移位型序列信号发生器。
T 状态简化中，若S 1、S 2两状态的输出不同，则S 1、S 2两状态肯定不等价。
T9. 实现模值为11的计数器至少需要4个触发器。
T10. TTL 门输出最大拉电流能力是指输出低电平时流入输出端的最大允许电流。
F二．选择填空题（20分，每空2分）（将正确答案填入本题下方的表格中，可能为多选题。
）1．若输入AB 均为1时，输出F ＝0，否则输出F ＝1，输入和输出之间的逻辑关系为：（ C ）。
（A ）异或 (B) 同或 (C) 与非 (D) 或非 2．在图2-1的TTL 门电路中，输出为高电平的有（ ）（A ）. （B ）. （C ）.（D ）图2-13. JK 触发器在时钟脉冲的作用下，如果要使n n Q Q =+1，则输入信号JK 应为 A 。
A ，1==K JB ， nn Q K Q J ==, C ， nn Q K Q J ==,D ，1,==K Q J n4．函数D)D)(B D)(C A )(C B (A F +++++=的最简或与式为：( )(A)D)D)(C A )(C B (A F ++++= (B)D)A )(C B (A F +++=(C)CD D A C AB F ++= (D)B CD D AC C AB F ++=5．已知某TTL 门电路的输出端最大灌电流负载能力为4mA ，最大拉电流负载能力为2mA 。
2016北邮数电期中考试及答案
北京邮电大学《数字电路与逻辑设计》期中考试试题 2016.4.9班级 姓名 班内序号注意：所有答案（包括选择题和计算题）一律写在试卷纸上，如果卷面位置不够，请写在试卷的背后，否则不计成绩。
一、（每题2分，共28分）单项选择题（答案填入本题后面的表格中） （请先在本试卷上答题之后，将全部答案汇总到本题末尾的表格中。
） 1． ECL 逻辑门（与CMOS 门相比）主要优点是 D 。
A.抗干扰能力强B. 集成度高C.功耗低D.工作速度快2． 均为5V 供电时，TTL 逻辑门（与CMOS 门相比）主要优点是 C 。
A. 噪声容限大 B. 功耗低 C. 工作速度快 D.集成度高3. 若对4位二进制码(B 3B 2B 1B 0)进行奇校验编码，则校验位C= B 。
A. 32101B B B B ++++ B. 32101B B B B ⊕⊕⊕⊕ C. 32101B B B B e e e e D. 32101B B B B4．可以用来构成双向逻辑信号传输的逻辑器件是 A 。
A. 三态输出门 B. OC 门 C. ECL 门 D. OD 门 5. 逻辑函数F=A ⊕B 和G=A ⊙B 满足关系 A 。
A. 0F G =e B.0F G +=C.1F G ⋅=D. F G =6.均为5V 供电时，需接上拉电阻才能满足电平驱动要求的方式是 B 。
A. CMOS 门驱动TTL 门 B. TTL 门驱动CMOS 门 C. TTL 门驱动TTL 门 D.CMOS 门驱动CMOS 门7. 输入变量仅A 、B 全为1时，输出F=1，输入与输出的关系是 C 。
A ．或非 B ．同或 C ．与 D ．异或 8. 逻辑表达式()()A B A C ++= _ D ___。
A ．AB AC + B ．C AB + C .B AC + D.A BC + 9. 最小项ABCD 的相邻项是_ D ___。
A ．ABCDB ．A BCD ⋅C .A B CD ⋅⋅⋅ D. ABCD10. C 输出直接连接可以实现“线或”功能。
北京邮电大学 数字逻辑期末模拟试题1 -2
本科试题（一）一、选择题（每小题2分，共20分。
）1． ，A 、B 、C 取何值时，F ＝1（ ）。
A.011B.100C.101D.000 2． 下列三个数对应的十进制数最大的是（ ）。
A. (30)8B. (10110)2C. (00101000)8421D.27 3． 图1所示电路中描述错误的是（ ）。
A ．状态变化发生在CP 脉冲下降沿B ．C ． D. CP 脉冲下降沿输出状态翻转4．二进制加法器自身（ ）。
A ．只能做二进制数加运算B ．只能做8421BCD 码加运算C ．A 和B 均可 D. 只能做补码加法运算5．用方程式表示时序电路的逻辑功能，需（ ）。
A ．一个方程B ．二个方程C ．三个方程 D. 四个方程6．五个D 触发器构成的扭环计数器，计数器的模是（ ）。
A ．10B ．25C ．5D .25 7．八路数据选择器如图2所示，该电路所实现的逻辑函数是（ ）。
A. B.C. D. 8．判断以下三组VHDL 语言描述中（ ）意义相同。
A. z ＜= not X and not Y ；和 z ＜= not (X or Y)； B. z ＜= not (X or Y)；和 z ＜= not X or not Y ； C. z ＜= not X and Y ；和 z ＜= not (X and Y)；D. z ＜= not X and not Y ；和 z ＜= not (X and Y)；9. 多路选择器构成的数据总线是（ ）。
A. 双向的B. 单向的C. A 和B 都对D.多路的10．断电之后，能够将存储内容保存下来的存储器是（ ）。
A ．只读存储器ROM ； B ．随机存取存储器RAM ； C ．动态存取存储器DRAM D. SDRAM二、简答题（每小题5分，共15分）1、化简（5分）2、分析如图3所示的逻辑电路图，写出输出逻辑函数表达式。
（5分）。
3、画出01011序列检测器的状态转移图，X 为序列输入，Z 为检测输出。
数字电子技术试卷3套含答案(大学期末复习资料).docx
200 X〜200 X学年考试试题一、填空题（每空1分，共20分）1、数字电路中并驾齐驱的两大分支是___________ 电路和 __________ 电路。
2、主从型JK触发器的特征方程°n+i= __________________ ；主从型JK触发器的功能有_______ 、________ 、 _______ 和________ 四种。
3、已知电路结构求解功能的过程称为_________ ;已知功能求解电路结构的过程称为_______ o4、只能存入固定数据，不能写入数据的半导体器件是_________________ , 这种器件中存储的数据可以长期 _____________ ,即使断电也不会 ________ 数据。
5、为使采样后的信号能够不失真的恢复原样，釆样频率沧至少应满足是被采样信号最高频率九ax的两倍。
这一结论称为______ 定理。
6、在一个CP=1期间，电路中的输出信号随着输入信号发生多次翻转的现象称为_______ o具有这种现象的触发器是___________ 触发器。
7、（64.5）!（）=（）2=（）16=（）88、施密特触发器具有______ 特性；555定时器是一种_______ 混合电路。
二、判断下列说法的正确与错误（每小题1分，共8分）1、数字电路最大的特点就是具有记忆性。
（）2、竞争冒险中凡电压毛刺为高电平时，均称为1冒险。
（）3、数值译码器的输入量是十进制，输出量是二进制。
（）4、仅具有翻转功能的触发器是T触发器。
（）5、74LS90和74LS163都是具有自启动能力的集成计数器。
（）6、集成电路74LS138是一个4线-10线的译码器。
（）7、多谐振荡器输入三角波，输出可转换成方波。
（）8、模5计数器至少需用两位触发器构成。
（）三、选择题（每小题2分，共20分）1、由与非门组成的基本RS触发器不允许输入的变量组合g•斥是（）A、00B、01C、10D、112、仅具有保持和翻转功能的触发器是（）A、JK触发器B、D触发器C、T触发器D、同步触发器3、八输入端的编码器按二进制编码时，其输出端的个数是（）A、2个B、3个C、4个D、6个4、用8421 BCD码作为代码的计数器，至少需要的触发器个数是（）A、2个B、3个C、4个D、5个5、按触发方式的不同，双稳态触发器可分为（）A、高电平触发和低电平触发B、电平触发或边沿触发C、上升沿触发和下降沿触发D、输入触发和时钟触发6、四位移位寄存器构成扭环形计数器时，可构成（）计数器。
北京邮电大学网络教育《数字通信原理》期末考试大题汇总
第1章1．数字信号和模拟信号的区别是什么？答：数字信号和模拟信号的区别在于表征信号的参量〔例如幅值〕是否离散。
2．什么是多进制数字信号？答：假设信号幅度取值可能有多种〔例如4或8种〕，这种数字信号叫多进制数字信号。
4．数字通信占用的带宽比模拟通信大，能举例吗？答：一路模拟所占频带仅4kHz，而一路数字的频带为64kHz，而后者是前者的16倍。
5．为什么使用分贝表示两功率之比？答：主要有如下两个原因：①读写、计算方便。
如多级放大器的总放大倍数为各级放大倍数相乘，用分贝可改用相加。
②能如实地反映人对声音的感觉。
实践证明，声音的分贝数增加或减少一倍，人耳听觉响度也提高或降低一倍。
即人耳听觉与声音功率分贝数成正比。
例如蚊子叫声与大炮响声相差100万倍，但人的感觉仅有60倍的差异，恰好分贝。
第2章1．什么是语音信号编码？答：模拟语音信号数字化称为语音信号编码〔简称语音编码〕。
同理，图像信号的数字化称为图像编码。
2．PAM信号是模拟信号还是数字信号？答：我们要考察受调参量的变化是否离散。
PAM调制的受调参量是脉冲的幅度，而调制后PAM信号在幅度上仍然是连续的，所以PAM信号是模拟信号。
3．产生折叠噪声的原因是什么？答：：如果抽样频率选得不适宜，以低通型信号为例，假设,那么会产生折叠噪声。
4．对于话音通信产生折叠噪声的后果是什么？答：有折叠噪声就意味着一次下边带与原始频带重叠，造成的后果是收端无法用低通滤波器准确地恢复原模拟话音信号。
5．为了产生折叠噪声，抽样频率是不是越高越好？答：抽样频率不是越高越好，太高时会增加占用的带宽，使信道利用率降低。
6．PCM通信系统中发端低通的作用是什么？答：发端低通的作用是予滤波，即防止高于3．4KHz的信号通过，防止PAM信号产生折叠噪声。
7．PCM通信系统中收端低通的作用是什么？答：收端低通的作用是恢复〔或重建〕原模拟信号。
8．为了提高小信号的量化信噪比，仍然采用均匀量化行不行？答：不行。
2009数字电路期末试题(B评分及答案)
B D
五．同步时序电路设计（12 分）
用 JK 下降沿触发器构成能够自启动的 5 进制同步计数器，已知 状态转移过程的编码为：110→011→100→001→101→110。 （1） 写出该触发器的状态方程（3 分） 、激励方程（3 分） （2） 画出该计数器的状态转移图（3 分）和逻辑图（3 分） （触 发器输入可提供多输入相与功能，若需要外接逻辑门时， 使用与非门） 。 答案：
学号：
(3)， 对于 N 位环形计数器， 其不使用的状态为： 2 N N 个。 (4)，若 M 序列发生器的反馈函数为 Q2⊕Q1， （其中 M=7，触 发器反馈输入端为 Q0） ，产生的序列为 1110010 (5)， 在对时序电路状态编码时， 应优先考虑
1
。 相邻，
班级：
行
其次为
列 或
相邻，最后是
七．状态机及状态简化（12 分）
（1）,（6 分）设计一个时序电路，比较两个串行输入信号 X1 和 X0，当连续两次或两此以上输入信号 X1 和 X0 不一致时，输出 信号是 Z=1，其余情况输出 Z=0。画出其原始状态图。
答案：设 A 状态为初始状态，B 状态为检测到第一个 01 或 10 并记忆。 原始状态图：
图 4-1 答案：
(1)、 （4 分，写出表达式即可）
4
F AD BD BD BC D
(2)（2 分，简化后形式可为如下两种）
F AD BD BD BC D ( A D)( B D) ( B D)( B C ) D BD BD (3)（2 分）
------------------------------------------装--------------------------- --------------订---------------- ----------------------线-------------------------------------------
其它课程-北京邮电大学数字电路2016期末试卷答案
北京邮电大学数字电路2016期末试卷答案北京邮电大学2015－2016学年第二学期《数字电路与逻辑设计》考试试题（A 卷）考试注意事项一、学生参加考试须带学生证或学院证明，未带者不准进入考场。
学生必须按照监考教师指定座位就坐。
二、书本、参考资料、书包等与考试无关的东西一律放到考场指定位置。
三、学生不得另行携带、使用稿纸，要遵守《北京邮电大学考场规则》，有考场违纪或作弊行为者，按相应规定严肃处理。
四、学生必须将答题内容做在试卷上，草稿纸上一律无效。
地方不够时做在背面，并在前面标明。
考试课程数字电路与逻辑设计考试时间2016/ 5/ 28 8:00---10:00 题号一二三四五六七八九总分满分30 8 10 10 10 6 6 10 10 100 得分阅卷教师一、选择、填空、判断题（30分，每空1分） 1. 和CMOS 相比，ECL 最突出的优势在于D 。
A. 可靠性高 B. 抗干扰能力强 B. 功耗低 D. 速度快2. 三极管的饱和深度主要影响其开关参数中的C 。
A. 延迟时间B. 上升时间C. 存储时间D. 下降时间3. 用或非门组成的基本RS 触发器的所谓“状态不确定”是发生在R 、S 上加入信号D 。
A. R=0, S=0 B. R=0, S=1 C. R=1, S=0 D. R=1, S=14. 具有检测传输错误功能的编码是：C 。
------------------------------------------装-----------------------------------------订--------------------------------------线-------------------------------------------班级：学号：班内序号：姓名：A. 格雷码B. 余3码C. 奇偶校验码5. 运用逻辑代数的反演规则，求函数的反函数：B 。
A. B.C.6. 下列叙述中错误的有：C 。
北邮-数据通信期末复习题带答案
北邮-数据通信期末复习题带答案阶段作业⼀、判断题[判断下列各题是否正确，正确者在题后括号内打“√”，否则打“×”]1.数据链路与数据电路是⼀回事。
（×）2.国际电报2号码是5单位代码。
（√）3.信号码元与传输代码总是相同。
（×）4.数据通信系统中的传输信道为狭义信道。
（×）5.数据通信系统中的DCE⼀律为调制解调器。
（×）6.数字数据传输也是⼀种基带传输。
（√）7.X.51建议⽐X.50建议⽤得多。
（×）8.常⽤的MQAM有4QAM、8QAM、16QAM等。
（×）9.MQAM中M指的是星座图上的点数。
（√）10.基带数据传输系统中的基带形成滤波器对应着⼀个物理设备。
（×）11.X.50建议的复⽤⽅式是⽐特交织。
（×）12.相对调相的参考相位为0。
（×）13.理论上讲，只有横截滤波器N时，才能消除符号间⼲扰。
（√）14.余弦低通的冲激响应波形有符号间⼲扰，不宜做为基带形成⽹络。
（×）15.⽔平奇偶监督码的检错能⼒不如⼆维奇偶监督码。
（√）16.卷积码某⼀码组中的监督码仅对本码组起监督作⽤。
（×）17.信息反馈不需要信道编码器。
（√）18.监督码元只对信息位起监督作⽤。
（×）19.循环码属于⾮线性码。
（×）20.相对调相⽐绝对调相的频带利⽤率⾼。
（×）21.频带传输系统与基带传输系统的主要区别在于增加了调制、解调器。
（√）22.数字调频的频带利⽤率最低。
（√）23.理想低通形成⽹络是滚降低通形成⽹络的特例。
（√）24.r越⼤，纠、检错能⼒越强。
（√）25.数字数据传输系统中主要采⽤X.51建议。
（×）26.⼆维奇偶监督码的检错能⼒⽐循环码强。
（×）27.混合纠错检错不需反向信道。
（×）28.所有分组⽹的分组平均长度⼀律选为128字节。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
北京邮电大学2015－2016学年第二学期《数字电路与逻辑设计》考试试题（A 卷）一、选择、填空、判断题（30分，每空1分） 1. 和CMOS 相比，ECL 最突出的优势在于D 。
A. 可靠性高 B. 抗干扰能力强 B. 功耗低 D. 速度快2. 三极管的饱和深度主要影响其开关参数中的C 。
A. 延迟时间t d B. 上升时间t r C. 存储时间t s D. 下降时间t f3. 用或非门组成的基本RS 触发器的所谓“状态不确定”是发生在R 、S 上加入信号D 。
A. R=0, S=0 B. R=0, S=1 C. R=1, S=0 D. R=1, S=14. 具有检测传输错误功能的编码是：C 。
A. 格雷码B. 余3码C. 奇偶校验码5. 运用逻辑代数的反演规则，求函数F=A̅[B+(C ̅D+E ̅G)]的反函数F ̅：B 。
A.A+B̅C+D ̅E+G B.A+B̅(C+D ̅)(E+G ̅)C.A̅+B(C ̅+D)(E ̅+G) 6. 下列叙述中错误的有：C 。
A. 逻辑函数的标准积之和式具有唯一性。
B. 逻辑函数的最简形式可能不唯一。
C. 任意两不同的最小项之和恒等于1。
7. 函数F=(A+B+C ̅)(A ̅+D)(C+D)(B+D+E)的最简或与式为：A 。
A.F=(A+B+C̅)(A ̅+D)(C+D)B.F=(A+B+C ̅)(A ̅+D)C.F=ABC̅+A ̅D+CD 8. 逻辑函数F (A,B,C,D )=∑(1,3,4,5,6,8,9,12,14)，判断当输入变量ABCD 分别从(1) 0110→1100，(2) 1111→1010时是否存在功能冒险：B 。
A. 存在，存在B. 不存在，存在C.不存在，不存在9. 对于K ＝3的M 序列发生器，反馈函数为Q 2⊕Q 0，则产生M序列：C 。
A. 1010100 B. 1110101 C. 111010010. 在进行异步时序电路的分析时，由于各个触发器的时钟信号不同，因此我们应该把时钟信号引入触发器的特征方程，对于D 触发器，正确的是：A 。
A.CP Q CP D Q n 1n ⋅+⋅=+ B.CP D Q1n ⋅=+C.CP D Q1n +=+11. 集电极开路与非门(OC 门)的输出端可以直接相连实现线连接逻辑，这种线连接逻辑是：C 。
A. 线或B. 与非C. 线与12. 各种A/D 转换器电路类型中转换速度最快的是A 。
A.并联比较型B. 逐次渐进型C. 双积分型D. 计数型13.把串行输入的数据转换为并行输出的数据,可以使用B 。
A.寄存器B. 移位寄存器C. 计数器D. 存储器14.在进行状态编码时，优先级最高的相邻编码规则是A 。
A.行相邻B. 列相邻C. 输出相邻15.在数字系统中8位二进制数称为一个字节，若用一个字节对信息进行编码，最多可表示A种信息?A.256种B. 8种C.128种16.卡诺图有两个特殊的方格，分别称为0重心(全0格)和1重心(全1格)，在卡诺图化简法中，包含1重心的圈对应的乘积项BA．仅包含反变量.B．仅包含原变量.C．既有反变量，又有原变量.17.模数转换要经过采样、保持、量化、编码四个过程，说明保持电路的作用。
CA. 意义不大，可以省略。
B. 实现幅度数字化，用数字量近似表示模拟量。
C. 保证在量化编码期间，输入信号幅度不变。
18.连续异或2016个1的结果是0。
19.八路数据分配器，其地址输入（选择控制）端有3个。
20.三态门的三种输出状态为高电平、低电平和高阻态。
21.有K个D触发器构成的扭环计数器，其有效的计数状态共2k个；而由k个D触发器构成的环形计数器，其不使用的状态为___2k-k_________个。
22.若用8K×8位的SRAM芯片MCM6264组成64K×16位的存储器系统，共需16片芯片。
23.有一个维持阻塞D触发器，当时钟脉冲上升沿到来时，为了保证可靠地接收数据D ，要求D 必须比上升沿提前一段时间出现，这个时间称为 建立时间 ；时钟上升沿到来后，仍需D 信号维持一段时间，这个时间称为 保持时间 。
24. 一个8位D/A 转换器的最小输出电压V LSB =0.01V ，当输入代码为01001101时，输出电压为0.77V 。
25. 具有n 位地址输入和m 位数据输出的EPROM 可以产生一组有m 个输出的n 变量逻辑函数。
（√） 26. 仅由逻辑门构成的电路一定是组合逻辑电路。
（X ） 27. 异步计数器与同步计数器比较，异步计数器的主要优点之一是工作速度高。
（X ） 28. 主从JK 触发器，当CP=1期间JK 发生多次变化，则主触发器的输出会随之发生多次变化（X ） 二．（8分）ECL 门多输出函数设计试用两个ECL 门（或和或非输出端均为双输出）如图2.1所示，利用ECL 门的线或功能，不加任何外置门电路，在图上通过连接实现四输出函数：F 1=A ∙B ̅̅̅̅̅̅̅,F 2=A ∙B ̅̅̅̅̅̅̅,F 3=A ∙B ̅̅̅̅̅̅,F 4=AB ̅̅̅̅ ECL1≥ECL1≥图2.1答案：ECL1≥ECL1≥AB1F 4F 3F 2F评分：某个输出正确给2分（其他方案酌情扣分）三．（10分）异步时序电路的分析分析图3.1所示的异步计数器，按照图3.1的形式 (1)写出触发器的激励方程； (2)写出触发器的状态方程；(3)画出状态转移表和状态转移图； (4)说明是几进制的计数器。
图3.1100010111001101000110011状态转移图答案：根据电路，触发器的激励方程为：（2分）0021120121,1n n n J K Q J K J Q Q K ⎧==⎪⎪==⎨⎪==⎪⎩触发器的状态方程为：（2分）102020111012012()()()n n n n n n n nn n n n Q Q Q Q Q CP Q Q Q Q Q Q Q CP +++⎧=⋅+⋅↓⎪⎪=↓⎨⎪=↓⎪⎩（）状态转移图（2分）该电路为五进制计数器。
（2分）四．(10分）同步时序逻辑电路的设计用D 触发器和门电路设计一个三位循环码计数器，其编码表及转换顺序如表4.1所示。
1.根据状态转移表和进位输出Y 填写卡诺图；2.写出触发器的下一状态方程；3.写出激励方程；4.写出输出方程。
（可不画电路图）进位输出Y计数顺序2Q 1Q 0Q 计数器状态01234567000001011010110111101100000100表4.121n n Q Q 0100 01 11 1010+n Q 11+n Q 0n Q12+n Q 0100 01 11 100100 01 11 100100 01 11 10Y0nQ 0nQ 0nQ 21n nQ Q 21n n Q Q 21n nQ Q答案：根据表4.1可以画出电路下一状态和输出的卡诺图，如图解4.1（a ）。
（每图1分，共4分）利用卡诺图化简，得到电路的状态方程和输出方程分别为122010112010102121+++⎧=+⎪⎪=+⎨⎪=+⎪⎩n n n n n n n n n nn n n n n Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q (4.1) Y =Q 2n Q 1n Q 0n (4.2) （3分）220101*********⎧=+⎪⎪=+⎨⎪=+⎪⎩n n n n n n n nn n n n D Q Q Q Q D Q Q Q Q D Q Q Q Q (4.3) （3分） 根据式（4.1）和式（4.3）画出的三位循环码计数器电路如图解4.2所示。
21n n Q Q 0100 01 11 1010()+n d Q 11()+n c Q 0nQ 12()+n b Q 0100 01 11 100100 01 11 100100 01 11 10()e Y0110011011011101011000001n Q0nQ 0nQ 21n n Q Q 21n nQ Q 21n n Q Q解4.1CP 计数输入解4.2五．（10分）图5.1是用一片同步计数器74LS169和一片八选一数据选择器74LS151组成的序列信号发生器，请分析： （1）74LS169组成的计数器的模值； （2）列出输出函数F 的真值表；（2）写出输出F 所产生的序列信号（从计数器的预置值开始）。
解：74LS169连接为模10的计数器（3分）。
计数器采用加计数且使用进位输出端进行同步预置。
由于74LS169为同步预置，预置值为0110，计数状态为0110，0111，……，1110，1111。
根据所使用计数状态列出表5.2所示的输出序列F的真值表。
4分）1100010111。
（3分）六.（6分）一般时序逻辑电路的设计在某种系统中，正常工作时要求连续0的数目为偶数，连续1的数目为奇数。
用一个同步时序电路检测它的工作，工作不正常时输出为1。
示例如下：输入X：00100011101100……输出Z：00000010001010……试用4个状态描述该系统的工作,做出这个同步时序电路的原始状态图。
（设：状态A为初始状态并表示收到偶数个0；状态B为收到奇数个0；状态C为收到偶数个1；状态D为收到奇数个1）答案：七．（6分）将下列表7.1的状态转移表用隐含表法进行化简（填写隐含表，并画出简化后的状态表）。
B/0S01X A B C C/0 状态转移表D/0E/0F/0G/0DE F GD/0E/0F/0G/0D/1E/1F/1G/1表7.1B C D ABCE DEFF GBD CEDF EG XXXX X答案：隐含表3分，简化的状态表3分。
B C D ABCE DEFF GBD CE BF CG DF EGBD CE FD GE BF CG DF EG DF EG DF EG X X X X X X X X X X a/0S 01Xa b c b/0 状态转移表c/0d/0a/1b/1d c/1d/1(ABD)(CE)(F)(G)八．（10分）用中规模器件设计比较器在图8.1所示三位二进制译码器（此三八译码器是高电平输出有效，即输出1有效）和八选一数据选择器上，不使用外围元件，通过适当连接，组成一个三位数码比较器，要求数码a 2a 1a 0=b 2b 1b 0时输出F =0，否则，F =1，标明各引脚的输入、输出信号，并简述理由。
译码器数据选择器6Y 5Y 4Y 7Y 0Y 1Y 2Y 3Y 5D 6D 7D 0A 1A 2A 0A 1A 2A 1D 2D 3D 4D 0D YY图8.1答案：设计思路是当三位二进制的输入a 2a 1a 0等于八选一数据选择器的地址端输入S 2S 1S 0（即b 2b 1b 0）时，译码器输出的对应输入端将被选择器选通输出。