半导体存储器件及其操作方法与相关技术

图片简介:
一种半导体存储器件，包括：熔丝部分，包括：第一熔丝组，具有针对第一模式分配的多个第一熔丝；以及第二熔丝组，具有针对第二模式分配的多个第二熔丝；以及编程部分，适于在所述第二模式下响应于修复控制信号而编程包括在所述第一熔丝组中的所述第一熔丝之中的可用熔丝或编程包括在所述第二熔丝组中的所述第二熔丝。

技术要求
1.一种半导体存储器件，包括：
熔丝部分，包括：第一熔丝组，具有针对第一模式分配的多个第一熔丝；以及第二熔丝组，具有针对第二模式分配的多个第二熔丝；以及
编程部分，适于在所述第二模式下响应于修复控制信号而编程包括在所述第一熔丝组中
的所述第一熔丝之中的可用熔丝或编程包括在所述第二熔丝组中的所述第二熔丝。

2.如权利要求1所述的半导体存储器件，其中，所述编程部分包括：
第一熔丝信息储存块，适于：储存对应于所述第一熔丝组的第一熔丝信息，且通过确定所述第一熔丝组是否具有所述第一熔丝之中的未使用的熔丝来产生过流信号；
第二熔丝信息储存块，适于储存对应于所述第二熔丝组的第二熔丝信息；以及
选择输出块，适于在所述第二模式下响应于所述过流信号而输出所述第一熔丝信息或所述第二熔丝信息。

3.如权利要求2所述的半导体存储器件，其中，所述编程部分还包括：
启动控制块，适于：在启动操作中确定所述第一熔丝组和所述第二熔丝组是否被使用且更新所述第一熔丝信息和所述第二熔丝信息。

4.如权利要求2所述的半导体存储器件，其中，所述编程部分还包括：
地址锁存块，适于锁存从外部器件接收的缺陷地址信息。

5.如权利要求2所述的半导体存储器件，其中，所述编程部分还包括：
断裂控制块，适于使与自所述选择输出块输出的所述第一熔丝信息或所述第二熔丝信息相对应的熔丝断裂。

6.如权利要求2所述的半导体存储器件，其中，所述第一熔丝信息储存块输出当所述第一熔丝组具有所述可用熔丝时被禁用且当所述第一熔丝组无可用熔丝时被使能的所述过流信号。

7.如权利要求2所述的半导体存储器件，其中，所述选择输出块包括：
选择控制信号发生单元，适于：接收在所述第二模式下被使能的封装后修复PPR模式使能信号、扩展模式信号和所述过流信号，且产生选择控制信号；以及
选择单元，适于响应于所述选择控制信号而选择性地输出所述第一熔丝信息或所述第二熔丝信息。

8.一种半导体存储器件，包括：
熔丝部分，包括：第一熔丝组，具有针对第一模式分配的多个第一熔丝；以及第二熔丝组，具有针对第二模式分配的多个第二熔丝；
第一熔丝信息储存部分，适于：响应于自外部器件施加的缺陷地址信息而输出与所述第一熔丝组对应的第一熔丝信息，且在所述第二模式下通过确定在所述第一熔丝组中的所述第一熔丝之中是否存在可用熔丝来产生过流信号；
第二熔丝信息储存部分，适于在所述第二模式下响应于所述缺陷地址信息而将与所述第二熔丝组对应的第二熔丝信息输出；以及
选择输出部分，适于：在所述第二模式下响应于扩展模式信号而在所述过流信号被使能的第一区段期间输出所述第二熔丝信息，以及在不同于所述第一区段的第二区段期间输出所述第一熔丝信息。

9.一种用于操作半导体存储器件的方法，所述半导体存储器件包括第一熔丝组和第二熔丝组，所述第一熔丝组和所述第二熔丝组各自均由多个熔丝形成，所述方法包括：
在启动模式下储存关于所述第一熔丝组和所述第二熔丝组中的所述多个熔丝之中的可用熔丝的信息，且当不存在包括在所述第一熔丝组中的可用熔丝时产生过流信号；
确定是否进入封装后修复PPR模式和扩展模式；
在所述PPR模式且所述扩展模式下，响应于自外部器件施加的缺陷地址信息而在所述过流信号被使能的第一区段中选择与所述第二熔丝组对应的第二熔丝信息，以及在不同于所述第一区段的第二区段中选择与所述第一熔丝组对应的第一熔丝信息；以及
使与选中的熔丝信息对应的熔丝断裂。

10.一种半导体存储器件，包括：
熔丝部分，包括第一熔丝组和第二熔丝组；以及
编程部分，适于：基于关于包括在所述第一熔丝组中的多个熔丝之中的可用熔丝的初始熔丝信息来在第一模式下编程第一熔丝组以及在第二模式下编程第一熔丝组或第二熔丝组。

技术说明书
半导体存储器件及其操作方法
相关申请的交叉引用
本申请要求2014年8月5日提交的申请号为10-2014-0100378的韩国专利申请的优先权，其全部内容通过引用合并于此。

技术领域
本技术的示例性实施例涉及半导体设计技术，且更具体地涉及用于在修复操作期间编
程缺陷地址信息的半导体存储器件和操作该种半导体存储器件的方法。

背景技术
修复缺陷单元的方法被划分为在晶片阶段修复的方法和在封装阶段修复的方法。

在封装阶段执行的修复方法被称作为封装后修复(Post-PackageRepair,PPR)操作。

半导体存储器件通常包括能够编程修复目标存储器单元的地址的熔丝电路。

这里，编
程操作表示用于在熔丝电路中储存修复目标存储器单元的地址的一系列操作。

熔丝电路包括多个熔丝组，且熔丝组被划分成要在PPR模式期间使用的熔丝组以及要在测试模式(不是PPR模式，即，非PPR模式)期间使用的熔丝组。

技术内容
本技术的示例性实施例涉及一种半导体存储器件，该半导体存储器件通过在PPR 模式下使用非PPR模式期间未使用的熔丝而可以在不增加熔丝的总数量的情况下增加针对封装后修复(PPR)模式的熔丝的数量。

的多个第二熔丝；以及编程部分，适于在所述第二模式下响应于修复控制信号而编程包括在所述第一熔丝组中的所述第一熔丝之中的可用熔丝或编程包括在所述第二熔丝组中的所述第二熔丝。

所述编程部分可以包括：第一熔丝信息储存块，适于储存对应于所述第一熔丝组的第一熔丝信息，且通过确定所述第一熔丝组是否具有所述第一熔丝之中的未使用的熔丝来产生过流信号(over-flowsignal)；第二熔丝信息储存块，适于储存对应于所述第二熔丝组的第二熔丝信息；以及选择输出块，适于在所述第二模式下响应于所述过流信号而输出所述第一熔丝信息或所述第二熔丝信息。

所述编程部分还可以包括：启动控制块，适于在启动操作中确定所述第一熔丝组和所述第二熔丝组是否被使用且更新所述第一熔丝信息和所述第二熔丝信息。

所述编程部分还可以包括：地址锁存块，适于锁存从外部器件接收的缺陷地址信息
所述编程部分还可以包括：断裂控制块，适于使与自所述选择输出块输出的所述第一熔丝信息或所述第二熔丝信息相对应的熔丝断裂。

所述第一熔丝信息储存块可以输出当所述第一熔丝组具有所述可用熔丝时被禁用且当所述第一熔丝组无可用熔丝时被使能的所述过流信号。

所述选择输出块可以包括：选择控制信号发生单元，适于接收在所述第二模式下被使能的封装后修复(PPR)模式使能信号、扩展模式信号和所述过流信号且产生选择控制信号；以及选择单元，适于响应于所述选择控制信号而选择性地输出所述第一熔丝信息或所述第二熔丝信息。

所述第一模式可以是非封装后修复模式，以及所述第二模式可以是封装后修复模式。

第二模式分配的多个第二熔丝；第一熔丝信息储存部分，适于响应于自外部器件施加的缺陷地址信息而输出与所述第一熔丝组对应的第一熔丝信息，且在所述第二模式下通过确定在所述第一熔丝组中的所述第一熔丝之中是否存在可用熔丝来产生过流信号；第二熔丝信息储存部分，适于在所述第二模式下响应于所述缺陷地址信息而将对应于所述第二熔丝组的第二熔丝信息输出；以及选择输出部分，适于在所述第二模式下响应于扩展模式信号而在所述过流信号被使能的第一区段期间输出所述第二熔丝信息，且在不同于所述第一区段的第二区段期间输出所述第一熔丝信息。

所述第一熔丝信息储存部分可以输出当所述第一熔丝组具有所述可用熔丝时被禁用且当所述第一熔丝组无可用熔丝时被使能的所述过流信号。

所述选择输出部分可以在所述第一模式下输出从所述第一熔丝信息储存部分输出的所述第一熔丝信息。

所述选择输出部分可以包括：选择控制信号发生单元，适于接收在所述第二模式下被使能的封装后修复(PPR)模式使能信号、所述扩展模式信号和所述过流信号，且产生选择控制信号；以及选择单元，适于响应于所述选择控制信号而选择性地输出所述第一熔丝信息或所述第二熔丝信息。

半导体存储器件还可以包括启动控制部分，适于在启动操作中确定所述第一熔丝组和所述第二熔丝组是否被使用，且更新所述第一熔丝信息和所述第二熔丝信息。

半导体存储器件，还可以包括：地址锁存部分，适于锁存所述缺陷地址信息。

半导体存储器件，还可以包括：断裂控制部分，适于使与自所述选择输出块输出的所述第一熔丝信息或所述第二熔丝信息对应的熔丝断裂。

所述第一模式可以是非封装后修复模式，以及所述第二模式可以是封装后修复模式。

根据本技术的另一个实施例，一种用于操作半导体存储器件的方法，该半导体存储器件包括第一熔丝组和第二熔丝组，所述第一熔丝组和所述第二熔丝组中的每个由多个熔丝形成，所述方法包括：在启动模式下储存关于所述第一熔丝组和所述第二熔丝组中的所述多个熔丝之中的可用熔丝的信息，且当不存在包括在所述第一熔丝组中的可用熔丝时产生过流信号；确定是否进入封装后修复(PPR)模式和扩展模式；在所述PPR模式和所述扩展模式两者中，响应于自外部器件施加的缺陷地址信息而在所述过流信号被使能的第一区段中选择与所述第二熔丝组对应的第二熔丝信息，以及在不同于所述第一区段的第二区段中选择与所述第一熔丝组对应的第一熔丝信息；以及使与选中的熔丝信息对应的熔丝断裂。

所述方法还可以包括：在非PPR模式下响应于所述缺陷地址信息而选择与所述第一熔丝组对应的所述第一熔丝信息。

该方法还可以包括：在所述PPR模式和非扩展模式两者中响应于所述缺陷地址信息而选择与所述第二熔丝组相对应的所述第二熔丝信息。

根据本技术的另一个实施例，一种半导体存储器件，包括：熔丝部分，包括第一熔丝组和第二熔丝组；以及编程部分，适于基于关于包括在所述第一熔丝组中的多个熔丝之中的可用熔丝的初始熔丝信息来在第一模式下编程第一熔丝组以及在第二模式下编程第一熔丝组或第二熔丝组。

所述编程部分可以在启动操作中确定所述可用熔丝且更新所述初始熔丝信息。

附图说明
图1是说明根据本技术的一个实施例的半导体存储器件的框图；
图2是描述用于操作图1中所示的半导体存储器件的方法的流程图；以及
图3是说明图1中所示的选择输出块的电路图。

具体实施方式
以下参照附图更详细描述本技术的示例性实施例。

提供这些实施例，使得本公开将充分和完整，且向本领域的技术人员全面地表达本技术的范围。

在本公开中引用的所有的“实施例”表示本文公开的技术构思的实施例。

呈现的实施例仅是实例，且不旨在限制本技术构思。

附图不一定按比例，且在一些情况下，为了清楚说明实施例的特征，比例可以被夸大。

还应注意的是，在本说明书中“连接/耦接”不仅表示一个部件与另一个部件直接耦接，还表示一个部件经由中间部件与另一个部件间接耦接的意思。

另外，只要在句中未被特意提及，单数形式可以包括复数形式。

图1是说明根据本技术的一个实施例的半导体存储器件的框图。

参见图1，半导体存储器件可以包括熔丝部分100、编程部分200和熔丝组锁存部分300。

熔丝部分100可以包括第一熔丝组110、第二熔丝组120、行解码器130和列解码器140。

第一熔丝组110可以包括针对第一模式分配的多个熔丝。

第二熔丝组120可以包括针对第二模式分配的多个熔丝。

第一熔丝组110和第二熔丝组120可以经由编程部分200 的断裂操作来编程缺陷地址信息(其是关于修复目标地址的信息)。

第一模式可以是非封装后修复(non-PPR)模式。

第二模式可以是PPR模式。

非PPR 模式可以是在PPR模式之前执行的测试模式。

例如，在第一模式期间，封装测试可以在封装阶段中执行或模块测试可以在模块阶段执行。

因而，第一熔丝组110可以表示被指定用在非PPR模式下的熔丝组。

第二熔丝组120可以表示被指定用在PPR模式下的熔丝组。

包括在熔丝部分100中的行解码器130和列解码器140的操作在下文中描述。

编程部分200可以包括启动控制块210、地址锁存块220、第一熔丝信息储存块230、第二熔丝信息储存块240、选择输出块250和断裂控制块260。

编程部分200可以响应于修复控制信号而编程包括在第一熔丝组110中或第二熔丝组120中的熔丝之中的可用熔丝。

修复控制信号可以表示用于执行修复操作的多个控制信号，所述多个控制信号在非 PPR模式或PPR模式下自外部器件施加或在半导体存储器件内部产生。

启动控制块210控制半导体存储器件的启动操作。

启动操作是将被编程在熔丝部分 100中的熔丝数据ARE_DATA储存在熔丝组锁存部分300中。

随着半导体存储器件在上电操作期间执行启动操作，半导体存储器件可以顺序读取被编程在熔丝部分100中的熔丝数据ARE_DATA，且随后将读取的熔丝数据ARE_DATA储存在熔丝组锁存部分300 中，以基于储存的熔丝数据ARE_DATA来执行修复操作。

当确定第一熔丝组110和第二熔丝组120包括可用熔丝时，启动控制块210可以将关于第一熔丝组110中的可用熔丝的初始熔丝信息UP_NPPR输出至第一熔丝信息储存块230且将关于第二熔丝组120 中的可用熔丝的初始熔丝信息UP_PPR输出至第二熔丝信息储存块240。

由于在上电操作期间启动操作被重复执行，所以启动控制块210可以将熔丝信息(其是关于第一熔丝组110和第二熔丝组220中包括的可用熔丝的配置信息)分别传送至第一熔丝信息储存块230和第二熔丝信息储存块240，且更新熔丝信息。

地址锁存块220可以接收自外部器件施加的缺陷地址F_ADD。

地址锁存块220可以锁存缺陷地址F_ADD。

缺陷地址F_ADD可以包括缺陷行地址和与缺陷行地址对应的存储体地址。

地址锁存块220可以将锁存的缺陷地址LF_ADD输出至第一熔丝信息储存块230和第二熔丝信息储存块240。

如上所述，第一熔丝信息储存块230和第二熔丝信息储存块240可以从启动控制块 210分别接收关于第一熔丝组110中的可用熔丝的初始熔丝信息UP_NPPR和关于第二熔丝组120中的可用熔丝的初始熔丝信息UP_PPR，且储存初始熔丝信息UP_NPPR和 UP_PPR。

第一熔丝信息储存块230可以从启动控制块210接收初始熔丝信息UP_NPPR(其是第一熔丝组110中的可用熔丝信息)、且储存该初始熔丝信息UP_NPPR，且其可以通过确定第一熔丝组110中是否存在未使用的熔丝来产生过流信号OVER_SIG。

由于第一熔丝信息储存块230储存关于包括在第一熔丝组110中的可用熔丝的配置信息，所以第一熔丝信息储存块230可以在非PPR模式下储存可用熔丝信息。

当第一熔丝组110中不存在可用熔丝时(即，用于非PPR模式的修复操作的形成在第一熔丝组110中的所有熔丝都被用过)，第一熔丝信息储存块230可以输出使能的过流信号OVER_SIG。

从地址锁存块220接收锁存的缺陷地址LF_ADD的第一熔丝信息储存块230可以输出储存的熔丝信息之中的关于与对应于锁存缺陷地址LF_ADD的熔丝相邻设置的熔丝的配置信息。

具体地，第一熔丝信息储存块230可以接收锁存的缺陷地址LF_ADD且输出第一熔丝信息NPPR_R和NPPR_C(其是储存的配置信息之中的与锁存的缺陷地址LF_ADD相邻设置的配置信息)
第二熔丝信息储存块240可以从启动控制块210接收初始熔丝信息UP_PPR(其是第二熔丝组120中的可用熔丝信息)，且储存该初始熔丝信息UP_PPR。

由于第二熔丝信息储存块240储存关于包括在第二熔丝组120中的可用熔丝的配置信息，所以第二熔丝信息储存块240可以在PPR模式下储存可用熔丝信息。

从地址锁存块220接收锁存的缺陷地址LF_ADD 的第二熔丝信息储存块240可以输出第二熔丝信息PPR_R和PPR_C(其是储存的配置信息之中的与锁存的缺陷地址LF_ADD相邻设置的配置信息)。

选择输出块250可以从第一熔丝信息储存块230接收过流信号OVER_SIG和第一熔丝信息NPPR_R和NPPR_C。

选择输出块250可以从第二熔丝信息储存块240接收第二熔丝信息PPR_R和PPR_C。

选择输出块250可以接收PPR模式使能信号PPREN和扩展模式信号EXTEND_TM。

扩展模式信号EXTEND_TM可以自外部器件施加或在半导体存储器件内部产生。

当扩散模式信号EXTEND_TM被使能时，半导体存储器件可以通过将可用熔丝面积扩展至第一熔丝组110(而非PPR模式下的第二熔丝组120)来进入扩展模式。

选择输出块250可以基于PPR模式使能信号PPREN、扩散模式信号EXTEND_TM 和过流信号OVER_SIG来选择性地输出第一熔丝信息NPPR_R和NPPR_C或第二熔丝信息PPR_R和PPR_C。

选择输出块250可以将第一熔丝信息NPPR_R和NPPR_C或第二熔丝信息PPR_R和PPR_C作为选择信息ARE_R和ARE_C输出至熔丝部分100。

当PPR模式使能信号PPREN被禁用时，选择输出块250可以将第一熔丝信息NPPR_R 和NPPR_C输出至熔丝部分100。

当PPR模式使能信号PPREN被使能且扩散模式信号 EXTEND_TM被禁用时，选择输出块250可以将第二熔丝信息PPR_R和PPR_C输出至熔丝部分100。

当PPR模式使能信号PPREN被使能且扩散模式信号EXTEND_TM 被使能时，选择输出块250可以基于过流信号
OVER_SIG来选择性地输出第一熔丝信息 NPPR_R和NPPR_C或第二熔丝信息PPR_R和PPR_C。

换言之，当第一熔丝组110中存在未使用的熔丝时，选择输出块250可以接收禁用的过流信号OVER_SIG且输出第一熔丝信息NPPR_R和NPPR_C。

当第一熔丝组110中不存在未使用的熔丝时，选择输出块250可以接收使能的过流信号OVER_SIG且输出第二熔丝信息PPR_R和PPR_C。

当根据本技术的实施例的半导体存储器件在PPR模式下响应于使能的扩散模式信号EXTEND_TM而进入扩展模式时，即使在PPR模式下选择输出块250也可以使用第一熔丝组110直到过流信号OVER_SIG被使能为止。

因而，当确定在PPR模式下第一熔丝组110中是否存在可用熔丝的结果是第一熔丝组110中存在可用熔丝时，半导体存储器件可以不使用针对PPR模式分配的第二熔丝组120，而可以使用第一熔丝组110。

熔丝部分100的行解码器130可以对从选择输出块250接收的第一熔丝信息 NPPR_R和NPPR_C和第二熔丝信息PPR_R和PPR_C之中的基于行的熔丝信息 NPPR_R/PPR_R进行解码作为行选择信息ARE_R。

因此，行解码器130可以产生用于选择第一熔丝组110或第二熔丝组120的字线的信号。

熔丝部分100的列解码器140可以对从选择输出块250接收的第一熔丝信息 NPPR_R和NPPR_C和第二熔丝信息PPR_R和PPR_C之中的基于列的熔丝信息 NPPR_C/PPR_C进行解码作为列选择信息ARE_C。

因此，列解码器140可以产生用于选择第一熔丝组110或第二熔丝组120的位线的信号。

断裂控制块260可以将断裂使能信号PGMEN输出至熔丝部分100，且接收断裂使能信号PGMEN的熔丝部分100可以执行断裂操作。

熔丝部分100可以接收从选择输出块250输出的选择信息ARE_R和ARE_C、和从断裂控制块260输出的断裂使能信号PGMEN。

熔丝部分100可以响应于断裂使能信号 PGMEN而执行断裂操作。

断裂使能信号PGMEN和选择信息ARE_R和ARE_C可以包括在修复控制信号中。

关于缺陷地址的信息可以被编程在从选择输出块250中输出的选择信息ARE_R和ARE_C中。

随后，熔丝数据ARE_DATA(其是被编程在熔丝部分 100中的信息)可以被输出至熔丝组锁存部分300且经由启动操作被顺序锁存。

半导体存储器件可以基于锁存的熔丝数据ARE_DATA和自地址锁存块220输出的锁存的缺陷地址LF_DATA来执行修复操作。

在下文中，将描述半导体存储器件的操作。

当为了操作半导体存储器件而自外部器件供应电源电压时，启动控制块210执行启动操作。

当储存在第一熔丝组110和第二熔丝组120中的熔丝数据ARE_DATA被顺序读取时，熔丝数据ARE_DATA被锁存在熔丝组锁存部分300中。

当启动控制块210执行启动操作时，初始熔丝信息UP_NPPR/UP_PPR(其是关于第一熔丝组110和第二熔丝组120中的可用熔丝的配置信息)被分别输出至第一熔丝信息储存块230和第二熔丝信息储存块240。

第一熔丝信息储存块230和第二熔丝信息储存块240储存从启动控制块210接收的可用熔丝信息。

现在将描述非PPR模式下的半导体存储器件的操作。

在非PPR模式下，PPR模式使能信号PPREN和扩展模式信号EXTEND_TM被禁用。

地址锁存块220从外部器件接收缺陷地址F_ADD，且锁存该缺陷地址F_ADD。

第一熔丝信息储存块230接收锁存的缺陷地址
LF_ADD且输出第一熔丝信息NPPR_R和NPPR_C(其是储存的熔丝信息之中的与锁存的缺陷地址LF_ADD相邻设置的配置信息)。

选择输出块250可以将从第一熔丝信息储存块230接收的第一熔丝信息NPPR_R和NPPR_C作为选择信息ARE_R和 ARE_C输出至行解码器130和列解码器140。

当断裂使能信号PGMEN被输出至熔丝部分100时，熔丝部分100通过对第一熔丝组110中的与选择信息ARE_R和ARE_C相对应的熔丝执行断裂操作来编程缺陷地址的信息。

随后，当启动控制块210顺序读取被编程在第一熔丝组110中的熔丝数据ARE_DATA时，启动控制块210将读取的熔丝数据 ARE_DATA传送至熔丝组锁存部分300。