PCIe中断机制介绍(MSI)
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
PCIe 中断机制介绍（MSI）
前面的文章中介绍过，MSI 本质上是一种Memory Write，和PCIe 总线中的Message 概念半毛钱关系都没有。并且，MSI 的Data Payload 也是固定的，始终为1DW。
由于MSI 也是从PCI 总线继承而来的，因此MSI 相关的寄存器也存在于
配置空间中的PCI 兼容部分（前256 个字节）。如下图所示，MSI 有四种类型：
其中Capability ID 的值是只读的，05h 表示支持MSI 功能。
Next Capability Pointer 也是只读的，其用于查找下一个MSI 的位置，00h 则表示到达Linked List 的最后了。
Message Control Register 用于确定MSI 的格式与支持的功能等信息，如下图所示：
具体描述如下：