半导体工艺《半导体制造技术》答案
合集下载
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
电子科技大学微电子与固体电子学院
2013 年 5 月 8 日
2012-2013 集成电路工艺 作业参考答案 第一章作业 1、什么叫集成电路？写出 IC 制造的５个步骤。 集成电路：电阻、电容、二极管、晶体管等多个元器件制作在一个芯片上，并具有一定功能 的电路。 集成电路制造 5 步骤：硅片准备、硅片制造、硅片测试和拣选、装配和封装、终测。 2、列举集成电路的三个发展趋势及其实现手段。什么是摩尔定律？ 三个发展趋势和实现手段：芯片性能不断提高（实现手段：按比例缩小、新材料） 、芯片可 靠性不断提高（实现手段：设计优化、严格控制污染） 、芯片成本不断降低（实现手段：按 比例缩小、增加硅片直径） 。 摩尔定律：IC 的集成度将每一年半翻一番。 3、什么是特征尺寸？目前最先进的量产集成电路特征尺寸是多少？ 特征尺寸：芯片上的最小物理尺寸，是衡量工艺难度的标志，代表集成电路的工艺水平。 22nm（Intel） 。 4、请描述多晶和单晶 多晶：由大小不等的晶粒组成，而晶粒由晶胞在三维空间整齐重复排列构成，这样的结构叫 做多晶。多晶的原子排列短程有序长程无序。 单晶：晶胞在三维空间整齐重复排列，这样的结构叫做单晶。单晶的原子排列长程有序。 第二章作业 1. 栅氧化层是用干法氧化还是湿法氧化生成？ 干法氧化 2. LOCOS 场氧化层是由干法氧化-湿法氧化-干法掺氯氧化三步生成。解释每一步的作用。 干法氧化：形成表面层，干法氧化层致密起钝化保护作用 湿法氧化：形成主体，湿法氧化速度快在较短时间内形成所需要的热氧化层厚度 干法掺氯氧化：形成与硅衬底的界面层，干法氧化层致密、掺氯氧化减少界面电荷 3. 列出热生长氧化层在 IC 制造中的 6 种用途。 形成电介质层（栅氧） 、器件隔离（场氧） 、保护硅片表面（保护层） 、屏蔽掺杂（注入阻挡 层） 、释放应力（垫氧层） 、减小离子注入损伤及沟道效应（注入缓冲层） 第三章作业 1. 请解释 LPCVD 中采用低压的好处和原理。 好处：膜致密、颗粒少 ；硅片可密集摆放；台阶覆盖较好（主要决定于反应气体） 。 原理：低压下边界层分子密度低，扩散输运快，工作在表面反应限制下。反应物到达硅片表 面后经扩散才发生化学反应，因此膜致密、颗粒少、台阶覆盖较好。沉积速度与输运关系不 大，因此硅片可密集摆放。 2. 请解释 APCVD 沉积 SiO2 时掺 P 和掺 B 的作用。 掺 P：吸附可动离子电荷改善器件界面、降低玻璃的软化点温度易于平坦化 掺 B：进一步降低回流温度和平坦化对磷含量要求 3. 采用哪种供 Si 反应气体进行 LPCVD 得到的 SiO2 具有良好的台阶覆盖和间隙填充能力？ 正硅酸乙酯（TEOS） 4. 请解释钝化层使用氮化硅和 PECVD 工艺的原因。 氮化硅致密，作为钝化层可防止水汽和污染物进入器件内部 使用 PECVD 是因为钝化层在金属化之后制造，要求工艺温度低于金属熔点 第四章作业 1. 列出并解释溅射过程的 6 个步骤，并写出溅射的 3 个优点。
备片初氧氧化N 阱光刻N 阱磷注入
刻蚀初氧层P 阱光刻P 阱硼注入
阱推进
垫氧氧化→氮化硅沉积→光刻有源区→氮化硅刻蚀
电子科技大学微电子与固体电子学院
2013 年 5 月 8 日
光刻 NMOS 管场区→NMOS 管场区硼注入
选择性氧化氮化硅去除
栅氧氧化多晶硅沉积多晶硅掺磷多晶硅光刻多晶硅刻蚀
电子科技大学微电子与固体电子学院
2013 年 5 月 8 日
步骤：等离子体形成、高能氩离子轰击金属靶材、金属原子溅射、金属原子输运、金属原子 沉积、尾气排出。 优点：台阶覆盖能力相对好、能沉积合金材料、能进行原位溅射刻蚀（反溅） 2. 列出集成电路金属互连对金属的 7 种要求。 电阻率低、电流密度高；粘附性好、接触电阻低；易于沉积、间隙填充好（大马士革） ；易 于刻蚀、易于平坦化（大马士革） ；抗温循性能好（延展性好） ；抗腐蚀性能好；抗应力性能 好。 3. 现代集成电路用铜互连取代铝互连的原因是什么？简要描述大马士革工艺的流程。 原因：铜电导率更低可以降低 RC 延迟；铜抗电迁移能力更好。 大马士革工艺流程：层间介质沉积和图形化、金属填隙、金属平坦化 CMP。 4. 列出硅化物的 3 个作用。 降低器件寄生电阻；降低接触电阻；作为金属与硅之间的粘合剂。 第五章作业 1. 请写出光刻的 8 个基本步骤 气相成底模、涂胶、软烘、对准和曝光、曝光后烘焙、显影、坚膜、显影后检查。 2. 请列出软烘的至少 2 个作用 去除溶剂从而： 改善胶的粘附性、 优化胶的光吸收特性和显影能力、 缓解涂胶时产生的应力、 防止曝光时挥发污染设备。 3. 已知接触孔版图图形为一些小方块，如果使用正胶，掩膜版应该是暗版还是亮版？ 暗版。 接触孔处待刻蚀层材料应该去除， 因此不应被光刻胶覆盖， 因此该处光刻胶应曝光 （正胶） ， 因此版图图形为透光部分，而其他部分为不透光部分，故为暗版。 4. 已知某台分步重复光刻机的紫外光源波长为 248nm、光学系统的数值孔径为 0.7、工艺 因子为 0.7，试计算该设备光刻的分辨率和焦深。 分辨率：R=kλ/NA=0.7*248nm/0.7=248nm 焦深：DOF=λ/2(NA)2=248nm/(2×0.72)=253nm 第六章作业 1. 为什么现代集成电路工艺多采用干法刻蚀？ 干法刻蚀各向异性，可以实现图形精确转移。 2. 待刻蚀层厚度为 5000A，待刻蚀层与掩膜层选择比为 5:1，待刻蚀层与刻蚀终止层选择比 为 10:1，过刻蚀时间为 20%，请问需要掩膜层的最小厚度是多少？刻蚀终止层的刻蚀深度 是多少？ 掩膜层厚度：5000A/(5:1)*(1+20%)=1200A 刻蚀终止层的刻蚀深度：5000A/(10:1)*20%=100A 3. 描述反应离子刻蚀的机理。 反应离子刻蚀属于物理和化学混合刻蚀。 ①进入真空反应室的刻蚀气体在射频电场的作用下分解电离形成等离子体， 等离子体由高能 电子、反应正离子、自由基、反应原子或原子团组成。 ②反应室被设计成射频电场垂直于被刻蚀样片表面且射频电源电极 （称为阴极） 的面积小于 接地电极（称为阳极）的面积时，在系统的电源电极上产生一个较大的自偏置电场。 ③等离子体中的反应正离子在自偏置电场中加速得到能量轰击样片表面， 这种离子轰击不仅 对样片表面有一定的溅射作用形成物理刻蚀， 而且提高了表面层自由基和反应原子或原子团 的化学活性，加速与样片的化学反应。 ④由于离子轰击的方向性，遭受离子轰击的底面比未遭受离子轰击的侧面的刻蚀要快得多，
光刻 NMOS 管源漏区→NMOS 管源漏区磷注入
光刻 PMOS 管源漏区→PMOS 管源漏区硼注入
BPSG 沉积回流/增密
电子科技大学微电子与固体电子学院
20ຫໍສະໝຸດ Baidu3 年 5 月 8 日
光刻接触孔BPSG 刻蚀
溅射 Si-Al-Cu→光刻金属互连刻蚀 Si-Al-Cu
该截面实际无压焊窗口，此图仅为示意，压焊窗口版图为一些亮区方块 SiO2 和 SiN 钝化层沉积→光刻压焊窗口→SiO2 和 SiN 刻蚀合金化退火 4. 什么是浅槽隔离 STI？（即简要描述浅槽隔离 STI） ，它取代了什么工艺？ 浅槽隔离是在衬底上通过刻蚀槽、 氧化物填充及氧化物平坦化等步骤， 制作晶体管有源区之 间的隔离区的一种工艺。它取代了 LOCOS 隔离工艺。
第十章作业 1. 写出早期基本的 3.0μm CMOS IC 工艺技术的工艺流程。 双阱工艺（备片→初氧氧化→光刻 N 阱区→N 阱磷注入→刻蚀初氧层→光刻 P 阱区→P 阱硼 注入→阱推进） ；LOCOS 隔离工艺（垫氧氧化→氮化硅沉积→光刻有源区→氮化硅刻蚀光 刻 NMOS 管场区→NMOS 管场区硼注入→场区选择氧化） ；多晶硅栅结构工艺（去除氮化硅 →栅氧化→多晶硅沉积→多晶掺磷→光刻多晶硅） ；源/漏（S/D）注入工艺（光刻 NMOS 管 源漏区→NMOS 管源漏区磷注入→光刻 PMOS 管源漏区→PMOS 管源漏硼注入） ； 金属互连的 形成（BPSG 沉积→回流/增密→光刻接触孔→BPSG 刻蚀溅射 Si-Al-Cu→光刻金属互连刻
N MAX 0.4 0.4 5 1015 cm2 9.7 1020 cm3 RP 207 A
exp t kT
x j RP RP 2 ln N MAX N B 582 A 207 A 2 ln 9.7 1020 cm 3 1016 cm 3 1574 A
电子科技大学微电子与固体电子学院
2013 年 5 月 8 日
达到了很好的各向异性。 4. 为什么 0.25 微米以下工艺的干法刻蚀需要高密度等离子体？ 传统的 RIE 系统等离子体离化率最大 0.1%， 因而需要较多的气体以产生足够的粒子。 较高的 气压使得粒子碰撞频繁，反应粒子很难进入小尺寸高深宽比图形，反应产物也很难排出。因 此需要高密度等离子体增加离化率降低气压。 5. 为什么多晶硅的干法刻蚀要采用氯基气体而不是氟基气体？ 氯基气体刻蚀时多晶硅对下层的栅氧化层有更高的选择比。 第七章作业 1. 硼、磷、铝、铜在硅中分别以哪种方式扩散？ 硼、磷、铝：替位式扩散 铜：间隙式扩散 2. 写出扩散深度与时间和温度的依赖关系。 扩散深度正比于 Ea 3. 解释两步扩散工艺的两个步骤和作用。 第一步：恒定表面源扩散，作用：进行掺杂，控制掺杂剂量 第二步：有限表面源扩散，作用：进行推结，控制结深 第八章作业 1. 列举离子注入的 6 个优点 。 精确地控制掺杂浓度和掺杂深度、 可以获得任意的杂质浓度分布、 杂质浓度均匀性重复性好、 掺杂温度低、沾污少、横向扩散小。 2. 解释沟道效应。列举抑制沟道效应的 4 种方法。 沟道效应：注入离子未与硅原子碰撞减速，而是穿透了晶格间隙。 抑制方法：倾斜硅片、缓冲氧化层、硅预非晶化、使用质量较大的原子。 3. 解释离子注入之后进行热退火的作用。 消除晶格损伤、激活杂质。 4. 在 P 型〈100〉衬底硅片上，进行 As 离子注入，形成 P-N 结二极管。已知衬底掺杂浓度 为 1×1016cm-3，注入能量：100KEV，注入剂量：5.0E15，试计算砷离子注入分布的最大掺杂 浓度 Nmax 和注入结深。 As 注入 Si 能量 100keV，查表得 Rp 为 582A，ΔRp 为 207A
电子科技大学微电子与固体电子学院
2013 年 5 月 8 日
蚀 Si-Al-Cu） ；制作压点及合金（SiO2 和 SiN 钝化层沉积→光刻压焊窗口→SiO2 和 SiN 刻蚀 合金化退火） ；参数测试。 2. 在早期基本的 3.0μm CMOS IC 工艺技术中，P 阱的作用是什么？并描述 LOCOS 隔离原理。 P 阱作用：为 NMOS 提供合适的体区掺杂，以调节阈值电压和减小衬底寄生电阻防止发生闩 锁效应。 （注意：3um 工艺短沟道效应不明显，基本不考虑漏源穿通） LOCOS 隔离原理：通过 NMOS 场区的硼注入及 NMOS、PMOS 场区选择氧化，增加 NMOS 场 区的表面掺杂浓度及 NMOS、PMOS 场区氧化层厚度，从而提高寄生 NMOS 管的阈值电压， 使该阈值电压大于 Vcc，并降低寄生 PMOS 管的阈值电压，使该阈值电压小于-Vcc，从而实 现 NMOS 管和 PMOS 管之间的隔离。 3. 画出早期基本的 3.0μm CMOS IC 工艺器件制作的剖面图及对应的版图。
2013 年 5 月 8 日
2012-2013 集成电路工艺 作业参考答案 第一章作业 1、什么叫集成电路？写出 IC 制造的５个步骤。 集成电路：电阻、电容、二极管、晶体管等多个元器件制作在一个芯片上，并具有一定功能 的电路。 集成电路制造 5 步骤：硅片准备、硅片制造、硅片测试和拣选、装配和封装、终测。 2、列举集成电路的三个发展趋势及其实现手段。什么是摩尔定律？ 三个发展趋势和实现手段：芯片性能不断提高（实现手段：按比例缩小、新材料） 、芯片可 靠性不断提高（实现手段：设计优化、严格控制污染） 、芯片成本不断降低（实现手段：按 比例缩小、增加硅片直径） 。 摩尔定律：IC 的集成度将每一年半翻一番。 3、什么是特征尺寸？目前最先进的量产集成电路特征尺寸是多少？ 特征尺寸：芯片上的最小物理尺寸，是衡量工艺难度的标志，代表集成电路的工艺水平。 22nm（Intel） 。 4、请描述多晶和单晶 多晶：由大小不等的晶粒组成，而晶粒由晶胞在三维空间整齐重复排列构成，这样的结构叫 做多晶。多晶的原子排列短程有序长程无序。 单晶：晶胞在三维空间整齐重复排列，这样的结构叫做单晶。单晶的原子排列长程有序。 第二章作业 1. 栅氧化层是用干法氧化还是湿法氧化生成？ 干法氧化 2. LOCOS 场氧化层是由干法氧化-湿法氧化-干法掺氯氧化三步生成。解释每一步的作用。 干法氧化：形成表面层，干法氧化层致密起钝化保护作用 湿法氧化：形成主体，湿法氧化速度快在较短时间内形成所需要的热氧化层厚度 干法掺氯氧化：形成与硅衬底的界面层，干法氧化层致密、掺氯氧化减少界面电荷 3. 列出热生长氧化层在 IC 制造中的 6 种用途。 形成电介质层（栅氧） 、器件隔离（场氧） 、保护硅片表面（保护层） 、屏蔽掺杂（注入阻挡 层） 、释放应力（垫氧层） 、减小离子注入损伤及沟道效应（注入缓冲层） 第三章作业 1. 请解释 LPCVD 中采用低压的好处和原理。 好处：膜致密、颗粒少 ；硅片可密集摆放；台阶覆盖较好（主要决定于反应气体） 。 原理：低压下边界层分子密度低，扩散输运快，工作在表面反应限制下。反应物到达硅片表 面后经扩散才发生化学反应，因此膜致密、颗粒少、台阶覆盖较好。沉积速度与输运关系不 大，因此硅片可密集摆放。 2. 请解释 APCVD 沉积 SiO2 时掺 P 和掺 B 的作用。 掺 P：吸附可动离子电荷改善器件界面、降低玻璃的软化点温度易于平坦化 掺 B：进一步降低回流温度和平坦化对磷含量要求 3. 采用哪种供 Si 反应气体进行 LPCVD 得到的 SiO2 具有良好的台阶覆盖和间隙填充能力？ 正硅酸乙酯（TEOS） 4. 请解释钝化层使用氮化硅和 PECVD 工艺的原因。 氮化硅致密，作为钝化层可防止水汽和污染物进入器件内部 使用 PECVD 是因为钝化层在金属化之后制造，要求工艺温度低于金属熔点 第四章作业 1. 列出并解释溅射过程的 6 个步骤，并写出溅射的 3 个优点。
备片初氧氧化N 阱光刻N 阱磷注入
刻蚀初氧层P 阱光刻P 阱硼注入
阱推进
垫氧氧化→氮化硅沉积→光刻有源区→氮化硅刻蚀
电子科技大学微电子与固体电子学院
2013 年 5 月 8 日
光刻 NMOS 管场区→NMOS 管场区硼注入
选择性氧化氮化硅去除
栅氧氧化多晶硅沉积多晶硅掺磷多晶硅光刻多晶硅刻蚀
电子科技大学微电子与固体电子学院
2013 年 5 月 8 日
步骤：等离子体形成、高能氩离子轰击金属靶材、金属原子溅射、金属原子输运、金属原子 沉积、尾气排出。 优点：台阶覆盖能力相对好、能沉积合金材料、能进行原位溅射刻蚀（反溅） 2. 列出集成电路金属互连对金属的 7 种要求。 电阻率低、电流密度高；粘附性好、接触电阻低；易于沉积、间隙填充好（大马士革） ；易 于刻蚀、易于平坦化（大马士革） ；抗温循性能好（延展性好） ；抗腐蚀性能好；抗应力性能 好。 3. 现代集成电路用铜互连取代铝互连的原因是什么？简要描述大马士革工艺的流程。 原因：铜电导率更低可以降低 RC 延迟；铜抗电迁移能力更好。 大马士革工艺流程：层间介质沉积和图形化、金属填隙、金属平坦化 CMP。 4. 列出硅化物的 3 个作用。 降低器件寄生电阻；降低接触电阻；作为金属与硅之间的粘合剂。 第五章作业 1. 请写出光刻的 8 个基本步骤 气相成底模、涂胶、软烘、对准和曝光、曝光后烘焙、显影、坚膜、显影后检查。 2. 请列出软烘的至少 2 个作用 去除溶剂从而： 改善胶的粘附性、 优化胶的光吸收特性和显影能力、 缓解涂胶时产生的应力、 防止曝光时挥发污染设备。 3. 已知接触孔版图图形为一些小方块，如果使用正胶，掩膜版应该是暗版还是亮版？ 暗版。 接触孔处待刻蚀层材料应该去除， 因此不应被光刻胶覆盖， 因此该处光刻胶应曝光 （正胶） ， 因此版图图形为透光部分，而其他部分为不透光部分，故为暗版。 4. 已知某台分步重复光刻机的紫外光源波长为 248nm、光学系统的数值孔径为 0.7、工艺 因子为 0.7，试计算该设备光刻的分辨率和焦深。 分辨率：R=kλ/NA=0.7*248nm/0.7=248nm 焦深：DOF=λ/2(NA)2=248nm/(2×0.72)=253nm 第六章作业 1. 为什么现代集成电路工艺多采用干法刻蚀？ 干法刻蚀各向异性，可以实现图形精确转移。 2. 待刻蚀层厚度为 5000A，待刻蚀层与掩膜层选择比为 5:1，待刻蚀层与刻蚀终止层选择比 为 10:1，过刻蚀时间为 20%，请问需要掩膜层的最小厚度是多少？刻蚀终止层的刻蚀深度 是多少？ 掩膜层厚度：5000A/(5:1)*(1+20%)=1200A 刻蚀终止层的刻蚀深度：5000A/(10:1)*20%=100A 3. 描述反应离子刻蚀的机理。 反应离子刻蚀属于物理和化学混合刻蚀。 ①进入真空反应室的刻蚀气体在射频电场的作用下分解电离形成等离子体， 等离子体由高能 电子、反应正离子、自由基、反应原子或原子团组成。 ②反应室被设计成射频电场垂直于被刻蚀样片表面且射频电源电极 （称为阴极） 的面积小于 接地电极（称为阳极）的面积时，在系统的电源电极上产生一个较大的自偏置电场。 ③等离子体中的反应正离子在自偏置电场中加速得到能量轰击样片表面， 这种离子轰击不仅 对样片表面有一定的溅射作用形成物理刻蚀， 而且提高了表面层自由基和反应原子或原子团 的化学活性，加速与样片的化学反应。 ④由于离子轰击的方向性，遭受离子轰击的底面比未遭受离子轰击的侧面的刻蚀要快得多，
光刻 NMOS 管源漏区→NMOS 管源漏区磷注入
光刻 PMOS 管源漏区→PMOS 管源漏区硼注入
BPSG 沉积回流/增密
电子科技大学微电子与固体电子学院
20ຫໍສະໝຸດ Baidu3 年 5 月 8 日
光刻接触孔BPSG 刻蚀
溅射 Si-Al-Cu→光刻金属互连刻蚀 Si-Al-Cu
该截面实际无压焊窗口，此图仅为示意，压焊窗口版图为一些亮区方块 SiO2 和 SiN 钝化层沉积→光刻压焊窗口→SiO2 和 SiN 刻蚀合金化退火 4. 什么是浅槽隔离 STI？（即简要描述浅槽隔离 STI） ，它取代了什么工艺？ 浅槽隔离是在衬底上通过刻蚀槽、 氧化物填充及氧化物平坦化等步骤， 制作晶体管有源区之 间的隔离区的一种工艺。它取代了 LOCOS 隔离工艺。
第十章作业 1. 写出早期基本的 3.0μm CMOS IC 工艺技术的工艺流程。 双阱工艺（备片→初氧氧化→光刻 N 阱区→N 阱磷注入→刻蚀初氧层→光刻 P 阱区→P 阱硼 注入→阱推进） ；LOCOS 隔离工艺（垫氧氧化→氮化硅沉积→光刻有源区→氮化硅刻蚀光 刻 NMOS 管场区→NMOS 管场区硼注入→场区选择氧化） ；多晶硅栅结构工艺（去除氮化硅 →栅氧化→多晶硅沉积→多晶掺磷→光刻多晶硅） ；源/漏（S/D）注入工艺（光刻 NMOS 管 源漏区→NMOS 管源漏区磷注入→光刻 PMOS 管源漏区→PMOS 管源漏硼注入） ； 金属互连的 形成（BPSG 沉积→回流/增密→光刻接触孔→BPSG 刻蚀溅射 Si-Al-Cu→光刻金属互连刻
N MAX 0.4 0.4 5 1015 cm2 9.7 1020 cm3 RP 207 A
exp t kT
x j RP RP 2 ln N MAX N B 582 A 207 A 2 ln 9.7 1020 cm 3 1016 cm 3 1574 A
电子科技大学微电子与固体电子学院
2013 年 5 月 8 日
达到了很好的各向异性。 4. 为什么 0.25 微米以下工艺的干法刻蚀需要高密度等离子体？ 传统的 RIE 系统等离子体离化率最大 0.1%， 因而需要较多的气体以产生足够的粒子。 较高的 气压使得粒子碰撞频繁，反应粒子很难进入小尺寸高深宽比图形，反应产物也很难排出。因 此需要高密度等离子体增加离化率降低气压。 5. 为什么多晶硅的干法刻蚀要采用氯基气体而不是氟基气体？ 氯基气体刻蚀时多晶硅对下层的栅氧化层有更高的选择比。 第七章作业 1. 硼、磷、铝、铜在硅中分别以哪种方式扩散？ 硼、磷、铝：替位式扩散 铜：间隙式扩散 2. 写出扩散深度与时间和温度的依赖关系。 扩散深度正比于 Ea 3. 解释两步扩散工艺的两个步骤和作用。 第一步：恒定表面源扩散，作用：进行掺杂，控制掺杂剂量 第二步：有限表面源扩散，作用：进行推结，控制结深 第八章作业 1. 列举离子注入的 6 个优点 。 精确地控制掺杂浓度和掺杂深度、 可以获得任意的杂质浓度分布、 杂质浓度均匀性重复性好、 掺杂温度低、沾污少、横向扩散小。 2. 解释沟道效应。列举抑制沟道效应的 4 种方法。 沟道效应：注入离子未与硅原子碰撞减速，而是穿透了晶格间隙。 抑制方法：倾斜硅片、缓冲氧化层、硅预非晶化、使用质量较大的原子。 3. 解释离子注入之后进行热退火的作用。 消除晶格损伤、激活杂质。 4. 在 P 型〈100〉衬底硅片上，进行 As 离子注入，形成 P-N 结二极管。已知衬底掺杂浓度 为 1×1016cm-3，注入能量：100KEV，注入剂量：5.0E15，试计算砷离子注入分布的最大掺杂 浓度 Nmax 和注入结深。 As 注入 Si 能量 100keV，查表得 Rp 为 582A，ΔRp 为 207A
电子科技大学微电子与固体电子学院
2013 年 5 月 8 日
蚀 Si-Al-Cu） ；制作压点及合金（SiO2 和 SiN 钝化层沉积→光刻压焊窗口→SiO2 和 SiN 刻蚀 合金化退火） ；参数测试。 2. 在早期基本的 3.0μm CMOS IC 工艺技术中，P 阱的作用是什么？并描述 LOCOS 隔离原理。 P 阱作用：为 NMOS 提供合适的体区掺杂，以调节阈值电压和减小衬底寄生电阻防止发生闩 锁效应。 （注意：3um 工艺短沟道效应不明显，基本不考虑漏源穿通） LOCOS 隔离原理：通过 NMOS 场区的硼注入及 NMOS、PMOS 场区选择氧化，增加 NMOS 场 区的表面掺杂浓度及 NMOS、PMOS 场区氧化层厚度，从而提高寄生 NMOS 管的阈值电压， 使该阈值电压大于 Vcc，并降低寄生 PMOS 管的阈值电压，使该阈值电压小于-Vcc，从而实 现 NMOS 管和 PMOS 管之间的隔离。 3. 画出早期基本的 3.0μm CMOS IC 工艺器件制作的剖面图及对应的版图。