半导体器件——第四章..
半导体器件物理第四章习题
第四章 金属-半导体结4-1. 一硅肖脱基势垒二极管有0.01 cm 2的接触面积,半导体中施主浓度为1016 cm 3−。
设V 7.00=ψ,V V R 3.10=。
计算 (a )耗尽层厚度,(b )势垒电容,(c )在表面处的电场4-2. (a )从示于图4-3的GaAs 肖脱基二极管电容-电压曲线求出它的施主浓度、自建电势势垒高度。
(b) 从图4-7计算势垒高度并与(a )的结果作比较。
4-3. 画出金属在P 型半导体上的肖脱基势垒的能带结构图,忽略表面态,指出(a )s m φφ>和(b )s m φφ<两种情形是整流节还是非整流结,并确定自建电势和势垒高度。
4-4. 自由硅表面的施主浓度为15310cm −,均匀分布的表面态密度为122110ss D cm eV −−=,电中性级为0.3V E eV +,向该表面的表面势应为若干?提示:首先求出费米能级与电中性能级之间的能量差,存在于这些表面态中的电荷必定与表面势所承受的耗尽层电荷相等。
4-5. 已知肖脱基二极管的下列参数:V m 0.5=φ,eV s 05.4=χ,31910−=cm N c ,31510−=cm N d ,以及k=11.8。
假设界面态密度是可以忽略的,在300K 计算: (a )零偏压时势垒高度,自建电势,以及耗尽层宽度。
(b)在0.3v 的正偏压时的热离子发射电流密度。
4-6.在一金属-硅的接触中,势垒高度为eV q b 8.0=φ,有效理查逊常数为222/10*K cm A R ⋅=,eV E g 1.1=,31610−=cm N d ,以及31910−==cm N N v c 。
(a )计算在300K 零偏压时半导体的体电势n V和自建电势。
(b )假设s cm D p /152=和um L p 10=,计算多数载流子电流对少数载流子电流的注入比。
4-7. 计算室温时金-nGaAs 肖脱基势垒的多数载流子电流对少数载流子电流的比例。
半导体器件物理(第四章 双极型晶体管及其特性)
4.1 晶体管结构与工作原理 三极电流关系
I E I B IC
对于NPN晶体管,电子电流是主要成分。电子从发射极出发,通 过发射区到达发射结,由发射结注入到基区,再由基区输运到集电结 边界,然后又集电结收集到集电区并到达集电极,最终称为集电极电 流。这就是晶体管内部载流子的传输过程。 电子电流在传输过程中有两次损失:一是在发射区,与从基区注 入过来的空穴复合损失;而是在基区体内和空穴的复合损失。因此
* 0
可见,提高电流放大系数的途径是减小基区平均掺杂浓度、减 薄基区宽度Wb以提高RsB,提高发射区平均掺杂浓度以减小RsE。另外, 提高基区杂质浓度梯度,加快载流子传输,减少复合;提高基区载 流子的寿命和迁移率,以增大载流子的扩散长度,都可以提高电流 放大系数。
4.2 晶体管的直流特性 4.2.1 晶体管的伏安特性曲线 1.共基极晶体管特性曲线
' ine 1 jCTe 1 ine re 1 jCTe 1 jreCTe
re in e
iCTe
' in e
交流发射效率
1 0 1 jre CTe
CTe
re CTe e
发射极延迟时间
4.3 晶体管的频率特性
2.发射结扩散电容充放电效应对电流放大系数的影响
虽然共基极接法的晶体管不能放大电流,但是由于集电极可以 接入阻抗较大的负载,所以仍然能够进行电压放大和功率放大。
4.1 晶体管结构与工作原理
(2)共发射极直流电流放大系数
IC 0 IB
(3)α0和β0的关系
C
IC
N
IB
B
I IC I I 0 C C E 0 I B I E IC 1 IC I E 1 0
北大半导体器件物理课件第四章5MOSFET的小尺寸效应
半导体器件物理
DIBL效应
特点:
• 沟道缩短,电 子势垒下降
• VDS 增加, 电子势垒下降
半导体器件物理
DIBL效应
• 有两种作用导致了势垒的下降:
– 沟道缩短,漏、源耗尽区的相互影响 – VDS增加,漏区发出的场强线的一部分穿透到源区
• DIBL效应对MOSFET特性的影响:
– VDS增加,有效阈值电压下降 – VDS增加导致势垒降低,表面更加耗尽,使沟道更
加吸引电子,沟道导电能力增强,等效于有效阈值 电压的下降。
半导体器件物理
DIBL效应ห้องสมุดไป่ตู้
• 亚阈值特性:
– 亚阈值区导电机构主要是载流子的扩散
I Dsub
=
Z L
μnCOXη
⎛ ⎜
定量计算: 窄沟道效应
• 由于侧向扩展的不规则,定量计算比较复杂。在SPICE程 序中仅认为窄沟道效应是由于沟道宽度方向上的边缘电场 使总的耗尽电荷增加所致。 为便于计算,把
边缘场的影响夸大
成1/4圆柱体。
( ) ΔVT
=
π 2
Xd Z
γ
2φF − VBS
=π εS ε OX
DOX Z
2φF − VBS
左图:低掺杂衬底短沟 nMOST饱和区情形 反偏漏-衬pn结耗尽区的 扩展主要在p型衬底一侧
•有可能出现耗尽区宽度接近于或大于沟道长度 •起始于源区的场强线,就会有一部分终止于沟道
半导体器件物理
源漏穿通效应
• 考虑:栅源电压VGS不变,增大漏源VDS电压
– 漏-衬pn结耗尽区扩展,用于屏蔽增加的电场 – 对于终止于沟道的场强线来说,由于耗尽区已经没
半导体物理与器件-第四章 平衡半导体
16
4.1 半导体中的载流子
4.1.3 本征载流子浓 度
P81例4.3
ni随温度的升高而明显增大。
• 与温度关系很大: • 温升150度时,浓度增大4个数量级。
17
4.1 半导体中的载流子
4.1.4 本征费米能级位置
由电中性条件:n0=p0
禁带中央
本征费米能级精确位于禁带中央;
本征费米能级会稍高于禁带中央; 本征费米能级会稍低于禁带中央;
平征半导体(Intrinsic Semiconductor)
本征激发:共价键上的电子激发成为准自由电子,也就是 价带电子获得能量跃迁到导带的过程。
本征激发的特点:成对的产生导带电子和价带空穴。
14
4.1 半导体中的载流子
4.1.3 本征载流子浓度
说明: 本征半导体中电子的浓度=空穴的浓度即n0=p0 (电中性条件)记为ni=pi
3、施主杂质原子增加导带电子,但并不产生价带空穴,因此,这样的半导体称为 n型半导体。
22
4.2掺杂原子与能级 施主杂质
■ 电子脱离施主杂质的束缚成为导电电子的过程称为施主电 离,所需要的能量
ΔED=Ec-Ed 称为施主杂质电离能。ΔED的大小与半导体材料和杂质种类
有关,但远小于Si和Ge的禁带宽度。 ■ 施主杂质未电离时是中性的,称为束缚态或中性态,电离后
4.4施主和受主的统计学分布 4.4.2完全电离和束缚态
与室温条件相反,当T=0K时,杂质原子没有电离: 1、对n型半导体,每个施主原子都包含一个电子,nd=Nd
费米能级高于施主能级
2、对p型半导体,杂质原子不包含外来电子,na=Na,费米能级低于受主能级
束缚态:
没有电子从施主能态热激发到导带 中,
半导体器件物理 第四章总结
上栅极 VG ≤0
P+
第三个电极是栅极,它与沟道构成一个整 流结。 结型场效应器件本质上是一种电压控制电 阻器,其阻值能够随着扩展到沟道区的耗 尽层宽度的(器件的尺度:沟道长度为L, 宽度为Z,深度为2a)变化而变化。
W 源 W
L
n
VD ≥0
2a
P+
6
VDS对沟道的控制(假设VGS 一定) 由图 VGD = VGS - VDS * VDS很小时 → VGD VGS
① JFET的I-V关系曲线
JFET对应 不同的VG 有不同的 曲线
②双结型特性曲线
对应用不同基板电流Ib有不同的曲线
Ic Ib
饱和区
β=△Ic/ △Ib
Vce
5
4-1-3 JFET的工作原理
JFET由一个带有两个欧姆接触的异电沟道构成,一个欧姆接触起源极的作用,
另一个作漏极。当漏极加一个相对于源极的正电压时,电流从源到漏。
③ VG =-VP 时:
当栅源电压VG=-VP 时N沟道全夹断。
此时即使有漏源电 压VD ,亦不能产生 电流ID。
ID B
N 沟 道 结 型 场 效 应 管
d
A g
当VG=-VP时,N沟道的起 始状态为全夹断,管中已 没有自由电子,即此时N 沟道不存在,漏源间的电 阻为无穷大,所以即使有 VD,亦不会有ID。 C VG=0 VG=-1V VG=-2V VG=-3V
0 VG(V) 0
Vp
10V
29 VD
ID = f ( VG )|VD = C
当栅源电压为0 时,ID为最大。 ID(mA) 当栅源电压等 夹断电压时, ID为0。
6 第4章 半导体的激发与发光——半导体照明课件PPT
第二节 注入载流子的复合
直接带隙半导体 间接带隙半导体
价带的极大值和导带的极小 价带的极大值和导带的极
值都位于k空间的原点上;
小值不位于k空间的原点上
价带电子跃迁到导带时,只 要求能量的改变,而电子的 准动量不发生变化,称为直 接跃迁;
价带的电子跃迁到导带时 ,不仅要求电子的能量要 改变,电子的准动量也要 改变,称为间接跃迁
(2)热击穿(不可逆)
反向电压
反向电流
结温
热激发
3、PN结的电容效应 在PN结内的耗尽层中,存在相对的正负电荷,根据外加电压
能改变耗尽层的宽度,因而电容量也随之变化,因此PN结具有 的电容效应。
在突变结的情况下:
Cj
C0
(1
V
)
1 2
在缓变结的情况1 3
式中C0是无外加电压时耗尽层的电容量。
I (毫安)
30
正向
20
10
0
0.2
V(伏)
1.0
(2) 反向偏压
在PN结的P型区接电源负极,N型区接电源正极, 叫反向偏压。
E
p型
n型
E阻
阻挡层势垒增大、变宽, 不利于空穴向N区运动,
I 也不利于电子向P区运动,
没有正向电流。 PN结表现 为大电阻。
但是,由于少数载流子 的存在,会形成很弱的反 向电流,这个电流也称为 反向饱和电流。
直接跃迁对应的半导体材料 称为直接禁带半导体, GaAs,GaN,ZnO。
间接跃迁对应的半导体材 料称为间接禁带半导体, 例子:Si,Ge,GaP。
表4-2 直接和间接带隙半导体的理论复合概率(300K)
化合物 GaAs GaSb InP
工程学概论半导体器件物理基础
三个区域: 饱和区 放大区 截止区 共发射极的直流特性曲线
1
4.1 晶体管的电流增益(放大系数〕
2
共基极直流放大系数和交流放大系数0 、
3
两者的关系
4
共发射极直流放大系数交流放大系数0、
4.晶体管的特性参数
反向漏电流 Icbo:发射极开路时,收集结的反向漏电流 Iebo:收集极开路时,发射结的反向漏电流 Iceo:基极极开路时,收集极-发射极的反向漏电流
单击此处添加副标题
202X
第四章 半导体器件物理基础
01
半导体、N型半导体、P型半导体、本征半导体、非本征半导体
02
载流子、电子、空穴、平衡载流子、非平衡载流子、过剩载流子
03
能带、导带、价带、禁带
04
掺杂、施主、受主
05
输运、漂移、扩散、产生、复合
上一章课的主要内容
据统计:半导体器件主要有67种,另外还有110个相关的变种 所有这些器件都由少数基本模块构成: pn结 金属-半导体接触 MOS结构 异质结 超晶格
N区
P区
空穴:
电子:
P区
N区
扩散
扩散
漂移
漂移
反向电流
反向偏置时的能带图
N区
P区
电子:
扩散
漂移
空穴:
P区
N区
扩散
漂移
反向电流
反向偏置时,漂移大于扩散
5.PN结的特性
单向导电性:
反向偏置
正向偏置
正向导通电压Vbi~0.7V(Si)
反向击穿电压Vrb 正向导通,多数载流子扩散电流 反向截止,少数载流子漂移电流
Cideal
Rp
北大半导体器件物理课件第四章3阈值电压
Idy = −μnZCox ⎡⎣VGs −VT −V ( y)⎤⎦ dV ( y)
• 积分:左边0→L;右边0 → VDS
( ) ID = β ⎡⎣ VGs −VT
VDS
−
V 1 2
2 DS
⎤⎦
萨之唐方程(萨方程)(MOS1模型)
• 定义增益因子
β
≡
μnCOX
Z L
• 电路模拟软件中通常用的参数:跨导参数κ
Z L
μnCox (VGS
−VT )
• 饱和区
– 跨导
gm
=
∂I D ∂VGS
VDS
=
Z L
μnCox (VGS
−VT )
– 沟道电导
gD
=
∂I D ∂VDS
VGS
=0
2.求强反型表面势
• 不考虑场感应结压降时(VBS=0,VDS=0) ϕ sinv = 2 ΦF
• 考虑场感应结上压降(VBS≠0),并且VDS=0 ϕ sinv = 2ΦF−VBS
• 考虑VDS≠0,即考虑沟道电势V(y),那么场感应结上 的压降是VBS−V(y) ϕ sinv = 2 ΦF−VBS+V(y)
( ) 压:
VT VBS = 0
= VFB
+
2φF
−
QBM Cox
半导体器件物理
VBS≠0时的阈值电压
• 衬偏调制系数 γ
– 定量描述衬偏调制电压对器件阈值电压的改变量
γ ≡ dVT (VBS )
d
⎡⎣( 2φF
− VBS
)1 2
⎤ ⎦
( ) VT (VBS ) = VT (0) + γ 2φF −VBS − 2φF
半导体器件物理课件4
空穴也产生镜像力,它的作用是使半导体能带的价带顶附近向上弯曲, 如图4-6所示,但它不象导带底那样有极值,结果使接触处的能带变窄。
金属-半导体结
4.3镜像力对势垒高度的影响
● 学习要求
什么是肖特基效应?解释肖特基效应的物理机制。 根据总能量公式和图4.5c解释肖特基效应。 计算肖特基势垒的降低和总能量最大值发生的位置。
qb
q2
16 k0 xm
q xm
b
xm
q
16 k0xm
2 xm
qE
4 k0
E 105V cm E 1017V cm
qb 0.12ev, xm 6nm,
qb 1.2ev, xm 1nm
大电场下,肖特基势垒被镜像力降低很多。
金属-半导体结
(4-13)
4.3镜像力对势垒高度的影响
二、势垒降低的大小和发生的位置
KT
n e ( x) VT 0
(4-17)
p(x)
p eq (x) KT 0
p e (x) VT 0
在半导体与金属界面处
ns n0es VT ps p0e s VT
s 称为表面势。
取半导体内为电势零点,则表面势 s 0
(4-18)
(4-19) (4-20)
金属-半导体结
4.4肖特基势垒二极管的电流-电压特性
金属-半导体结
引言
1947年巴丁(Bardein)提出巴丁势垒模型 由于点接触二极管的重复性很差,50年代,在大多数情况下它们已由PN 结二极管所代替。 到70年代,采用新的半导体平面工艺和真空工艺来制造具有重复性的金 属-半导体接触,使金属-半导体结器件获得迅速的发展和应用。 非整流结不论外加电压的极性如何都具有低的欧姆压降而且不呈整流效 应。这种接触几乎对所有半导体器件的研制和生产都是不可缺少的部分, 因为所有半导体器件都需要用欧姆接触与其它器件或电路元件相连接。
半导体器件物理(第四章)_Part1_238403818
半导体器件物理进展第四章CMOS的等比例缩小、优化设计及性能因子CMOS Scaling, Design Optimization, and Performance FactorsPart 1 MOSFET模型及小尺寸效应内容提要:MOSFET结构及其偏置条件MOSFET的漏极电流模型MOSFET的亚阈区特性与温度特性 MOSFET的小尺寸效应MOSFET的缩比特征长度MOSFET的速度饱和效应1. MOSFET结构及其偏置条件MOSFET在实际集成电路中的剖面结构如下图所示。
横向:源-沟道-漏;纵向:M-O-S;几何参数L:沟道长度;W:沟道宽度;t ox:栅氧化层厚度;x j:源漏结深;MOSFET的发展简史:早期:主要采用铝栅电极,栅介质采用热氧化二氧化硅,扩散形成源、漏区,其与栅电极之间采用非自对准结构,场区采用厚氧化层隔离;中期:栅极采用N型掺杂的多晶硅栅,源、漏区与栅极之间采用自对准离子注入结构,场区采用硅的局部氧化工艺(LOCOS)实现器件隔离;后期:栅极采用互补双掺杂(N型和P型)的多晶硅栅,源漏区与栅极之间采用LDD(轻掺杂漏)结构和金属硅化物结构,场区采用浅沟槽隔离(STI)技术。
近期:栅极采用难熔金属栅极(例如W、Mo等),栅介质采用高K介质材料(例如氧化铪等),源、漏区与栅极之间采用自对准金属硅化物结构,场区采用浅沟槽隔离或其它介质隔离技术。
一个自对准MOSFET的工艺制造过程以NMOS器件为例,包含四个结构化的光刻掩模:(1)场区光刻掩模:利用氮化硅掩蔽的LOCOS局部氧化工艺,在P型掺杂的硅单晶衬底上定义出器件有源区和场氧化层隔离区;(2)栅极光刻掩模:通过多晶硅的淀积、光刻和刻蚀工艺,定义出器件的多晶硅栅电极;(3)接触孔光刻掩模:通过对源漏有源区及多晶硅栅电极上二氧化硅绝缘层的光刻和刻蚀工艺,定义出相应的欧姆接触窗口;(4)铝引线光刻掩模:通过铝布线金属的溅射、光刻和刻蚀工艺,定义出器件各引出端的铝引线电极;对于包含PMOS器件的CMOS工艺,则还需要增加一步N阱区的掩模及其光刻定义。
半导体器件物理4章半导体中的载流子输运现象
第四章 半导体中载流子的输运现象在前几章我们研究了热平衡状态下,半导体导带和价带中的电子浓度和空穴浓度。
我们知道电子和空穴的净流动将会产生电流,载流子的运动过程称谓输运。
半导体中的载流子存在两种基本的输运现象:一种是载流子的漂移,另一种是载流子的扩散。
由电场引起的载流子运动称谓载流子的漂移运动;由载流子浓度梯度引起的运动称谓载流子扩散运动。
其后我们会将会看到,漂移运动是由多数载流子(简称多子)参与的运动;扩散运动是有少数载流子(简称少子)参与的运动。
载流子的漂移运动和扩散运动都会在半导体内形成电流。
此外,温度梯度也会引起载流子的运动,但由于温度梯度小或半导体的特征尺寸变得越来越小,这一效应通常可以忽略。
载流子运动形成电流的机制最终会决定半导体器件的电流-电压特性。
因此,研究半导体中载流子的输运现象非常必要。
4.1漂移电流密度如果导带和价带都有未被电子填满的能量状态,那么在外加电场的作用下,电子和空穴将产生净加速度和净移位。
电场力的作用下使载流子产生的运动称为“漂移运动”。
载流子电荷的净漂移会产生“漂移电流”。
如果电荷密度为ρ的正方体以速度dυ运动,则它形成的电流密度为()4.1dr fdJ ρυ=其中ρ的单位为3C cm - ,drfJ 的单位是2Acm -或2/C cms 。
若体电荷是带正电荷的空穴,则电荷密度epρ=,e 为电荷电量191.610(e C -=⨯库仑),p 为载流子空穴浓度,单位为3cm -。
则空穴的漂移电流密度/p drfJ可以写成:()()/ 4.2p drf dpJ ep υ=dp υ表示空穴的漂移速度。
空穴的漂移速度跟那些因素有关呢?在电场力的作用下,描述空穴的运动方程为()*4.3p F m a eE==e 代表电荷电量,a 代表在电场力F 作用下空穴的加速度,*pm 代表空穴的有效质量。
如果电场恒定,则空穴的加速度恒定,其漂移速度会线性增加。
但半导体中的载流子会与电离杂质原子和热振动的晶格原子发生碰撞或散射,这种碰撞或散射改变了带电粒子的速度特性。
半导体物理与器件 第四章
第四章平衡半导体4.0本章概要在上一章中,我们讨论了一般晶体,运用量子力学的概念对其进行了研究,确定了单晶晶格中电子的一些重要特性。
在这一章中,我们将运用这些概念来专门研究半导体材料。
我们将利用导带与价带中的量子态密度函数以及费米-狄拉克分布函数确定导带与价带中电子与空穴的浓度。
另外,我们将在半导体材料中引入费米能级的概念。
注意,本章中所涉及的半导体均处于平衡状态。
所谓平衡状态或者热平衡状态,是指没有外界影响(如电压、电场、磁场或者温度梯度等)作用于半导体上的状态。
在这种状态下,材料的所有特性均与时间无关。
本章目标:(1)推导半导体中热平衡电子浓度和空穴浓度关于费米能级的表达式。
(2)讨论通过在半导体中添加特定杂质原子来改变半导体材料性质的过程。
(3)推导半导体材料中热平衡电子浓度和空穴浓度关于添加到半导体中的掺杂原子浓度的表达式。
(4)求出费米能级的位置,其为添加到半导体中的掺杂原子浓度的函数。
简单说来,本章讨论的重点是:在不掺杂和掺杂的情况下,分别求平衡半导体中电子和空穴的浓度值,以及费米能级位置。
4.1半导体中的载流子我们知道:电流从本质上来说是电荷移动的速率。
在半导体中有两种载流子——电子和空穴——有能力产生电流。
载流子的定义:在物理学中,载流子指可以自由移动的带有电荷的物质微粒,如电子和离子。
如半导体中的自由电子与空穴,导体中的自由电子,电解液中的正、负离子,放电气体中的离子等。
既然半导体中的电流很大程度上取决于导带中电子与价带中空穴的数量,那么我们关心的半导体的一个重要参数就是这些载流子的密度。
联想我们之前学习的知识,我们不难知道电子和空穴的密度与态密度函数、费米-狄拉克分布函数都有关。
在接下来的章节中,我们会从更严谨的数学推导出发,导出电子与空穴的热平衡浓度,定性地讨论这些关系。
4.1.1电子与空穴的热平衡分布导带中电子关于能量的分布,我们可以从允带量子态密度函数乘以量子态被电子占据的概率函数(分布函数)得出。
第四章半导体器件工艺学之淀积
一、薄膜特性(质量参数要求)
高密度:连续的 不含孔隙 厚度一致(均匀性) 对台阶的覆盖好 高的深宽比间隙填充能力 高纯度 合适的化学剂量 低的膜应力 对下层材料的粘附性
台阶覆盖
间隙填充能力
用深宽比来描述一个间隙(孔或槽) 深宽比=深/宽 高的深宽比典型值一般为3 有时是5或更大 一般膜淀积时槽的底部和边缘比较薄
类似于真空蒸发淀积,是用来淀积外延层 可达到原子分辨率的一种方法 MBE系统提供电磁场使硅原子蒸发,这些 硅原子束离开硅源,流动通过腔体,淀积 在单晶硅片上 特点:低温,减少了自掺杂和外扩散 生长速度慢 膜形成易控制,可实现单层增量控制 产率低,花费高
§4-4金属化与平坦化
什么是金属化 基本概念: 互连 接触 通孔 栓塞
常压CVD(APCVD) 低压CVD(LPCVD) 等离子体辅助CVD(PECVD)
1.常压CVD(APCVD)
属于质量传输限制:反应速度可以保证 反应气体的量不充足 特点: 淀积速度快 台阶覆盖能力差 气体消耗量大 低产出率 应用:淀积SiO2和掺杂的氧化硅,用于层间 绝缘、保护性覆盖物、表面平坦化等功能 的
金属热蒸发台
真空蒸发法结构示意图
电子束蒸发法结构示意图
溅射
高能粒子撞击靶,撞击出原子,沉积在基 片上,形成薄膜 特点: 可在大晶圆上控制淀积均匀的薄膜 膜厚均匀,台阶覆盖能力好 保持复杂合金原组分 能淀积高熔点和难溶金属 能够在淀积金属前清除硅片表面沾污和本 身的氧化层(原位溅射)
溅射机制
3.等离子体辅助CVD(PECVD)
在LPCVD基础上,加高频电场,使反应气 体电离成等离子体,发生反应,沉积成膜 特点:低压,可与LPCVD比拟 低温 快速淀积 好的台阶覆盖能力 要求RF系统 成本高 应用:淀积热稳定性差的材料
第四章半导体期末必考 p-n结
P区能带相对于N区能带上移的原因
能带图是按照电子 能量从高到低来画的。 由于内建电场使得P区电 子能量在原来能级基础 上叠加上一个由电场引 起的附加势能。
半导体中有电场存 在的地方,能带发生弯 曲,朝电场所指方向上 移,电场强度越强,能 带弯曲越厉害,电场为 零或很弱的地方,能带 保持平直。
P-N结的载流子分布
突变结
合金结的杂质分布如图所示,N型区中施主杂质浓度为 ND,而且是均匀分布的,P型区中受主杂质浓度为NA,也是 均匀分布的。在交界面处,杂质浓度从NA(P型区中)突变 为ND(N型区中),故称之为突变结。 设P-N结的位置在x=xj处,则突变结的杂质分布可表示为
在热平衡条件下求接触电势差
突变结
合金法
扩散法
在N型单晶硅片上,通过氧化、光刻、扩散 等工艺制得P-N结。其杂质分布由扩散过程及杂 质补偿决定。如图所示在N型硅单晶上,生长一 层SiO2,通过光刻、扩散将P型杂质扩散入N型硅 单晶中,形成P-N结(亦称之为扩散结)。
P-N结能带图
扩散 当半导体形成P-N结时,由于结两边存在着载流子浓度梯度, 导致了空穴从P区到N区,电子从N区到P区的扩散运动。
在一定的正向偏压下,单位时间内从N区来到xp处的 非平衡少子浓度是一定的,并在扩散区内形成一稳定的 分布。所以,在正向偏压一定时,在xp处就有一不变的向 P区内部流动的电子扩散流。 同理,在边界xn处也有一不变的向N区内部流动的空 穴扩散流。 N区的电子和P区的空穴都是多数载流子,分别进入 P区和N区后形成P区和N区的非平衡少数载流子。 当增大正偏压时,势垒降得更低,增大了流入P区的 电子流和流入N区的空穴流,这种由于外加正向偏压的作 用使非平衡载流子进入半导体的过程称为非平衡载流子 的电注入。
北大半导体器件物理课件第四章4亚阈值特性
• Cgs、Cgd 和Cds 属于本征MOSFET部分 • 现在,已经提出了很多MOSFET本征电容模型,其中Meyer
提出的长沟器件模型被许多电路模拟软件广泛采用。下面简
半导体器件物理
Meyer模型
• 在Meyer模型中,栅-沟道之间的分布电 容被分ห้องสมุดไป่ตู้为三个集总电容:
gD
= ∂ID ∂VDS
=
gD'
1+ Rs gm '+(Rs + RD )gD '
半导体器件物理
代入下式:
VG′ S = VGS − I D Rs VD′ S = VDS − I D (Rs + RD )
即得:
gm
=
∂I D ∂VGS
=
gm'
1+ Rs gm '+(Rs + RD )gD '
反型层中载流子迁移率与温度有很大的关系。对于高性
能的器件,电子的表面迁移率可从室温时的 600cm2 /V ⋅ s 到液氦时4.2K的 20000cm2 /V ⋅ s。在室温附近200K~400
K温度范围内 μn与温度的关系可简单表示为
μ
(T
)
=
μ
(T0
T )(
T0
)−m
μ(T )是T温度下的低场迁移率,μ(T0 )是 T0 温度下的低场迁
半导体器件物理
低频小信号等效电路
1. 栅跨导(跨导) 定义:
• 利用萨方程求解栅跨导
– 非饱和区: – 饱和区:
若考虑沟道长度调制效应
• 栅跨导gm标志着共源极工作时输入电压对输出电流的控制 能力。
- 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。
第四章 场效应晶体管
场效应晶体管
栅极采用PN结结构 ——结型场效应晶体管
栅极采用MOS结构 ——绝缘栅型场效应晶体管
4.2 绝缘栅型场效应晶体管
4.2.1 理想MOS结构
金属—氧化物—半导体结构,构成MOS管。MOS结构是绝缘栅型场效应晶体 管开关控制的核心部分。金属层引出的电极称为栅极,栅电压的正负是相对硅衬 底电压而言的。
输出特性 VGS>VT为参量,源漏电流 ID随VDS的变化关系,称为 MOSFET的输出特性。 VDS很小时(<<VGS),反型沟道类似 线性电阻,ID与VDS呈线性关系(0A段), 沟道电阻为0A直线的斜率。 + S + D
输出特性 VDS增大,栅与源之间电势差不变,但 栅与漏之间电势差减小,靠近漏极的 沟道厚度减薄,沟道电阻增大, ID随 VDS增加变慢,输出特性曲线斜率变小, 如AB段。
非饱和区:
饱和区:
2
V DS I D VGS VT VDS 2
I Dsat
2
V
GS
VT
2
能够根据VGS、VDS、VT计算出非饱和状态或饱和状态时的漏极电流.
6、跨导 能够根据VGS、VDS、VT计算出非饱和状态或饱和状态时的跨导值
7、MOSFET的击穿
能带弯曲的方向与费米 能级变化的方向相同。 半导体表面能带向下弯曲。 在半导体与氧化物的界面 处(即,能带发生弯曲的 区域),费米能级更远离 价带,意味着该区域空穴 浓度降低。
+
界面处出现了多数载流子的耗尽。
VG >>0时,理想MOS管的能带图
VG >>0时,金属费米能 级相对于半导体费米能 级进一步下降。 半导体表面能带进一步 向下弯曲。 栅压增大到一定值时, 半导体表面处费米能级 高于本征费米能级。表 面处电子浓度超过空穴 ++ 浓度。此时半导体表面 出现“反型”。 若反型层内电子浓度较低,称为“弱反型”;
若反型层内电子浓度等于体内多子浓度时,称为“临界强反型”。 通常认为,半导体表面在临界强反型时才具有导电能力。
从MOS管电容理论,理解半导体表面的反型
P
正的栅压会将半导体表面的空穴推向体内,同时把半导体 体内的电子吸引到表面区域,p型硅衬底表面(硅衬底与绝 缘层界面处)的电子浓度升高,出现反型。
表面电子浓度升高到与体内多子浓度相当时,为临界强反 型。此时,半导体表面形成导电沟道,沟道中电子为多子, 因此称为n沟道。
输出特性
VDS>VT的条件下,越大,反型沟道中的载流子浓度越高, 对应的源漏电流ID越大。
转移特性
输出特性
阈值电压
源漏饱和电压
源漏击穿电压
4.2.3 影响MOSFET阈值电压的因素
1、对阈值电压的理解
临界强反型:反型层中的电子 浓度与半导体体内多子浓度相等。 即Φs=2Φf ,半导体表面进入 临界强反型状态。
I Dsat
2
V
GS
VT
2
输出特性曲线上,VDS=VGS-VT的曲线为临界饱和线。
非饱和区:
饱和区:
2
V DS I D VGS VT VDS 2
I Dsat
2
V
GS
VT
2
跨导
跨导的大小反应栅压对漏极电流的控制能力。跨导越大,控制 能力越强。
(2)在任何直流偏置下,绝缘层内无电荷且绝缘层,完全 不导电。 (3)绝缘层与半导体界面不存在任何界面态。
2、 理想MOS结构在非平衡态时的能带图
VG <0时,理想MOS管的能带图 VG <0时,金属费米能级 相对于半导体费米能级 上移qVG。 界面两侧费米能级不再 统一,费米能级的差值 会引起界面处能带发生 弯曲。能带弯曲的方向 与费米能级变化的方向 相同。 在半导体与氧化物的界面 处(即,能带发生弯曲的 区域),费米能级更靠近 界面处出现了多数载流子的积累。 价带,意味着该区域空穴 浓度更高。
当表面电子浓度与体内多子浓度 相等时: Ei(体内)-EFs= EFs - Ei(表面)
2、理想MOSFET的阈值电压
半导体耗尽层上的分压: 这部分电压引起半导体 表面能带弯曲。 绝缘层上的分压: 这部分电压不能 引起半导体表面 能带弯曲。
衬底的性质(掺杂浓度、本征载流子 浓度)会影响阈值电压的大小;
2、表面势 理解表面势的含义: 表征能带弯曲程度
结合能带图,分析表面势不同取值时,能带弯曲的情况, 进而判断MOS管半导体表面状态。
3、MOSFET的工作原理 转移特性
增强型 n沟道 MOSFET 1、为什么栅极电压要达到一定 值时,源漏才有电流流过? 2、源漏开始导通时,MOS结构 中半导体表面处于哪种状态?
2、源漏击穿 随着源漏电压的增大,导电沟道出现夹断。电压继续增大, 耗尽区的电场增强,引起雪崩击穿,ID急剧增大。 在曲率半径大的区域,电场最强,该区域最容易发生雪崩击 穿。
4.2.10 MOSFET的等比例缩小
MOSFET 器件与电路参数
器件参数按比 栅长L 例缩小的衍生 栅宽W、绝缘层厚度t ox 结果 掺杂浓度NA、ND 结深xj
W n Cox L
4.2.6 MOSFET的击穿
1、栅介质的可靠性与栅介质的击穿 当栅压过大时,栅介质会发生击穿。若栅介质发生击穿, 半导体表面的载流子会发生泄露,导电沟道消失。 (a)三角形势垒遂穿
(b)直接遂穿
在大电场或大电流的作用 下,栅介质中缺陷密度增 加,形成导电通道,栅介 质完全击穿。
+ S
+ D
输出特性 VDS增大到某一定值时(VDsat),漏 端的沟道消失,称为漏端沟道夹断。 夹断出现后,沟道中出现高阻的耗尽 区。 VDS增加的部分几乎都加在耗尽 区(沟道上的压降几乎不变),所以 ID出现饱和。 VDsat为源漏饱和电压。 + S + D
输出特性 进一步增大VDS,夹断区向源端扩展, 沟道中耗尽区的长度增加。随着VDS 的增大,耗尽区中电场增大,引起 雪崩击穿。此时, ID急剧增大,发生 雪崩击穿时的源漏电压称为MOSFET 的击穿电压,用BVDS表示。
输出特性
VDsat VGS VT
漏端沟道夹断
源漏饱和电压VDsat
4、MOSFET的阈值电压 转移特性
阈值电压
影响阈值电压的因素:
非理想MOS的能带图
实际MOS管在平衡态时半导体侧能带会发生弯曲,这与理想MOS 管在平衡态时的能带有一定的区别,引起实际情况与理想情况出现 偏差的原因? (2个原因)
5、MOSFET的分类 n沟道、p沟道——导电沟道类型 增强型、耗尽型——栅压为0时,源漏是否导通
4.2.4 MOSFET的电流-电压关系
栅宽
栅长 绝缘层电容
载流子的迁移率
W n Cox L 非饱和区:
2
V DS I D VGS VT VDS 2
1、金属半导体的功函数差; 2、绝缘层中电荷数量。
5、 MOSFET 的类型
1、 已知一MOSFET的转移特性如下图,若栅极电压VGS为4V, 源漏饱和电压值为?
1V
2、 已知一MOSFET的转移特性如下图,若栅极电压VGS为-4V, 源漏饱和电压值为?
-1V
5、MOSFET的电流电压关系 输出特性曲线上,VDS=VGS-VT的曲线为临界饱和线。
VG增大到一定值时,半导体表面开始反型,绝缘栅下出现电子层。 若处于弱反型状态,n型沟道的导电能力较差,源漏之间仍处于关 态; 当栅压增大到足以使半导体表面临界强反型时,反型层内电子 浓度足够大,形成导电能力较强的n型导电沟道,此时,导电沟道 将n型源漏连接起来,源漏处于开态。
阈值电压 半导体表面发生临界强反型时所加的栅极电压VG称为MOSFET的 阈值电压,用VT表示。 沟道开启以后,若继续增大VG,沟道中电子浓度按指数规律增加, 沟道的导电能力迅速增大,在源漏电压不变的情况下,源漏之间的 电流迅速增大。 转移特性 固定源漏电压VSD,源漏电 流ID随VG的变化关系,称 为MOSFET的转移特性。
1、 理想MOS结构的特征
理想MOS管平衡态的能带图 (1)零偏条件下,金属与 半导体的功函数差为0,即
理想情况下,平衡态时MOS 结构的能带图没有发生弯曲。
功函数:费米能级Байду номын сангаас真空能级之间的能量差
金属的功函数表示为电子由金属内部逸出到真空中所需要的最小能量。 功函数的大小标志着电子在金属中束缚的强弱,功函数越大,电子越不容易离开金属。
费米势:本征费米能级与 体内费米能级之差。
若0<Φs< Φf ,表面空穴耗尽;
若Φs>Φf ,半导体表面本征费米能级弯曲至费米能级之下, 表面反型;
若Φs=2Φf ,ns=p0,半导体表面进入临界强反型状态,具有 较强的导电能力。
5、 MOS管性能的描述 ——电容-电压特性
4.2.2 MOSFET 结构及其工作原理
乘积因子
1/α 1/α α 1/α
电路参数按比 耗尽层电容 例缩小的衍生 电路延迟时间(τ =RC) 结果 单位电路的功耗
阈值电压
1/α
1/α 1/α2 1/α
电路密度
α2
第四章 重点
1、理想MOS管的能带结构 非平衡态——外加电压
平衡态
能够根据非平衡态时能带结构,判 断出半导体表面的状态:积累、耗 尽、反型(弱反型、临界强反型)
—
从MOS管电容理论,理解多数载流子的积累
将MOS结构看成平板电容,负的栅压会将半导体表面的 电子推向体内,同时把半导体体内的空穴吸引到表面区 域,p型硅衬底表面(硅衬底与绝缘层界面处)的空穴浓 度高于体内,出现载流子的积累。