D触发器原理-D触发器电路图

边缘D 触发器: 之迟辟智美创作

负跳沿触发的主从触发器工作时，在正跳沿前加入输入信号.如果在CP 高电平期间输入端呈现干扰信号，那么就有可能使触发器的状态犯错.而边缘触发器允许在CP 触发沿来到前一瞬间加入输入信号.这样，输入端受干扰的时间年夜年夜缩短，受干扰的可能性就降低了.边缘D触发器也称为维持-阻塞边缘D触发器. 电路结构: 该触发器由6个与非门组成，其中G1和G2构成基本RS触发器.

D触发器工作原理:

SD 和RD 接至基本RS 触发器的输入端，分别是预置和清零端，低电平有效.当SD=0且RD=1时,不论输入端D为何种状态，城市使Q=1，Q=0，即触发器置1；当SD=1且RD=0时，触发器的状态为0,SD和RD通常又称为直接置1和置0端.我们设它们均已加入了高电平，不影响电路的工作.工作过程如下： 1.CP=0时，与非门G3和G4封锁，其输出Q3=Q4=1，触发器的状态不变.同时，由于Q3至Q5和Q4至Q6的反馈信号将这两个门翻开，因此可接收输入信号D，Q5=D，Q6=Q5=D. 2.当CP由0变1时触发器翻转.这时G3和G4翻开，它们的输入Q3和Q4的状态由G5和G6的输出状态决定.Q3=Q5=D，Q4=Q6=D.由基本RS触发器的逻辑功能可知，Q=D. 3.触发器翻转后，在CP=1时输入信

号被封锁.这是因为G3和G4翻开后，它们的输出Q3和Q4的状态是互补的,即肯定有一个是0，若Q3为0，则经G3输出至G5输入的反馈线将G5封锁，即封锁了D通往基本RS 触发器的路径；该反馈线起到了使触发器维持在0状态和阻止触发器酿成1状态的作用,故该反馈线称为置0维持线,置1阻塞线.Q4为0时，将G3和G6封锁，D端通往基本RS触发器的路径也被封锁.Q4输出端至G6反馈线起到使触发器维持在1状态的作用，称作置1维持线；Q4输出至G3输入的反馈线起到阻止触发器置0的作用,称为置0阻塞线.因此，该触发器常称为维持-阻塞触发器.总之，该触发器是在CP正跳沿前接受输入信号，正跳沿时触发翻转，正跳沿后输入即被封锁,三步都是在正跳沿后完成，所以有边缘触发器之称.与主从触发器相比,同工艺的边缘触发器有更强的抗干扰能力和更高的工作速度.功能描述

2.特征方程 Qn+1=D

3状态转移图

脉冲特性: 1.建立时间:由下图维持阻塞触发器的电路可

见,CP信号是加到门G3和G4上的,因而在CP上升沿达到之前门G5和G6输出真个状态必需稳定地建立起来.输入信号达到D端以后，要经过一级门电路的传输延迟时间G5的输出状态才华建立起来,而G6的输出状态需要经过两级门电路

的传输延迟时间才华建立,因此D真个输入信号必需先于CP 的上升沿达到，而且建立时间应满足： tset≥2tpd. 2.坚持时间：由下图可知，为实现边缘触发,应保证CP=1期间门G6的输出状态不变,不受D端状态变动的影响.为此，在D=0的情况下，当CP上升沿达到以后还要等门G4输出的低电平返回到门G6的输入端以后,D真个低电平才允许改变.因此输入低电平信号的坚持时间为tHL≥tpd.在 D=1的情况下，由于CP上升沿达到后G3的输出将G4封锁，所以不要求输入信号继续坚持不变,故输入高电平信号的坚持时间

tHH=0. 3.传输延迟时间：由图工作波形图不难推算出，从CP上升沿达到时开始计算,输出由高电平酿成低电平的传输延迟时间tPHL和由低电平酿成高电平的传输延迟时间tPLH分别是:tPHL=3tpd tPLH=2tpd

维持和阻塞D触发器的电路和静态波形

4.最高时钟频率：为保证由门G1～G4组成的同步RS触发器能可靠地翻转，CP高电平的继续时间应年夜于 tPHL,时

钟信号高电平的宽度tWH应年夜于tPHL.而为了在下一个CP上升沿达到之前确保门G5和G6新的输出电平得以稳定地建立，CP低电平的继续时间不应小于门G4的传输延迟时间和tset之和，即时钟信号低电平的宽度tWL≥

tset+tpd，因此获得:

在实际集成触发器中，每个门传输时间是分歧的，而且作了分歧形式的简化，因此上面讨论的结果只是一些定性的物理概念.其真实参数由实验测定. 综上所述，对边缘D触发器归纳为以下几点： 1.边缘D触发器具有接收并记忆信号的功能，又称为锁存器；2.边缘D触发器属于脉冲触发方式；3.边缘D触发器不存在约束条件和一次变动现象，抗干扰性能好，工作速度快