Cadence下LNA设计与仿真
低噪声放大器(LNA)仿真与设计ADS
导体中的噪声功率表示为： Pn kT f kTB
1 Gmax
（1）
其中K为波尔兹曼常数，T是绝对温度用K表示，
而 f B 是测量系统的噪声带宽 B
RS
＋
0
G ( f )df
匹配条件下：
RL RS
Vn RMS
） － ）
Vn2RMS Pn kTB 4RS
根据分析，为获得最小的FET本征噪声，从FET输入口P1面向信源方向 视入的反射系数有一个最佳值，用out表示。当改变输入匹配电路使呈现
2019/1/9
三、低噪声放大器基础知识
1.3 放大器常用元器件
2.三端的晶体管器件
双极晶体管（BJT）
金属半导体场效应管 （MESFET） 拟晶态高电子迁移率晶体管（PHEMT） 异质结晶体管（HBT）
2019/1/9
三、低噪声放大器基础知识
1.4 放大器的技术参数
（1）频率范围： 放大器的工作频率范围是选择器件和电路拓扑设计的 前提。 （2）增益： 它是放大器的基本指标。按照增益可确定放大器的级 数和器件类型。 实际功率增益：负载吸收功率与二端口网络输入端吸收功率之比，
实际增益测量时，常用插入法，即用功率计先测信号
源能给出的功率P1；再把放大器接到信源上，用同一功率 计测放大器输出功率P2，功率增益就是
P2 G P1
低噪声放大器都是按照噪声最佳匹配进行设计的。噪
声最佳匹配点并非最大增益点，因此增益G要下降。噪声 最佳匹配情况下的增益称为相关增益。通常，相关增益比 最大增益大概低2－4dB。
由（1）和（2）
（2）
电路的噪声电压
Vn RMS 4kTBRS
低噪声放大器设计-线性仿真
L=2.18 nH
PORT P=2
Z=50 Ohm
最终结果
❖ 将频率再设回最初的宽频带: 0.1～20GHz ❖ 增益，匹配，噪声结果:
20 10
0 -10 -20 -30 -40
0
Gain And Match
DB(|S[2,1]|) Amplifier
DB(|S[1,1]|) Amplifier
1
3
RES ID=R2 R=300 Ohm
TLIN ID=TL1 Z0=75.4 Ohm EL=90 Deg F0=5 GHz
PORT P=1
Z=50 Ohm
RES ID=R3 R=20 Ohm
RES ID=R1 R=450 Ohm
PORT P=2 Z=50 Ohm
CAP ID=C1
C=100 pF
-0.2 -0.4
-0.6 -0.8 -1.0
-2.0
Swp Min 0.1GHz
测量增益参数
❖ 创建图表：Two Port Gain，测S21.MSG ❖ 重设频率坐标：取消Auto，设起始值为0
40 30 20 10
0 0
Two Port Gain
DB(|S[2,1]|) Device
DB(MSG) Device
PORT P=1 Z=50 Ohm
CAP ID=C1 C=100 pF
IND ID=L1 L=2.5 nH
PORT P=2 Z=50 Ohm
IND ID=L2 L=4.37 nH
❖ L1. L2 为可调受限变量，设置如下：
说明: 元件属性设置与变量 调节器是相互对应的。
❖ 调节L1.L2 ，在噪声、增益、匹配之间找 个平衡点
cadenceic基础仿真经典实用
• 选择分析模式：
•cadence ic 基础仿真
• 电路中有两个电压源，一个用作VDD,另一个用作信号输入 Vin
V in
•cadence ic 基础仿真
• 输出的选择
•cadence ic 基础仿真
• 分析一阶共源放大器获得的波形图 • 波形图显示了当Vin 从0->2V 时输出的变化
•cadence ic 基础仿真
• 下图为以温度为变量进行直流分析时候的波形图
•cadence ic 基础仿真
带隙基准的温度参考
•cadence ic 基础仿真
•cadence ic 基础仿真
•cadence ic 基础仿真
•cadence ic 基础仿真
实例5 一阶放大器
共源的一阶放大器
• 下图显示了为仿真产生的输出日志文件 •
•cadence ic 基础仿真
• 产生的波形如下所示：
•cadence ic 基础仿真
• 可以通过设定坐标轴来获得电流—电压曲线 • 按以下方式进行： Axis-> X Axis
•cadence ic 基础仿真
• 按下图所示，将X轴设定为二极管上的电压 降
•cadence ic 基础仿真
• 在改变了X轴之后，波形应如下图所示：
•cadence ic 基础仿真
• 由于我们只对二极管的伏安特性曲线感兴趣，因此我们可以只选择流 经二极管的电流与其两端压降。新的曲线如下图所示：
•cadence ic 基础仿真
实例2 双极型晶体管的伏安特性曲线
• 首先为双极型晶体管电路新建一个cell view • 利用原理图编辑所需要的仿真电路
然后单击ESC。 • 可以得到如下图所示的一族伏安特性曲线
cadence仿真流程
Poqi0552002-7-10开始在Ａｌｌｅｇｒｏ中准备好进行ＳＩ仿真的ＰＣＢ板图转换ＩＢＩＳ库到ｄｍｌ格式并加载给器件加载对应模型定义板子的地线、电源电压调整ＰＣＢ板叠层结构满足阻抗要求设置仿真参数用探针（Ｐｒｏｂｅ）指定仿真信号线生成仿真结果报告、设定报告包括的参数提取电路拓扑结构更改不同的电路条件重复仿真仿真结果分析电气约束规则的定义结束Ｃａｄｅｎｃｅ 仿真步骤第一章 在Allegro 中准备好进行SI 仿真的PCB 板图1）在Cadence 中进行SI 分析可以通过几种方式得到结果：z Allegro 的PCB 画板界面，通过处理可以直接得到结果，或者直接以*.brd 存盘。
z 使用SpecctreQuest 打开*.brd ，进行必要设置，通过处理直接得到结果。
这实际与上述方式类似，只不过是两个独立的模块，真正的仿真软件是下面的SigXplore 程序。
z 直接打开SigXplore 建立拓扑进行仿真。
2）从PowerPCB 转换到Aleegro 格式在PowerPCb 中对已经完成的PCB 板，作如下操作：在文件菜单，选择Export 操作，出现File Export 窗口，选择ASCII 格式*.asc 文件格式，并指定文件名称和路径（图1.1）。
图1.1 在PowerPCB 中输出通用ASC 格式文件图1.2 PowerPCB 导出格式设置窗口点击图1.1的保存按钮后出现图1.2 ASCII 输出定制窗口，在该窗口中，点击“Select All ”项、在Expand Attributes 中选中Parts 和Nets 两项，尤其注意在Format 窗口只能选择PowerPCB V3.0以下版本格式，否则Allegro 不能正确导入。
3）在Aleegro 中导入*.ascPCB 板图在文件菜单，选择Import 操作，出现一个下拉菜单，在下拉菜单中选择PADS 项，出现PADS IN 设置窗口（图1.3），在该窗口中需要设置3个必要参数：图1.3 转换阿三次文件参数设置窗口i.在的一栏那填入源asc 文件的目录ii. 在第二栏指定转换必须的pads_in.ini 文件所在目录（也可将此文件拷入工作目录中，此例） iii.指定转换后的文件存放目录然后运行“Run ”，将在指定的目录中生成转换成功的.brd 文件。
CADENCE 仿真流程
第一章进行SI仿真得PCB板图得准备仿真前得准备工作主要包括以下几点:1、仿真板得准备●原理图设计;●PCB封装设计;●PCB板外型边框(Outline)设计,PCB板禁止布线区划分(Keepouts);●输出网表(如果就是用CADENCE得Concept HDL设计得原理图,可将网表直接Expot 到BRD文件中;如果就是用PowerPCB设计得板图,转换到allegro中得板图,其操作见附录一得说明);●器件预布局(Placement):将其中得关键器件进行合理得预布局,主要涉及相对距离、抗干扰、散热、高频电路与低频电路、数字电路与模拟电路等方面;●PCB板布线分区(Rooms):主要用来区分高频电路与低频电路、数字电路与模拟电路以及相对独立得电路。
元器件得布局以及电源与地线得处理将直接影响到电路性能与电磁兼容性能;2、器件模型得准备●收集器件得IBIS模型(网上下载、向代理申请、修改同类型器件得IBIS模型等)●收集器件得关键参数,如Tco、Tsetup、Tholdup等及系统有关得时间参数Tclock、Tskew、Tjitter●对IBIS模型进行整理、检查、纠错与验证。
3、确定需要仿真得电路部分,一般包括频率较高,负载较多,拓扑结构比较复杂(点到多点、多点到多点),时钟电路等关键信号线第二章IBIS模型得转化与加载CADENCE中得信号完整性仿真就是建立在IBIS模型得基础上得,但又不就是直接应用IBIS模型,CADECE得软件自带一个将IBIS模型转换为自己可用得DML(Device Model Library)模型得功能模块,本章主要就IBIS模型得转换及加载进行讲解。
1、IBIS模型到DML模型得转换在Allegro窗口中选择Analyse\SI/EMI SIM\Library,打开“signal analyze library browser”窗口,在该窗口得右下方点击“Translate →”按钮,在出现得下拉菜单中选择“ibis2signois”项,出现“Select IBIS Source File”窗口(图1),选择想要进行转换得源IBIS文件,按下“打开”按钮,出现转换后文件名及路径设置窗口(缺省设置为与源IBIS文件同名并同路径放置,但此处文件名后缀为dml),设置后按下“保存”按钮,出现保存确定窗口(图2),点击OK按钮即可,随后会出现一个“messages”窗口,该窗口中得报告文件说明在模型转换过程中出现得问题,对其中得“warning”可不用在意,但如果出现“error”则必须进行修改后重新进行模型格式转化直到没有“error”出现为止,此时转换得到得dml文件才就是有效得。
LNA的设计制作与调试课件
连接电路如下页图所示
3.3 SP模型仿真设计—构建原理电
路
初始原理图
3.3 SP模型仿真设计—测试输入阻
抗
仿真，在数据输出窗 口观察输入阻抗
由列表中可得到 2GHz点的输入阻抗 为：20.083/19.829
换算为实/虚部的形 式18.89＋j*6.81
3.3 SP模型仿真设计—输入匹配设
观察sp模型晶体管的参数显示，在此例中，标 定的频率适用范围为0.1~5.1GHz，在仿真的时 候要注意。超出此范围，虽然软件可以根据插
值等方法外推除电路的特性，但是由于模型已 经失效，得到的数据通常是不可置信的。
在本例中，要在 改。
控件中作相应的修
3.2晶体管S参数扫描-sp模型
在
控件中修改参数如下
注意如何规划仿真，才能尽快得到需要的电路
要按照先局部后整体的优化，切忌直接全局优化，最好能够预先计 算设置优化元件的初值。
要注意仿真的数值稳定性，对于对参数以来敏感的仿真结果在最后 制作的时候是很难实现的。适当的时候需要考虑改系统拓扑。
养成不明白就多看看help的习惯
2.软件仿真中需要注意的几个问 题
计
采用微带线进行匹配，在此之前需要 设定微带线的基本参数。
在
和
工具栏里都有用于微带线参数设置的
控件，单击 ，在原理图中放置微
带参数设置控件。
其中参数的含义是：
H:基板厚度 Er:基板相对介电常数 Mur:磁导率 Cond:金属电导率 Hu:封装高度 T:金属层厚度 TanD:损耗角 Roungh:表面粗糙度
由输入匹配的设计，可知输入匹配网络的线宽为1.558mm（当然， 实际制作电路的时候，不可能达到这样的精度），根据综合时的 设置，这个宽度实际上就是50欧姆特征阻抗对应的线宽。因此， 在输出匹配电路中，将所有的宽度设置为此宽度。如图。
2.4GHz的CMOS LNA设计与仿真
毕业设计设计题目一种用于射频接收机的2.4GHz 低噪声放大器设计学生姓名易昕学号 ******** 专业班级微电子10-3班指导教师尹勇生院系名称电子科学与应用物理学院2014年06月08日目录中文摘要 (1)英文摘要 (2)第一章绪论 (3)1.1 课题研究背景现状以及意义 (3)1.1.1 课题背景 (3)1.1.2 CMOS 低噪声放大器研究现状 (3)1.1.3 研究意义 (4)1.2 论文主要工作及组织结构 (6)第二章 LNA的器件特性和噪声模型 (7)2.1 MOSFET器件模型及特性 (7)2.2器件噪声 (8)2.2.1 热噪声 (8)2.2.2 闪烁噪声 (9)2.2.3 散粒噪声 (9)2.2.4 爆米噪声 (9)2.3 MOS器件噪声分析 (10)2.3.1 漏极电流噪声 (10)2.3.2 栅噪声 (10)2.4 二端口网络噪声理论及优化噪声系数的LNA匹配技术 (11)第三章低噪声放大器的主要技术参数 (17)3.1 引言 (17)3.2 噪声系数 (17)3.3 S参数 (18)3.3.1 双端口网络的S参数介绍 (18)3.3.2 S参数方程 (18)3.4 功率增益 (20)3.5 线性度 (20)3.6 稳定性指标 (22)3.7 功耗 (23)第四章 LNA电路结构的分析和选择 (23)4.1 输入端并联电阻的共源放大器 (23)4.2 并联-串联放大器 (25)4.3 共栅放大器 (26)4.4 电感源极负反馈放大器 (28)4.4.1 电感源极负反馈放大器的结构 (28)4.4.2 增益 (29)4.4.3 功率约束噪声优化 (30)第五章 LNA电路设计与仿真 (32)5.1 引言 (32)5.2 设计指标要求 (33)5.3 单端低噪声放大器的设计 (33)5.3.1 主体电路设计 (33)5.3.2 输入匹配 (38)5.3.3 输出匹配 (40)5.3.4 偏置电路 (42)5.4 仿真结果及分析 (43)第六章总结与展望 (46)致谢 (47)参考文献 (48)一种用于射频接受机的2.4GHz低噪声放大器设计摘要：人们生产、生活的需要促进了无线通信技术的蓬勃发展，对射频模块的性能要求也越来越高。
Cadence的使用与基本仿真教程
Cadence的使用与基本仿真教程2014/11/9模拟集成电路设计课程实验1Outline启动Cadence新建Library 与Cell View常用快捷键常用库常用库、、器件基本仿真基本仿真指导指导仿真练习a)CS,CG,SF 电路仿真b)差分差分对电路仿真对电路仿真c)CS-CG 电路仿真2014/11/9模拟集成电路设计课程实验2启动Cadence在桌面上鼠标右击在桌面上鼠标右击，，open terminal >cd ~(回到home 目录下)>icfb &启动Cadence 。
上课时部分同学遇到问题是由于没有在home 目录下打开Cadence 2014/11/9模拟集成电路设计课程实验3新建LibraryFile>new>library2014/11/9模拟集成电路设计课程实验4新建Library起个名字>Don’t need a techfile>OK2014/11/9模拟集成电路设计课程实验5打开Library ManagerTools>Library Manager2014/11/9模拟集成电路设计课程实验6显示器件分类Show Category可以显示器件的分类2014/11/9模拟集成电路设计课程实验7显示器件分类例如例如：：在tsmc018rf 库中的分类有库中的分类有：：电容电容、、电阻电阻、、MOS 管等等管等等。
2014/11/9模拟集成电路设计课程实验8新建Cell ViewFile>New>Cell View2014/11/9模拟集成电路设计课程实验9新建Cell View将新建的Cell View 设定在之前新建的Library 下>起个名字>OK 2014/11/9模拟集成电路设计课程实验10快捷键快捷键：：i2014/11/9模拟集成电路设计课程实验11快捷键快捷键：：w2014/11/9模拟集成电路设计课程实验12快捷键快捷键：：c2014/11/9模拟集成电路设计课程实验13快捷键快捷键：：q2014/11/9模拟集成电路设计课程实验14快捷键快捷键：：r2014/11/9模拟集成电路设计课程实验15常用库常用库、、器件2014/11/9模拟集成电路设计课程实验16搭建反相器仿真电路照图搭建反相器仿真电路2014/11/9模拟集成电路设计课程实验17设置PMOS参数：参数：设置PMOS参数将w设置为6μm2014/11/9模拟集成电路设计课程实验18设置电压源vpulse 参数设置vpulse 参数参数：：AC magnitude :1DC voltage:Vdc （设为变量Vdc ）Voltage 1:0Voltage 2:1.8Pulse width :1nPeriod:2n注意注意：：AC 参数的设置不会影响直流工作点DC voltage 决定直流工作点决定直流工作点；；下面四个参数设置时域波形,不影响直流不影响直流。
LNA仿真实验教程
实验四 GPS LNA前仿真实验实验目的通过本实验掌握使用在Cadence ADE环境中使用SpectreRF对LNA的仿真方法LNA介绍LNA处在射频接收机的最前端，要求具有最低的噪声系数。
LNA需要具有较高的增益，以抑制后级电路的噪声。
LNA还应具备较高的线性度，降低带外干扰信号对接收机的影响。
设计实例：源级电感负反馈LNA本实验中的LNA可应用于GPS接收机，工作频率为1.575GHz左右。
（1） LNA核心电路：lna2_cellLNA采用源级电感负反馈结构，（源级负反馈电感由bonding wire实现），电路图如下。
图中，M0和M1为两个并联的NMOS管，作为LNA的输入管，并联的目的是增加版图中联线的宽度。
M3和M4是两个并联的NMOS管，作为共源共栅管，增加LNA的隔离度。
电感L0和C1组成谐振网络，是LNA在1.57GHz处具有较大的增益。
M5、M7、R0和C0组成LNA的偏置电路，R0和C0用来减小偏置电路的噪声对LNA噪声系数的影响。
电容C2作为RF输入端RFIN的隔直电容。
电容C4为输出端的隔直电容。
电感L3和电容C5作为输出端的L型匹配电路。
为了防止其它电路的噪声通过地线串扰影响LNA的噪声系数，在电路中设置了3种地线：GND1为主电路的地、GND2为其它电路的地线，SUB为所有器件衬底的接地点。
（2） 考虑各接出点的ESD以后的电路图lna2_cell_WPAD每个PIN都需要考虑ESD，本实验中，我们采用TSMC提供的标准RFIO作为各PIN的ESD器件，LNA一共有7个IO，所以共有7个ESD器件。
其中LNA的电源采用电源ESD器件（PVDD3AC）；SUB引出采用地线ESD器件（PVSS3AC）；RFIN、RFOUT 采用最小寄生电容的ESD器件PDB1AC；其余的IBIAS和GND2、GND1采用PDB3AC.（3）各种ESD器件的电路原理和在版图中的连接方法PDB1AC、PDB3AC、PVSS3AC和PVDD3AC都在tsmc18io库中。
利用Cadence设计COMS低噪声放大器
利用Cadence设计COMS低噪声放大器结合一个2．4 GHz CMOS低噪声放大器(LNA)电路，介绍如何利用Cadence软件系列中的IC 5．1．41完成CMOS低噪声放大器设计。
首先给出CMOS低噪声放大器设计的电路参数计算方法，然后结合计算结果，利用Cadence 软件进行电路的原理图仿真，并完成了电路版图设计以及后仿真。
仿真结果表明，电路的输入／输出均得到较好的匹配。
由于寄生参数，使得电路的噪声性能有约3 dB的降低。
对利用Cadence软件完成CMOS射频集成电路设计，特别是低噪声放大器设计有较好的参考价值。
关键词：低噪声放大器；CMOS；射频IC；Cadence0 引言Cadence Design Systems Inc．是全球最大的电子设计技术、程序方案服务和设计服务供应商。
它的解决方案旨在提升和监控半导体、计算机系统、网络工程和电信设备、消费电子产品以及其他各类型电子产品的设计。
Cadence公司的电子设计自动化产品涵盖了电子设计的整个流程，包括系统级设计、功能验证、IC综合及布局布线、模拟和混合信号及射频IC设计、全定制集成电路设计、IC物理验证、PCB设计和硬件仿真建模等。
Cadence软件支持自顶向下(Top-down)的芯片设计，是业界广泛采用的设计工具。
该软件通过Li-brary CelI View三级目录辅助芯片设计：(1)设计者为自己要完成的系统任务建立新的Li-brary；(2)分析系统及其指标来确定系统的各个模块，每个模块对应于Library中的一个Cell；(3)每个模块的设计包括电路(Schematic)设计和版图(Layout)设计，两者密不可分，电路图与版图都是模块中的View。
同时，Cadence公司还提供设计方法教学服务，帮助客户优化其设计流程；提供设计外包服务，协助客户进入新的市场领域。
垂直解决方案是Cadence 为帮助IC设计公司迅速建立设计架构，并获得更短、可预测性更高的设计周期而推出的独具特色的整套解决方案，其目标是为了推动不同领域产品的开发步伐，设计锦囊(Process Design Kit，PDK)是其重要组成部分。
Cadence环境下LNA仿真设置
PSS-voltage gain(without buffer)对于输入端PORT的设定：设DC,sine都可以。
但里面不要填任何值。
尤其不能给定波形的频率，（给定幅值对其结果没影响，最好还是不要给）系统会自动给。
这个地方是给定扫描频率的，手动输入780M即可。
这个地方是设定最后能看到多大范围的频率，设得越大，精度越低。
SP(with buffer)输入PORT打到DC,sine且什么都不填，都对结果没影响。
但教程上说打到DC档PSS+Pnoise（with buffer）输入端直接打成DC档。
什么都不用填这个地方可以理解成工作的频率，需手动设置。
PSS已设定的工作频率在已设定的工作频率上进行变动。
这个地方写多少，对最后结果影响只有很小的影响，就写20吧。
没有频率变化写0。
上混频写1，下混频写-1SP-NF、NFmin输入端口设为DCDo Noise一定要选上PSS-1dB压缩点：此时应选sine档。
并且设置频率和幅值（dbm）给频率和幅值赋予初值采样频率应该是Fundamental频率的因子这个地方相当于取斜率，值越小，结果越精确。
PSS-3阶截点：设置双音信号（频率和幅度）给双音信号频率和幅度赋予初值这个地方相当于取斜率，值越小，结果越精确。
选想看的三阶互调分量的值（有两个）780M频率的信号的输入与输出波形820M频率的信号的输入与输出波形。
cadence仿真工具介绍
6.改名(rename)：>mv A B (文件或目录改名) 7.删除： >rm fileA (删除文件，可以有多个文件名) >rm –r dirA (删除目录，可以有多个目录名) 8.编辑文件：>vi fileA (文件不存在时，自动创建新文件) 编辑命令：I(插入), o(下插入行), O(上插入行), Esc键(退出), x(删除字符), dd(删除行), h l k j或方向键(左右上下移动) 非编辑状态时，按Shift+:,文件尾出现“:”，此时可以 保存文件（w ）和退出vi状态（q）。
打开工作窗口（terminal)： 按mouse右键，点击open terminal
COPYRIGHT FOR ZHOUQN
关机：
在terminal中敲命令halt， 回车
重开机：
在terminal中敲命令reboot， 回车
COPYRIGHT FOR ZHOUQN
• LINUX操作系统常用命令简介
• 仿真环境设置
COPYRIGHT FOR ZHOUQN
• 仿真环境设置
COБайду номын сангаасYRIGHT FOR ZHOUQN
COPYRIGHT FOR ZHOUQN
COPYRIGHT FOR ZHOUQN
• Linux操作系统：在pc机上，安装 (1) 虚拟机 (2) linux 操作系统 (3) 在linux操作系统中安装IC设计软件
COPYRIGHT FOR ZHOUQN
启动与登陆： (1) 虚拟机登陆
COPYRIGHT FOR ZHOUQN
• (2) 启动linux----点击start this virtual machine
基于cadence的低噪声放大器设计
圖 2-3、1dB 增益壓縮點(P1dB)之定義。 放大器中主動元件具有非線性，供應電壓有限制等這些因素，一般的
- 28 -
情形下輸入為小訊號時，輸出為線性放大且增益為定值和輸入功率較 無相關；但當輸入訊號之功率持續增大，其增益就會有逐漸變小乃至 於飽和無法提供增益。因此可以定義出 1dB 增益壓縮點(P1dB，如圖 2-3)用來衡量放大器之線性工作範圍。其定義為當輸入訊號之功率增 大到此強度時，其非線性之真實增益剛好比理想線性增益低 1dB，此 功率強度即為 P1dB。
- 35 -
(a)
(b)
圖 2-11、Direct Plot Form 視窗：(a) 繪製 s 參數，(b) 繪製 NF。 類似的方法也可以繪製穩定度 K 因子：Direct Plot Form 畫面中選取 Analysis 內的 sp，Function 內的 Kf 即可，在此不再贅述。 B. 線性度模擬 要模擬線性度，我們必需讓輸入的功率是可控制變數，在 schematic 裡我們就必需先在 port 這個元件做一些設定 。 選取輸入 port 如圖 2-12，改變裡面的綠色框框內的內容，Frequency Name 1 隨你取 名字，不取也無妨，Frequency 1 輸入頻段內你想要的頻率，Amplitude
- 32 -
圖 2-7、Choosing Analyses 視窗及 sp 模擬設定。
圖 2-8、Schematic 中 port 的選取畫面。
- 33 -
選完 port 之後，再輸入自己要掃描的頻率範圍(也可以掃描其他變 數)，在圖 2-9 的例子裡，我們輸入了 1GHz~5GHz 的範圍。下圖的 Sweep Type 內有 Linear （線性掃描） 、 Logarithmic （對數掃描） 、 Automatic（模擬軟體幫你選的最快速掃瞄） 。
Cadence下LNA设计与仿真
1 j(cgs cg )
+
gm rls jcgs
)+rlg +rls
gm ls cgs
电路结构
Ld Cd
Rb1 Mg2 Co
Mb
Rb2 RL
Mg1 Cg Vs Lg
Ls
Cadence仿真时，Vs和RL采用50ohm的port替换。
参数设置
VDD Mg Mb Rb1 Rb1 Co Cd Cg Lg Ls Ld 1.8V 120um 16um 10Kohm 3.742Kohm 19pF 5.82pF 2.86pF 7.19nH 0.457nH 726.7pH
匹配思路：先确定W使放大器符合 噪声设计要求，选择小电感ls，调 整cgs（并联一个小电容的方式） 达到阻抗匹配，再调整Lg使输入谐 振在工作频率上。
vin i（ in jlg +r lg +
1 j (cgs cg )
）+(iin +g m
iin )（jls +rls） jcgs
zin =(jlg +jls
3用vmware打开解压后最大的那个文件4打开过程中选择imoveit5系统用户名root密码0000006右键打开终端安装仿真所需pdk当前激活窗口为虚拟机状态下插入u盘将u盘中pdk安装包拷贝到任意目录
Cadence下LNA设计与仿真
Cadence下载地址： /c3Hua284nrags 密码 64e7 PDK下载地址： /s/1kVyBXhd 密码：dxzw
• •
• • •
仿真参考资料
1）重点参考七、八、九章： 链接：/s/1jHmJlWy 密码：k0ys 2）linux系统桌面关于LNA、mixer、VCO的 仿真资料
cadence仿真.
schematic子菜单用来在电路原理图上选取要显示的波形（点击 连线选取节点电压，点击元件端点选取节点电流），这个菜单比较 常用。
2019/3/20
其它有关的菜单项（3）
Outputs/Setup
当然我们需要输出的有时不仅仅是电流、电压，还有一些更高级的。 比如说：带宽、增益等需要计算的值，这时我们可以在Outputs/setup中设 定其名称和表达式。在运行模拟之后，这些输出将会很直观的显示出来。
2019/3/20
Calculator的使用
Calculator是 一个重要的数 据处理工具， 可以用来仿真 电源抑制比， 相位裕度，共 模抑制比
2019/3/20
其它有关的菜单项（3）
Results菜单
2019/3/20
模拟结果的显示以及处理
在模拟有了结果之后， 如果设定的output有 plot属性的话，系统 会自动调出waveform 窗口，并显示outputs 的波形，如左图
如图我们可以看出：运放的输出摆幅大约为-2.55V~2.55V
基于TSMC 0.18μm RF CMOS工艺的1.2 GHz LNA的设计和仿真
基于TSMC 0.18μm RF CMOS工艺的1.2 GHz LNA的设计和仿真祁赓; 黄海生; 李鑫; 惠强【期刊名称】《《电子元件与材料》》【年(卷),期】2019(038)012【总页数】6页(P84-88,94)【关键词】低噪声放大器; 共源共栅; 噪声系数; 功率增益; 1dB压缩点【作者】祁赓; 黄海生; 李鑫; 惠强【作者单位】西安邮电大学电子工程学院陕西西安 710121【正文语种】中文【中图分类】TN432在导航接收机中射频前端的信号宽度、噪声特性、插入损耗和射频阻抗等特性直接影响接收到的信号强度和噪声特性,从而影响后续基带处理部分的性能,包括跟踪环的环路性能以及导航定位结果的精度[1-2]。
而在接收机的射频前端中,LNA通常作为射频前端的首级器件决定着在天线之后的级联器件系统中的噪声性能,而后面几级器件的噪声经折算后被缩小,缩小的倍数等于其前面几级器件的增益之积[3-4]。
所以在射频前端领域的研究中,设计一款噪声系数更低、隔离度更好、具有一定增益和拥有较高线性度的LNA是研究人员努力的方向。
另外随着多模卫星导航系统的实施,多模多频接收机需要同时接收并处理多个卫星导航系统的信号。
本文基于源简并电感模式设计的LNA可以同时接收GPS L2频段和BDS B2频段的信号,并且在噪声系数、输入输出隔离度和线性度方面都有明显的优势,也为后面各级(如混频器)电路提供了足够高的增益以克服噪声对微弱输入信号的影响。
文中LNA的设计基于TSMC 0.18 μm RF CMOS工艺,带宽不小于100 MHz。
1 原理分析1.1 LNA结构分析由于设计的LNA是使用在针对L2/B2频段的全球定位接收机芯片上,带宽要求不小于100 MHz,所以设计采用了由Lee提出的源简并电感的结构模型,如图1所示。
图1 源简并电感结构模型Fig.1 Source degenerate inductance model图1中M1为共源方式连接的MOS管;Rs和Lg为栅端连接的电阻和电感;Ls为源端连接的电感。
第4次仿真实验-LNA仿真实验报告
低噪声放大器实验（虚拟实验）
（一）1MHz LN A
直流分析
交流分析
噪声分析:
输出信号的波形与LNA输入信号的波形对比
（二）100MHz LNA
(注：由于我的multisim 版本没有MRF5711LT1这个器件，故这部分数据借用同学的，做法一样)
直流分析
交流分析
噪声分析
思考题：
（1）比较100MHz LNA的输入信号频率为100MHz时，所获得的噪声系数与1MHz LNA的输入信号频率为1MHz相同幅度信号时的噪声系数的区别，并对差异的原因做探讨。
答：输入信号频率为100MHz时获得的噪声系数比输入信号频率为1MHz时的噪声系数大。
（应在同一个电脑上做）
（2）将1MHz LNA中的NPN管换为NMOS管后，相关的仿真结果会产生哪些不同，，并对原因做探讨。
答：换成NMOS管2N7000后
直流:
交流：
噪声：。
Cadence仿真工具的介绍.ppt
• Max Final Settle Delays：Rise/Fall：该两项值 填写一样，为表格中Tfight_time_max值。
• Add：为添加规则。 • Modify：为修改规则。 • Delete：为删除规则。
• Find Model… 模型分配。例如给电阻R706分配模型：首先选中电 阻R706，然后执行Find Model…命令，出现Model Browser界面。在 Model Type Filter中选中Espice Device，在Model Name pattern中输 入通配符*，列出库中的所有Espice Device模型，选中合适的模型。
摘要
• 1，调用并运行设置向导 ：PCB叠层信息、 DC 电压设置 、器件类属性 、仿真模型分 配 、正确的PINUSE属性 ；
• 2，提取和建立拓朴进行仿真 ； • 3，设置约束及赋予PCB ；
调用并运行设置向导
1，通过菜单Tools\Setup Advisor命令打开Database Setup Advisor 窗口，如 下图所示：
设置约束及赋予PCB
• Mapping Mode：指拓扑结构与PCB中的网络结构之间 的匹配方式。通常设为Pinuse and Refdes。
• Schedule：拓扑结构类型，可根据具体的要求进行设定 ，如果没有特殊要求可使用Template。
• Verify Schedule：选择Yes。 • Stub Length：Stub长度。Stub线俗称“线头”，比如
• Edit Model… 编辑模型参数 • Auto Setup 自动分配模型。当模型名与器件的device名相同时，
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
• •
• • •
仿真参考资料
1）重点参考七、八、九章： 链接：/s/1jHmJlWy 密码：k0ys 2）linux系统桌面关于LNA、mixer、VCO的 仿真资料
Cadence下新建project
•如上左：File-new-library选择attach to ……输入工程名—选择tsmc18rf •File-new-cellview选择工程名-输入设计名 •下次可直接file-open打开（如上右图） •若已有project：拷贝到pdk所在目录-新建同名project-直接file-open打开（如上右图）
Cadence下LNA设计与仿真
进入linux系统
• • • • • • 1、安装vmware 2、解压linux。。。 3、用vmware打开解压后最大的那个文件 4、打开过程中选择“ I move it ” 5、系统用户名root 密码000000 6、右键打开终端
安装仿真所需PDK
• 当前激活窗口为虚拟机状态下插入U盘，将U盘中PDK安 装包拷贝到任意目录： 例如 /usr/copy 并右键解压到该目录 在终端中进入此目录 cd /usr/copy 安装PDK perl pdkInstall.pl 1 /usr/pdktsmc Y 安装成功 终端中进入PDK所在目录 cd /usr/pdktsmc 终端中icfb打开cadence
S参数仿真设置
• Analyses-choose，设置完可保存设置，下次可直接调用设置 • 按 仿真
查看S参数
• Result-direct plot-main form • 点S22查看输出匹配情况
查看输出阻抗
• 选中real和imaginary • 点击ZM2
原理图便捷快捷键介绍
• • • •
• • • • •
插入元件 I 复制元件 C+鼠标选中元件 移动元件 M +鼠标选中元件 旋转元件： M +鼠标选中元件+ 90度旋转（R） 垂直镜像（CTRL+R） 取消上一步操作 U 删除元件 delete +鼠标选中元件 撤销上一个命令 ESC 取消“选中” crtl+D 进入cellview E 退出cellview ctrl+E
匹配思路：先确定W使放大器符合 噪声设计要求，选择小电感ls，调 整cgs（并联一个小电容的方式） 达到阻抗匹配，再调整Lg使输入谐 振在工作频率上。
vin i（ in jlg +r lg +
1 j (cgs cg )
）+(iin +g m
iin )（jls +rls） jcgs
zin =(jlg +jls
常用输入阻抗匹配方式
• • • • 共源放大器端接电阻 ：简单但噪声性能差; 共栅结构 ：1/gm=50 ，噪声系数>3dB ; 电阻串并联反馈 :易于实现超宽带，功耗大; 源简并电感技术:这里详细介绍的方法。 它能在输入阻抗匹配和最小化放大器噪 声两个方面实现最好的统一。
噪声最优化设计
WM ,opt 2 0 Leff Cox RS QL,opt 3
1 j(cgs cg )
+
gm rls jcgs
)+rlg +rls
gm ls cgs
电路结构
Ld Cd
Rb1 Mg2 Co
Mb
Rb2 RL
Mg1 Cg Vs Lg
Ls
Cadence仿真时，Vs和RL采用50ohm的port替换。Fra bibliotek参数设置
VDD Mg Mb Rb1 Rb1 Co Cd Cg Lg Ls Ld 1.8V 120um 16um 10Kohm 3.742Kohm 19pF 5.82pF 2.86pF 7.19nH 0.457nH 726.7pH
仿真结果-匹配
仿真结果-增益
仿真结果-噪声
仿真结果-稳定系数
输出匹配电路参数选择
• • • • • • • 先确定寄生电阻2.4ohm， 算出电感0.7264nH； XL=15.08 根据电感值选择电感，SP仿 真出寄生电阻（2.571） 2.571+11.43*j 并联等效：50.8+11.43*j 计算并联电容0.58pF 其它参数按照参考资料（1） 设置
1
参考文献： Shaeffer D K, Lee T H. A 1.5 V, 1.5 GHz CMOS low noise amplifier. In Symposium on VLSI Circuits, 1996, 32-33
源简并电感技术
Cg Lg
C
' gs
Vgs
g mVgs
Rs Ls