实验47验证性实验——移位寄存器逻辑功能测试和应用.docx

实验 47 验证性实验——移位寄存器逻辑功能测试和应用

一． 目的

l ． 移位寄存器的 功能； 2．掌握集成 路 4 位双向移位寄存器的使用方法；

3．学会 用移位寄存器 数据的串行、并行 和构成 形 数器。

二． 原理

l ．移位寄存器的特点

寄存器中所存的数据在

CP 脉冲作用下能依次左移或右移。

有些集成移位寄存器同

有左移或右移控制端， 可根据左移或

右移信号 双向移位的要求。 根据 D IR S 1 S 0

Q 0

16

15 14 13 12 11 10 9

移位寄存器存取信息方式的不同分

D 0 4

9

Q 1

V DD Q 0 Q 1 Q 2 Q 3 CP S 1 S 0

D 1 1

串入串出、串入并出、并入串出、

D 2 0

CD40194(74LS194)

4

Q 2

4 种形式。

D 3 D

R d

D IR D 0 D 1 D 2 D 3 D IL V SS

并入并出

C

本 用的 4

位双向通用移

D IL

Q 3

1

2 3

4

5

6

7

8

CP R d

位寄存器 CD40194 或 74LS194，两

者功能和引脚相同， 可互 使用。

(a)

(b)

符号及引脚排列如

47-1 所示。

图 47-1 CD40194 的逻辑符号 (a 图)及引脚功能 (b 图 )

其中， D 0、 D 1、 D 2、 D 3 并行

入端； Q 0、 Q 1、 Q 2、 Q 3 并行 出端： D IR 右移串行 入端，

D IL 左移串行 入端；

S 1 、S 操作模式控制端；ˉ R ˉ

脉冲 入端。

d 异步 (亦称 无条件 )清零端； CP

CD40194 有 5 种不同操作模式：即数据在

D 3、 D 2、 D 1、 D 0 端并行送入寄存、右移

(数

据由 Q 0→Q 3 移 )、左移 (数据由 Q 3→Q 0 移 )、保持及清零。

S 1 、S 和ˉR 端的控制作用如表 47-1 所示。 表 47-1 S 、S 0和 R ˉ 的控制作用

0 d 1 d

2．移位寄存 功能 输 入

输 出

器的用途 CP S

D D D D D

Q

d 1 0 IR

IL 0 1 2 3 0 1 2

3

R ˉ SD

QQ Q

移位寄存器

清零╳0╳╳ ╳╳╳╳╳╳0

0 0 0 除了可以作 寄 置数↑1 1

1 ╳ ╳a b

c d a

b

c d

存器外， 通 适当 右移 ↑ 1 0 1 D

SR

╳

╳ ╳ ╳ ╳ D SR Q 0 Q 1

Q 2

的 接， 可以成 左移

↑

1

1

╳

D

SL

╳

╳

╳ ╳

Q 1

Q 2

Q 3 D SL

移位寄存器型 保持↑100

n n n n

╳╳╳╳╳╳Q 0

Q 1 Q 2 Q 3 数器、 序脉冲

1

n

n

n

n

保持

↓

╳

╳ ╳

╳

╳

╳

╳ ╳

Q 0

Q 1

Q 2

Q 3

生器、 串行累加

器等， 可用作数据 ，即把串行数据 并行数据、 并行数据 串行数据等。

本

研究移位寄存器如何成 形 数器和数据的串、

并行 。 其他用途自行参考有关

料。

(1) 形 数器

形 数器如

47-2 所示，是把移位寄存器的 出反 到它的串行 入端，利用循

移位 数。把 出端 Q 3 与右移 入端 D IR 相 ， 初始状

Q 0Q 1Q 2Q 3=1000 ， 在

脉冲 CP 的作用下， Q 0Q 1 Q 2Q 3 将依次 0100→0010→0001→1000→⋯⋯

，如表 47-2 所

示。 然它是利用 4 个有效状 表示 数 果，

种 型的 数器通常称 形 数器。

47-2 所示 路可以由各个 出端 出在 上有先后 序的脉冲，因此也可作 序脉冲 生器。如果将 出端 Q 0 与左移串行 入端 D IL 相 接，即可左移循 移位。

(2) 数据串行、并行 入 出相互 ①串行 入／并行 出 路

串行输入／并行输出转换是指串行输入的数据，经转换电路后并行输出。图47-3 所示是由 CD40194(74LS194)4 位双向移位寄存器组成的7 位串行输入／并行输出转换电路。

Q0 Q1 Q2 Q3

CD40194 D IR

CP 47-2 形数器

并行出束志

串行右

Q0Q1Q2Q3S1Q4Q5Q6Q7S1

移入

“1”

1⋯d

CD40194(1) S0CD40194(2) S0“1”

d0d1

D IR D IR

R d n D 0D 1D 2D 3 R d D0D 1D 2D 3

R

d

CP CP

CP

“1”

47-3 七位串行入／并行出器

表 47-2 形数器功能表

电路中 S0端接高电平l， S1受 Q7控制，两片寄存器连接成CP Q0Q1Q2Q3串行输入右移工作模式。Q7是转换结束标志。当Q7=l 时。 S1为01000

0，使之成为 S1S0=0l 的串入右移工作方式，当Q7=0 时， S1=1，10100 20010

有 S1S0=11，则串行送数结束，标志着串行输入的数据已转换成30001并行输出了。其中所使用的非门可用74LS04( 见实验43) 或

CD4069( 见实验 62)。

串入／并出转换具体过程如下：表 47-3器功能表

转换前，ˉR d加低电平，使1、2 两CP Q0Q1Q2Q3Q4Q5Q6Q7明片寄存器的内容清零，此时S1S0=11，000000000清零寄存器执行并行输入工作方式。当第一101111111送数个 CP 脉冲到来后，寄存器的输出状态2d00111111右

3d1d0011111 Q0～ Q7为 01111111，与此同时 S1S0变移

4d2d1d001111

操为 01，转换电路变为执行串入右移工作5d3d2d1d00111

作

1 片的 D IR端加6 d 4d3d2d1d0011

方式，串行输入数据由七

入。随着 CP 脉冲的加入，输出状态的7d5d4d3d2d1d001

次8d6d5d4d3d2 d 1d00

47-3 所示。

变化可列成表901111111送数由表 47-3可知，右移操作七次后，Q7变为 0， S1S0又变为 11，说明串行输入结束。这时，串行输入的数码已转换成了并行输出。

当再来一个 CP 脉冲时，电路又重新执行一次并行输入，为第二组串行数码转换作好了

准备。

②并行输入／串行输出转换器

并行输入／串行输出转换器是指并行输入的数码经转换电路之后，换成串行输出。

图 47-4 所示是用两片 CD40194(74LS194) 组成的 7 位并行输入／串行输出转换电路，它比图 47-3 所示电路多了两个与非门G1和 G2，电路工作方式同样为右移。

寄存器清零后，加一

个转换启动信号 (负脉冲束

志

或低电平 )。此时，由于

G1&

方式控制S1S0为 11，转

换电路执行并行输入操作。当第一个 CP 脉冲到来后 ,Q0Q1Q2Q3Q4Q5Q6Q7

的状态为0D l D2D 3D4 D5D 6D7，并行

串行出

G2起Q 0Q1 Q2Q 3 S1

Q

4

Q

5

Q

6

Q

7 S1&信号

“1”

“1”D IR CD40194(2)

S

0“1”

D IR CD40194(1) S0

d CP012

D

3 R d CP D

4 D 5D 6D 7R d

R

D D D

CP

并行入

7 位并行入／串行出器

47-4