第09章习题

专业班级学号姓名

一、单項选择題

1. 下列不属于CPU数据通路结构的是（）。

A. 单总线结构

B. 多总线结构

C．部件内总线结构 D. 专用数据通路结构

2. 在单总线的CPU中（）.

A. ALU的两个输入端及输出端都可与总线相连

B. ALU的两个输入端可与总线相连，但输出端需通过暂存器与总线相连

C. ALU的一个输入端可与总线相连，其输出端也可与总线相连

D. ALU只能有一个输入端可与总线相连，另一输入端需通过暂存器与总线相连

3. 采用CPU总线结构的数据通路与不采用CPU内部总线的数据通路相比（）.

A. 前者性能较高

B. 后者的数据冲突问题较严重

C. 前者的硬件量大，实现难度高

D. 以上说法都不对

4. CPU的读/写控制信号的作用是（）。

A. 决定数据总线上的数据流方向

B. 控制存储器操作的读/写类型

C. 控制流入、流出存储器信息的方向

D. 以上都是

二、综合应用题

1.【2009年计算机联考真题】

某计算机字长16位，采用16位定长指令字结构，部分数据通路结构如图5-8所示。图中所有控制信号为1时表示有效，为0时表示无效。例如，控制信号MDRinE为1表示允许数据从DB打入MDR，MDRin为1表示允许数据从内总线打入MDR。假设MAR的输出一直处于使能状态, 加法指令“ADD(Rl)，R0”的功能为(R0)+((Rl))→(R1)，即将R0中的数据与R1的内容所指主存单元的数据相加，并将结果送入R1的内容所指主存单元中保存。

表5-1给出了上述指令取指和译码阶段每个节拍（时钟周期）的功能和有效控制信号，请按

表中描述方式用表格

．．．．．．每个节拍的功能和有效控制信号。

．．列出指令执行阶段

表

2. 某计算机的数据通路结构如图5-9所示，写出实现ADD Rl，（R2)的微操作序列（含取指令及确定后继指令地址）.

4．设有如图5-10所示的单总线结构，分析指令ADD@R0，R1的指令流程和控制信号。

5．图5-11是一个简化了的CPU与主存连接结构示意图（图中省略了所有的多路选择器）

其中有一个累加寄存器(ACC)，一个状态数据寄存器和其他4个寄存器：主存地址寄存器（MAR）、主存数据寄存器(MDR)、程序寄存器（PC)和指令寄存器（IR),各部件及其之间的连线表示数据通路，箭头表示信息传递方向。

要求：

(1) 请写出图中a、b、c、d个寄存器的名称。

(2) 简述图中取指令的数据通路。

(3) 简述数据在运算器和主存之间进行存/取访问的数据通路。

(4) 简述完成指令LDA X的数据通路（X为主存地址，LDA的功能为(X)→ACC)。

(5) 简述完成指令ADD Y的数据通路（Y为主存地址，ADD的功能为(ACC)+（Y)→ACC)。

(6) 简述完成指令STA Z的数据通路（Z为主存地址，STA的功能为(ACC)→Z)。