集成电路中的无源元件

• MOS 电阻
W 1 2 - ( V GS – V th ) V DS – --V 线性区 MOS 管的漏极电流为 I d = µ C OX ---，近 L 2 DS 1 - = ------------------------------------------------------------------------1 似于一个电阻 R DS = -------------------- ，其优 ∂I ⁄ ∂V DS µ C OX ( W ⁄ L ) ( V GS – V th – V DS ) 点是占用面积小，主要缺点是线性较差，温度系数较大
» N 型 GaAs 半导体、 欧姆接触 » > +1000ppm/°C
射频集成电路设计基础 > 集成电路中的无源元件 > 电阻
<< >> <
>
↵
8 of 30
• 电阻的温度和电压系数 TCR
1 dR - ⋅ -----– 温度系数 TCR = -R dT
» 一阶的电阻 - 温度函数 R(T) = RT0[1+TCR(T−T0)]， T0 通常取 27°C » 忽略二阶温度效应，两个相同材料的电阻 R1(T) = R1,T0[1+TCR(T−T0)]，
R R 2, T0
从中可以得出什么结论？
1 dR - ⋅ -----– 电压系数 VCR = -R dV » R ( V ) = R V 0 ( 1 + VCR ⋅ V )
» N-well 电阻的电压系数大约为 200ppm/V
•
∆W ∆R ∆L ∆W ∆R - = ------ – ------- + ------------ ≈ – ------电阻相对误差 -----R L W R W –
射频集成电路设计基础 > 集成电路中的无源元件 > 电阻
<< >> <
>
↵
9 of 30
• 电阻的匹配
– 不匹配的原因主要是集成电路工艺中 的不一致性，例如掩模制作中的尺寸 和对齐误差，注入、扩散和蚀刻过程 中的不均匀性等引起的 – 叉指形 (Interdigitized, Fingered) 的结构 可以提高元件之间的匹配程度 – 中心对称 (Common-centeroid, symmetrical) 的结构具有更好的匹配特 性，但是走线比较复杂，并且可能引 起寄生量的失配 – 使用 Dummy Layout
• S 型电阻的估算
– 每个方块电阻值为 R – 转角处的方块约为 0.5-.55 R – 接触孔所在方块电阻 ( 不含接触孔电阻 ) 约为 0.14 R ∴R ≈ ( 4 × 2 + 3 × 1 + 6 × 0.55 + 2 × 0.14 ) R = 14.58 R
Metal1
射频集成电路设计基础 > 集成电路中的无源元件 > 电阻
《射频集成电路设计基础》 讲义
集成电路中的无源元件
引言 一些基本概念 电阻 电容 电感概述 螺旋电感值的计算 电感模型 影响 Q 值的因素 电感的其他集成方式 参考文献
东南大学射频与光电集成电路研究所 陈志恒 , Sep-23, 2002
1 of 30
引言
• 衡量一种工艺是否适合于射频电路的集成不仅要看它能否提供高频性能 优良的晶体管，还要看它能否提供高品质的无源元件
1 1, T0 0 1, T0 - = --------------------------------------------------------- = ----------R2(T) = R2,T0[1+TCR(T−T0)] 的比值 ------------，
R (T) R2 ( T )
R [ 1 + TRC ( T – T ) ] R 2, T0 [ 1 + TRC ( T – T 0 ) ]
射频集成电路设计基础 > 集成电路中的无源元件 > 电容
<< >> <
>
↵
11 of 30
– 边缘电容 (Fringing)
» 有效地利用金属边缘 ( 横向 ) 的电容可以 极大地增加单位面积电容值 (10 倍以上 )
– PN 结电容 – 电容相对误差 ∆C ∆C ∆L ∆W δ( L + W ) -∝P ------- = ------ + ------- = --------------------- ，∴-----C A C L W LW
– 与分立元件电路设计相反，集成电路中晶体管随手可得而且所占面积越 来越小，而无源元件却因占用面积较大，代价昂贵。并且由于要兼顾整 体性能，尤其是晶体管的性能，集成无源元件的品质常常差强人意，因 此无源元件的大量使用对集成显然是不利 – 随着工艺的发展，当晶体管性能已经获得大幅度的提高，无源元件逐步 成为电路集成的瓶颈时，改进工艺就显得有必要。例如 CMOS 工艺， 目前已经出现所谓的 RF CMOS 和混合信号 (Mixed-Signal) CMOS，它们 与传统 CMOS 工艺的最显著区别就在于提供了较高品质的无源元件
Table 1: Capacitance Parameters of a 0.25µm CMOS Process
N+Active Area Area Area Area Area Area Area Area Fringe Fringe Fringe Fringe Fringe Fringe Substrate N+Active P+Active Poly M1 M2 M3 M4 Substrate Poly M1 M2 M3 M4 385 316 3? 71 42 42 61 36 32 38 54 37 53 30 40 63 24 25 21 1650 P+Active 1892 Poly 102 6180 5904 60 18 43 11 16 42 8 10 16 41 6 7 10 15 40 970 M1 34 52 M2 16 21 M3 10 14 M4 5 12 M5 4 10 M4P N-well 60 Units aF/µm2 aF/µm2 aF/µm2 aF/µm2 aF/µm2 aF/µm2 aF/µm2 aF/µm2 aF/µm aF/µm aF/µm aF/µm aF/µm aF/µm
射频集成电路设计基础 > 集成电路中的无源元件 > 电阻
<< >> <
>
↵
7 of 30
• 砷化镓工艺中的电阻
– 薄膜 (Thin Film) 电阻
» » » » » TaN 或 NiCr 合金 高精度 TCR < ±100ppm/°C 寄生效应小 R ~20-200Ω/square
– 砷化镓电阻
» P ＝ L ＋ W 为周长， A ＝ W × L 为面积 » 为了减小误差，应尽量减小 P/A 的比值，所以正方形比长方形误差小 » 为了提高匹配程度，两个电容的 P/A 比值应该相同
射频集成电路设计基础 > 集成电路中的无源元件 > 电容
<< >> <
>
↵Leabharlann Baidu
12 of 30
– 一个 0.25um CMOS 工艺中的电容参数
射频集成电路设计基础 > 集成电路中的无源元件 > 电容
<< >> <
>
↵
13 of 30
电感概述
• 电感在电路中的应用
– – – – – – 阻抗转换 调谐负载 反馈 滤波 单双端转换 分布式放大器
• 集成电感的可能性
– 低频：L 大，集成不 现实，多用分立元件 – 高频：L 较小，片外分立元件的精确难以控制，而在芯片上占用的面积 相对较小 – 现代 IC 工艺中金属层不断增加电感质量有可能同步提高
<< >> <
>
↵
4 of 30
• 趋肤效应 (Skin Effect)
1 δ = ---------------π f µσ – f: 频率， µ: 磁导率， σ: 电导率 – 距离导体表面 ( 或底面 ) x 处的电流密度为 J = J 0 ⋅ e –x ⁄ δ (A/m2)，如果导 体厚度为 t，宽度为 w，那么流过导体的总电流为 I =
射频集成电路设计基础 > 集成电路中的无源元件 > 一些基本概念
<< >> <
>
↵
3 of 30
– 砷化镓金属 - 半导体场效应管 (GaAs MESFET) 工艺中的物理层
» » » » 半绝缘砷化镓衬底 N 型砷化镓半导体 金属栅和金属连接层 欧姆接触和过孔
射频集成电路设计基础 > 集成电路中的无源元件 > 一些基本概念
射频集成电路设计基础 > 集成电路中的无源元件 > 一些基本概念
(2)
(3)
<< >> <
>
↵
5 of 30
电阻
• 电阻、电阻率和方块电阻 (Sheet Resistance)
–
Lρ ---L L- - = R ---= -R = ρ -----W tW Wt
I
t W
ρ L
– Sheet Resistance R = ρ/t
R
distance
射频集成电路设计基础 > 集成电路中的无源元件 > 电阻
<< >> <
>
↵
10 of 30
电容
• 介电常数、电容、边缘 (Fringe) 电容
– 自由空间的介电常数 ε0=8.854×10−12 (F/m) – 单位面积电容
ε0 εr C = -------t ox
(fF/µm2)
• 集成电路中的 “层” (Layer)
– 可以认为集成电路是在一块基座上不同几何尺寸的不同材料的堆砌
» » » » 基座：衬底 (Substrate)，机械支撑作用，构成元件的基本材料 半导体：不同掺杂浓度的半导体材料，主要用于形成有源器件 绝缘层：二氧化硅等，用作隔离和介质 连接层：金属、多晶硅，器件之间的连接；可构成电阻、电容、电感
• 集成无源元件的选择依据：成本 ( 占用面积小 )、品质因数、工作频率、 寄生参数、容差 (Tolerance)、匹配 (Matching)、稳定性 ( 温度系数 )、线 性度 ( 是否随电压变化 ) 等
射频集成电路设计基础 > 集成电路中的无源元件 > 引言
<< >> <
>
↵
2 of 30
一些基本概念
– 单位边长电容 fF/µm – 二氧化硅 εr=3.9, 如果 tox=1µm, Cox=34.5(aF/µm2)
εr
tox
• CMOS 工艺中的电容
– 平板电容
» 金属层叠：通常两层金属之间的电容只有 30-40 aF/µm2 » Poly-Poly2：~ 0.9 fF/µm2 » MIM (Metal-Insulator-Metal): ~1 fF/µm2
<< >> <
>
↵
6 of 30
• CMOS 工艺中的常见电阻材料 ( 数值仅供参考 )
Sheet Resistance Polysilicon Diffusion (silicide) Well 20-50 Ω/sq (non-silicide) 1-5 Ω/sq (silicide) 15-30 Ω/sq (N+) 40-200 Ω/sq (P+) 1-5 k Ω/sq (N-Well) Tolerance Absolute: ±10% Matching: 2% Absolute: ±2-10% Matching: 0.1-0.5% Absolute: ±30% Matching: ±5% Temperature Coefficient 500-1500 ppm/°C 500-1500 ppm/°C ~3000 ppm/°C
– 硅 (CMOS) 工艺中的物理层
» P 型或 N 型硅衬底，典型电阻率约 10Ω-cm，数百微米厚 » P 阱、 N 阱 (P-well, N-well)，方块电阻 >1kΩ，制作晶体管的基础，阱与 阱之间，阱与衬底之间具有隔离作用 » P 型和 N 型扩散层 (P-diff, N-diff)， MOS 管的源、漏极 » 多晶硅 (Poly) » 金属 (M1, M2, ...) » 接触孔和过孔 (Contacts and Vias)
(1)
∫0 ( J ⋅ w ) dx
t
=
∫0 ( J0 e –x ⁄ δ ⋅ w ) dx
t
= J 0 w δ ( 1 – e –t ⁄ δ )
所以导体的有效厚度为 t eff = δ( 1 – e –t ⁄ δ ) 其等效电阻为 l ρ l = ----------------------------------R = ---------– t ⁄ δ wt eff )σ w δ( 1 – e