2006年长江大学 数字电子技术考试试卷
数字电子技术试题及答案(题库)
《数字电子技术》试卷姓名：__ _______ 班级：__________ 考号：___________ 成绩：____________1. 有一数码10010011，作为自然二进制数时，它相当于十进制数（ ），作为8421BCD 码时，它相当于十进制数（ ）。
2.三态门电路的输出有高电平、低电平和（ ）3种状态。
3．TTL 与非门多余的输入端应接（ ）。
4．TTL 集成JK 触发器正常工作时，其d R 和d S 端应接（ ）电平。
5. 已知某函数⎪⎭⎫ ⎝⎛+⎪⎭⎫ ⎝⎛++=D C AB D C A B F ，该函数的反函数F =（ ）。
6. 如果对键盘上108个符号进行二进制编码，则至少要（ ）位二进制数码。
7. 典型的TTL 与非门电路使用的电路为电源电压为（ ）V ，其输出高电平为（ ）V ，输出低电平为（ ）V ， CMOS 电路的电源电压为（ ） V 。
8．74LS138是3线—8线译码器，译码为输出低电平有效，若输入为A 2A 1A 0=110时，输出 01234567Y Y Y Y Y Y Y Y 应为（ ）。
9．将一个包含有32768个基本存储单元的存储电路设计16位为一个字节的ROM 。
该ROM 有（ ）根地址线，有（）根数据读出线。
10. 两片中规模集成电路10进制计数器串联后，最大计数容量为（ ）位。
11. ）；Y 3 ＝（ ）。
12. 某计数器的输出波形如图1所示，该计数器是（ ）进制计数器。
13．驱动共阳极七段数码管的译码器的输出电平为（ ）有效。
二、单项选择题（本大题共15小题，每小题2分，共30分）（在每小题列出的四个备选项中只有一个是最符合题目要求的，请将其代码填写在题后的括号内。
错选、多选或未选均无分。
）1. 函数F(A,B,C)=AB+BC+AC 的最小项表达式为( ) 。
A ．F(A,B,C)=∑m （0，2，4） B. (A,B,C)=∑m （3，5，6，7） C ．F(A,B,C)=∑m （0，2，3，4） D. F(A,B,C)=∑m （2，4，6，7）2．8线—3线优先编码器的输入为I 0—I 7 ，当优先级别最高的I 7有效时，其输出012Y Y Y ••的值是（ ）。
数字电子技术测试试卷与答案精选全文完整版
可编辑修改精选全文完整版附录D 模拟试卷及参考答案D.1 模拟试卷一、填空（共10小题，每空2分，共40分）1、(8C.4)16 = （ ）10 =（ ）8=（ ）2421BCD 。
2、将160个字符用二进制编码，至少需要（ ）位二进制码。
3、已知F =A(B +C)+A +C ，则其对偶式为（ ）；其反函数为（ ）。
（直接用对偶规则和反演规则）。
4、已知TTL 与非门参数V CC =+5V ，U OH =3.6V ，U OL =0.4V ，U OFF =1.1V ，U ON =1.4V ，高电平输入时的抗干扰容限U NH 为（ ）。
5、连续异或1999个“1”的结果是（ ）。
6、如图D.1所示电路的输出函数F 为（ ）。
（化成最简“与或”式）F图D.1 题一（6）图7、图D.2为三态非门构成的电路，试根据输入条件填写表中的F 栏。
图D.2 题一（7）图表D.1题一（7）真值表D 1EN 1D 2EN 2F8、设计模值为61的自然二进制码计数器、十进制计数器和余3 BCD码计数器分别需要（）级、（）级和（）级触发器。
一个五位二进制加法计数器，由00000状态开始，问经过109个输入脉冲后，此计数器的状态为（）。
9、用（）片1024×4位的RAM可组成8K×8位的RAM，需要增加（）条地址线、（）条数据线。
10、在10位的倒T型电阻网络D/A转换器中，若U REF = ─10V，该D/A转换器能分辨的最小输出电压U LSB=（）mV。
二、选择题（共10小题，每小题2分，共20分）1、有符号位二进制数的补码为（10011），则对应的十进制数为（）。
A、-29B、+13C、-13D、-32、下列说法正确的是（）。
A、n个变量所构成的全部最小项之和恒等于0B、n个变量所构成的全部最大项之和恒等于0C、n个变量所构成的全部最小项之积恒等于1D、n个变量所构成的全部最大项之积恒等于03、下列说法正确的是（）。
数字电子技术期末考试题及答案(经典)
xxx~xxx学年第x学期《数字电子技术》期末复习题第一部分题目一、判断题（每题2分,共30分。
描述正确的在题号前的括号中打“√”，错误的打“×”）【】1、二进制有0 ~ 9十个数码，进位关系为逢十进一。
【】2、（325）8 ＞（225）10【】3、十进制数整数转换为二进制数的方法是采用“除2取余法”。
【】4、在二进制与十六进制的转换中，有下列关系：（100111010001）2=（9D1）16【】5、8421 BCD码是唯一能表示十进制数的编码。
【】6、十进制数85的8421 BCD码是101101。
【】7、格雷码为无权码，8421 BCD为有权码。
【】8、数字电路中用“1”和“0”分别表示两种状态,二者无大小之分。
【】9、逻辑变量的取值，１比０大。
【】10、在逻辑代数中，逻辑变量和函数均只有0和1两个取值，且不表示数量的大小。
【】11、逻辑运算1+1=1【】12、逻辑运算A+1+0=A【】13、因为逻辑表达式A+B+AB=A+B成立，所以AB=0成立。
【】14、在时间和幅度上均不连续的信号是数字信号，所以语音信号是数字信号。
【】15、逻辑函数的运算次序为：先算括号内，后算括号外；先求与，再求或，最后求非。
【】16、AB A C BC AB A C++=+【】17、逻辑函数表达式的化简结果是唯一的。
【】18、逻辑真值表、逻辑表达式、逻辑图均是逻辑关系的描述方法。
【】19、n个变量组成的最小项总数是2n个。
【】20、逻辑函数的化简方法主要有代数化简法和卡诺图化简法。
【】21、逻辑函数化简过程中的无关项一律按取值为0处理。
【】22、数字电路中晶体管工作在开关状态，即不是工作在饱和区，就是工作在截止区。
【】23、TTL或非门的多余输入端可以接高电平。
【】24、某一门电路有三个输入端A、B、C，当输入A、B、C不全为“1”时，输出Y为“0”，输入A、B、C全为高电平“1”时，输出Y为“1”，此门电路是或门电路。
数字电子技术试卷和问题详解
数字电子技术试卷(1)一．填空（16）1．十进制数123的二进制数是 1111011 ；十六进制数是 7B 。
2．100001100001是8421BCD 码，其十进制为 861 。
3．逻辑代数的三种基本运算是 与 ， 或 和 非 。
4．三态门的工作状态是 0 ， 1 ， 高阻 。
5．描述触发器逻辑功能的方法有 真值表，逻辑图，逻辑表达式，卡诺图，波形图 。
6．施密特触发器的主要应用是 波形的整形 。
7．设4位D/A 转换器的满度输出电压位30伏，则输入数字量为1010时的输出模拟电压为。
8．实现A/D 转换的主要方法有 ， ， 。
二．判断题（10）1．BCD 码即8421码 （ 错 ）2.八位二进制数可以表示256种不同状态。
（ 对 ）3．TTL 与非门与CMOS 与非门的逻辑功能不一样。
（ ）4．多个三态门的输出端相连于一总线上，使用时须只让一个三态门传送信号，其他门处于高阻状态。
（对 ）5．计数器可作分频器。
（ 对 ）三．化简逻辑函数（14）1．用公式法化简--+++=A D DCE BD B A Y ，化为最简与或表达式。
解；D B A Y +=-2．用卡诺图化简∑∑=m d D C B A Y ），，，，（）＋，，，，（84210107653),,,(，化为最简与或表达式。
四．电路如图1所示，要求写出输出函数表达式，并说出其逻辑功能。
（15）解；C B A Y ⊕⊕=， C B A AB C )(1++=，全加器，Y 为和，1C 为进位。
五．触发器电路如图2（a ）,（b ）所示，⑴写出触发器的次态方程； ⑵对应给定波形画出Q 端波形（设初态Q ＝0）(15)解；（1）AQ Q Q n +=-+1，（2）、A Q n =+1 六．试用触发器和门电路设计一个同步的五进制计数器。
（15）七．用集成电路定时器555所构成的自激多谐振荡器电路如图3所示，试画出V O ，V C 的工作波形，并求出振荡频率。
期末考试数字电子技术试题及答案(DOC)
数字电子技术基础试题（一）一、填空题 : （每空1分，共10分）1． (30.25) 10 = ( ) 2 = ( ) 16 。
2 . 逻辑函数L = + A+ B+ C +D = 。
3 . 三态门输出的三种状态分别为：、和。
4 . 主从型JK触发器的特性方程= 。
5 . 用4个触发器可以存储位二进制数。
6 . 存储容量为4K×8位的RAM存储器，其地址线为条、数据线为条。
二、选择题： (选择一个正确的答案填入括号内，每题3分，共30分 )1.设图1中所有触发器的初始状态皆为0，找出图中触发器在时钟信号作用下,输出电压波形恒为0的是：（）图。
图 12.下列几种TTL电路中，输出端可实现线与功能的电路是（）。
A、或非门B、与非门C、异或门D、OC门3.对CMOS与非门电路，其多余输入端正确的处理方法是（）。
A、通过大电阻接地（>1.5KΩ）B、悬空C、通过小电阻接地（<1KΩ）D、通过电阻接V CC4.图2所示电路为由555定时器构成的（）。
A、施密特触发器B、多谐振荡器C、单稳态触发器D、T触发器5.请判断以下哪个电路不是时序逻辑电路（）。
图2A、计数器B、寄存器C、译码器D、触发器6．下列几种A/D转换器中，转换速度最快的是（）。
图2A、并行A/D转换器B、计数型A/D转换器C、逐次渐进型A/D转换器D、双积分A/D转换器7．某电路的输入波形 u I 和输出波形 u O 如图 3所示，则该电路为（）。
图3A、施密特触发器B、反相器C、单稳态触发器D、JK触发器8．要将方波脉冲的周期扩展10倍，可采用（）。
A、10级施密特触发器B、10位二进制计数器C、十进制计数器D、10位D/A转换器9、已知逻辑函数与其相等的函数为（）。
A、B、C、D、10、一个数据选择器的地址输入端有3个时，最多可以有（）个数据信号输出。
A、4B、6C、8D、16三、逻辑函数化简（每题5分，共10分）1、用代数法化简为最简与或式Y= A +2、用卡诺图法化简为最简或与式Y= + C +A D，约束条件：A C + A CD+AB=0四、分析下列电路。
最新-2007-1《数字电子技术》试题a电气系05级大二使用参考汇总
2006-2007-1《数字电子技术》试题A电气系05级大二使用参考2006~2007学年第一学期期末考试 《数字电子技术》试题(A)(适用班级：电信0531—32；电气0531—34；计控0531；应电0531—33)一、单选题(每题1分)1. 二进制数1110111.11转换成十进制数是 （ ）。
A ．119. 125 B ．119. 3 C ．119 . 375 D ．119.752. 已知逻辑函数的真值表如下，用卡诺图化简其逻辑表达式是（ ）。
A ．C Y = B ．ABC Y = C ．C AB Y += D ．C AB Y +=图1－13. 下列逻辑门类型中，可以用（ ）一种类型门实现另三种基本运算。
A ．与门B ．非门C ．或门D ．与非门 4. 根据反演规则，E DE C C A Y ++⋅+=)()(的反函数为（ ）。
A. E E D C C A Y ⋅++=)]([B. E E D C C A Y ⋅++=)(C. E E D C C A Y ⋅++=)(D. E E D C C A Y ⋅++=)(5. 为实现数据传输的总线结构，要选用( )门电路。
A 或非 B OC C 三态 D 与或非6. 输出端可直接连在一起实现“线与’’逻辑功能的门电路是( )。
A 与非门B 或非门C 三态门D OC 门7. TTL 与非门的关门电平是0.8V ，开门电平是2V ，当其输入低电平为0.4V ，输入高电平为3.2V 时， 其低电平噪声容限为( )。
A 0.4VB 1.2VC 1.8VD 2.4V 8. 门电路的平均传输延迟时间是（ ）。
A t pd = t PHL B t pd = t PLHC t pd =(t PHL + t PLH )/2D t pd =(t PHL - t PLH )/2 9. 维持一阻塞D 触发器是( )。
A 下降沿触发 B 上升沿触发 C 高电平触发 D 低电平触发10. 能把缓慢变化的输入信号转换成矩形波的电路是 ( )。
长江大学数字电子技术期末试卷
长江大学期终考试试题数字电子技术（A卷）一、填空题：（每空2分，共30分）（1）（11100.011）2 =( )10 =( )8421BCD （2）(204.125)10 =( )2=( )8=( )16（3）字母TTL代表( )。
（4）三态门的输出状态共有( )三个状态。
（5）将模拟信号转换为数字信号需经过（）四个步骤。
（6）触发器的触发方式可分为电平触发和（）触发。
（7）逻辑门电路输出端可驱动同类门电路的个数称为( )。
（8）将)+AY++=化为最小项形式为+A)((CBBC（）。
（9）（）（译码器，编码器）的特点是在任一时刻只有一个输入有效。
（10）一位半加器具有( )个输入和两个输出。
（11）已知A/D转换器的分辨率为8位，其输入模拟电压范围为0～5V，则当输入电压为 1.96V时，输出数字量为（）。
（12）利用双稳态触发器存储信息的RAM称为（）RAM。
二、（共10分）（1）(4分) 用代数法化简：CBBCCBABCDAAF++++=（2）(6分) 用卡诺图化简：∑∑+=m d8)4,2,1, (0,6,7,10)5,3,(D)C,B,,Y(A三、（10分）已知逻辑电路如图1所示，试分析其逻辑功能。
（要求：写出简化逻辑表达式、真值表和逻辑功能。
）图1四、（12分）如图2，分别用（1）八选一数据选择器；（2） 3－8线译码器74LS138及其逻辑门；实现逻辑函数： （说明：A 2 为高位） C B A C B A AC F ++=五、（15分）电路和波形如图3 （a ）,(b)所示，设Q 0 ,Q 1 的初态均为0。
（1）写出驱动方程，状态方程和输出方程；（2）画出Q 0 ,Q 1和Y 的波形(直接画在本试卷上)。
图3 （a ）D 4D 5D 6D7A 0 A 1 A 2 D 0D 1D 2D 3Y … 图2A图3 （b）六、（12分）试利用集成计数器74LS161(图4)和必要的逻辑门，（1）用反馈清零法构成12进制计数器；（2）用反馈置数法构成8进制计数器，要求计数器的初始状态为“0”；( 上述均要求画出状态转换图。
长江大学数字电子技术复习
22
五、时序电路的分析与设计
时序逻辑电路的分析：根据已经给定的逻辑电路图，找出 在输入信号和时钟信号作用下电路状态和电路输出的变化 规律，从而得到电路的逻辑功能。 基于触发器的时序逻辑电路的分析步骤： （1） 分析电路组成，写出三个向量函数（驱动方程、时 钟方程和输出方程）。 （2） 求每个触发器的状态方程。
2014-5-3 39
F红 1 1 P T D0 D1 D2 D3 CP CP Cr 1
2014-5-3 40
LD
74LS161
S1 S2 A3 A0 A1 A2
Q0 Q1 Q2 Q3
F0 F1 F2 F3 F4 F5 F6 F7
74LS138
F黄
F蓝
F绿
CP顺序 0
1 0
2 0
3 0
4 0
1
2 3 4 5 6 7 8
⑹检查所设计的电路能否自启动
2014-5-3 31
1 、试用 74161 设计一个同步十进制计数器， 要求采用两种不同的方法。
2014-5-3
32
第一种方案：设从 Q 3 Q 2 Q 1 Q 0 ＝ 0000 状态开始 计数，取 D 3 D 2 D 1 D 0 =0000 。 ①采用置数控制端获得 N 进制计数器一般都从 0 开 始计数。写出 S N-1 的二进制代码为S N-1 ＝ S 10-1 ＝ S 9 ＝ 1001 ②写出反馈归零（置数）函数。 由于计数器从 0 开 始计数，应写反馈归零函数
2014-5-3
19
8421BCD码
0 0 0 0 0 0 0 0 1 1 0 0 0 0 1 0
1
1
1
0
0
0
0
0
数字电子技术4套期末试卷含答案
《数字电子技术基础》(第一套)一、填空题：（每空1分，共15分）=+的两种标准形式分别为（）、（）。
1．逻辑函数Y AB C2．将2004个“1”异或起来得到的结果是（）。
3．半导体存储器的结构主要包含三个部分，分别是（）、（）、（）。
4．8位D/A转换器当输入数字量为5v。
若只有最低位为高电平，则输出电压为（）v；当输入为，则输出电压为（）v。
5．就逐次逼近型和双积分型两种A/D转换器而言，（）的抗干扰能力强，（）的转换速度快。
6．由555定时器构成的三种电路中，（）和（）是脉冲的整形电路。
7．与PAL相比，GAL器件有可编程的输出结构，它是通过对（）进行编程设定其（）的工作模式来实现的，而且由于采用了（）的工艺结构，可以重复编程，使它的通用性很好，使用更为方便灵活。
二、根据要求作题：（共15分）1．将逻辑函数P=AB+AC写成“与或非”表达式，并用“集电极开路与非门”来实现。
2．图1、2中电路均由CMOS门电路构成，写出P、Q 的表达式，并画出对应A、B、C的P、Q波形。
三、分析图3所示电路：（10分）1）试写出8选1数据选择器的输出函数式；2）画出A2、A1、A0从000~111连续变化时，Y的波形图；3）说明电路的逻辑功能。
四、设计“一位十进制数”的四舍五入电路（采用8421BCD码）。
要求只设定一个输出，并画出用最少“与非门”实现的逻辑电路图。
（15分）五、已知电路及CP、A的波形如图4(a) (b)所示，设触发器的初态均为“0”，试画出输出端B和C的波形。
（8分）BC六、用T触发器和异或门构成的某种电路如图5(a)所示，在示波器上观察到波形如图5(b)所示。
试问该电路是如何连接的？请在原图上画出正确的连接图，并标明T的取值。
（6分）七、图6所示是16*4位ROM和同步十六进制加法计数器74LS161组成的脉冲分频电路。
ROM中的数据见表1所示。
试画出在CP信号连续作用下的D3、D2、D1、D0输出的电压波形，并说明它们和CP 信号频率之比。
长江大学非电类2012-2013数电试卷A-推荐下载
2012─2013学年 第 1 学期《 数字电子技术 》课程考试试卷( A 卷)专业：机械、材料 年级：10级 考试方式：闭卷 学分：2.5考试时间：110分钟 考试日期: 2011.12.18解题时，必须写出必要的解题过程。
一、(18分，每空1分) 填空题 1、（101011.101）2=（ ）8 =（ ）16 =（ ）102、（67.13）10 =（ ）2 =（ ）8421BCD 码 （52.6）10 =（ ）5421BCD 码3、A ／D 转换的四个基本过程分别是（ ）（ ）（ ）和（ ）。
4、利用施密特触发器可以把正弦波，三角波等波形变换成（ ）波形。
5、三态门有三种输出状态，分别是（ ）（ ）和（ ）。
6、已知A ／D 转换器的分辨率为8位，其输入模拟电压范围为0～5V ，当输出数字 量为10000001时，对应的输入模拟电压为（ ）。
7、对于电平触发的D 触发器，CP=1时，Q 输出端的信号总是和D 输入信号（ ），在CP=0时，Q 输出（ ）。
8、单稳态触发器有（ ）个稳定状态。
二、( 8分)逻辑函数化简 (1) D C B D C A C +++=B A F (2) 卡诺图化简：()()∑∑+=d m D C B A F 10,7,6,513,9,4,1),,,(题号一二三四五六七八总分阅卷人得分三、（10分）求出并化简下述电路的输出函数表达式，列出真值表并分析其逻辑功能。
四、（14分）（1）用译码器74LS138实现函数F1=AB+AC的逻辑功能；（2）用数据选择器74LS151实现函数F2（A,B,C,D）=∑m(0,2,3,7,9,10,14)的逻辑功能。
五、（12分）用与非门设计一个3变量“多数表决电路”。
六、（20分）74LS161为异步清零、同步置数的集成四位二进制计数器，ET=EP=1时的功能为加计数，RCO 为进位输出。
74LS90为异步清零、异步置9的集成二-五-十进制计数器，其功能表见考卷后面的附录。
大学课程《数字电子技术基础》试题及答案
大学课程《数字电子技术基础》试题及答案一、填空题时序逻辑电路1.所谓时序逻辑电路是指电路的输出不仅与当时的有关，而且与电路的有关。
答：输入，历史状态2.含有触发器的数字电路属于逻辑电路。
答：时序3.计数器按照各触发器是否同时翻转分为式和式两种。
答：同步，异步4.某计数器状态转换图如图,该电路为________进制计数器。
答：55.某计数器的输出波形如图1所示，该计数器是进制计数器。
答：56. N个触发器可以构成最大计数长度（进制数）为的计数器。
答： 2N7．若要构成七进制计数器，最少用个触发器，它有个无效状态。
答： 3 18.若要构成十进制计数器，至少用个触发器，它有个无效状态。
答：4 69.串行传输的数据转换为并行传输数据时，可采用寄存器。
答：移位10.组成计数器的各个触发器的状态，能在时钟信号到达时同时翻转，它属于计数器。
答：同步11.组成计数器的各个触发器的状态，在时钟信号到达时不能同时翻转，它属于计数器。
答：异步12.两片中规模集成电路10进制计数器串联后，最大计数容量为（）位。
答：10013．驱动共阳极七段数码管的译码器的输出电平为（）有效。
答：低二、选择题时序逻辑电路1.时序逻辑电路中一定包含。
A、触发器B、组合逻辑电路C、移位寄存器D、译码器答：A2.在同步计数器中，各触发器状态改变时刻（）。
A、相同B、不相同C、与触发器有关D、与电平相同答：A3.同步时序逻辑电路和异步时序逻辑电路比较，其差别在于后者。
A.没有触发器B. 没有统一的时钟脉冲控制C.没有稳定状态D. 输出只与内部状态有关答：B4.有一个左移移位寄存器，当预先置入1011后，其串行输入固定接0，在4个移位脉冲CP 作用下，四位数据的移位过程是（）。
A. 1011--0110--1100--1000--0000B. 1011--0101--0010--0001--0000C. 1011--1100--1101--1110--1111D. 1011--1010--1001--1000—0111答：A Array 5.某计数器的状态转换图如右：其计数的容量为( )A．8 B. 5C. 4D. 3答：B6．同步时序逻辑电路和异步时序逻辑电路比较，其差别在于后者。
2006-2007试卷
北京航空航天大学2005－2006 学年第二学期期末《数字电子技术基础》考试A 卷班级______________学号_________姓名______________成绩_________2006年7月12日班号 学号 姓名 成绩《 数字电子技术基础 》期末考试卷注意事项：1、答案写在每个题目下面的空白处，如地方不够可写在上页背面对应位置； 2、最后两页为草稿纸。
题目：一、求解下列问题：1．求函数CD C B A f ++=)(1的反函数和对偶函数。
（4分）2．用卡诺图将具有约束项的逻辑函数∑∑+=)119,8,310()141312107652(),,,(，，，，，，，，，，d m D C B A F 化简为最简与或式。
（6分）3．图1中，G 1为TTL 三态门，G 2为TTL 与非门。
当C =0和C =1时，试分别说明在下列情况下，万用表的读数？输出电压u o 各为多少伏？（5分）（1）波段开关S 接到①端。
（2）段开关S 接到②端。
①②3.2V 0.2V 图14．（1）写出图2(a)所示21F F 和的表达式，说明该电路能完成什么逻辑功能。
（7分） （2）用集成4位二进制计数器74LS161采用置数法（同步置数）实现十二进制计数器，直接在图2(b)上画。
（8分）(a) (b)图25．某一控制系统中，要求所用D/A 转换器的精度小于0.25%,试问应选用多少位的D/A 转换器？（5分）二、设计一个四变量的多数表决电路，当输入变量A 、B 、C 、D 有3个或3个以上输出为1，输入为其他状态是输出为0。
要求：（1）列出真值表；（2）写出表达式；（3）用八选一数据选择器实现；（4）用两片74LS138译码器和适当门电路实现。
（八选一数据选择器和74LS138译码器如图3所示，在图上连线即可。
）（15分）图3F 12F A B CQ AQ B Q C Q D CP74LS161PTD C B A L D C rR CO三、按图4所示JK 触发器的输入波形，试画出主从触发器及负边沿JK 触发器的输出波形。
2005~2006数字电子技术试卷A答案
2005年---2006年第一学期《数字电子技术基础》期末考试试卷(A姓名: 学号: 专业班级:一、填空题(每空1分,共5分1.十进制9用余3码表示为 1100 。
2. 逻辑函数Y=A (B+C ,其反函数Y =CB A 。
对偶函数Y ’= A + BC 。
3. OC 门在实际使用时必须在输出端外接负载电阻和电源。
4. 设计模值为30的计数器至少需要 5 级触发器。
二、选择题(每题2分,共10分1. 逻辑函数的描述有多种,下面 B 描述是唯一的。
A.逻辑函数表达式B.卡诺图C.逻辑图D. 文字说明 2. 一只四输入与非门,使其输出为0的输入变量取值组合有 D 种。
A.15B.8C.7D.1 3. 可用来暂时存放数据的器件是 B 。
A.译码器B.寄存器C.全加器D.编码器4. D 可用来自动产生矩形脉冲信号。
A.施密特触发器B.单稳态触发器C.T 触发器D. 多谐振荡器 5. 单稳态触发器的主要用途是 C 。
A.整形、延时、鉴幅B. 整形、鉴幅、定时C.延时、定时、整形D.延时、定时、存储三、化简题(每题5分、共10分用卡诺图化简下列逻辑函数,要求用与或式。
⒈ D C A D C A C B A D C ABD ABC Y +++++= 解:D A D C A D C A C B A DC ABD ABC Y +=+++++=⒉ ∑∑+=15,14,13,12,11,10(9,8,7,6,5(d m Y解:BD BC A d m Y ++=+=∑∑15,14,13,12,11,10(9,8,7,6,5(四、分析题(共30分1.(本题10分分析电路,要求给出最简的与或逻辑表达式。
解:⒈逐级写表达式并化简:(6分C B A B A C B B A B A BC B A BC B A Y +=+⋅+=⋅⊕=+⊕=(((⒉列真值表:(2分⒊逻辑功能:(2分当C 为0时,输出Y 为两输入A 、B 异或,当C 为1时,输出Y 为A · B 。