大工《数字电路与系统》课件第二章(Part_IV)
合集下载
北京化工大学 数字逻辑-数电课件 第02章 逻辑代数
0000
ABC
0010
ABC
0100
ABC
0 1 1 1 ABC
1000
ABC
1 0 1 1 ABC
1 ቤተ መጻሕፍቲ ባይዱ 0 1 ABC
复合逻辑运算
与非逻辑运算
2.1.2 基本逻辑运算
Y AB
或非逻辑运算
Y AB
与或非逻辑运算 Y AB CD
异或逻辑运算 Y A B AB A B
同或逻辑运算 YA B+AB=A B
2-11
复合逻辑运算
2.1.2 基本逻辑运算
2-12
异或运算规则
Y= A B
不同出一 AB Y 00 0 01 1 10 1 11 0
2.1.2 基本逻辑运算
2-13
同或运算规则
Y= A ⊙B
相同出一 AB Y 00 1 01 0 10 0 11 1
2.1.2 基本逻辑运算
2-14
异或与同或逻辑的关系
2.1.2 基本逻辑运算
ABA B ABAB
A BAB A BA B
A BABAB ABA BA B
2-15
2.1.3 逻辑函数和真值表
2-20
2.1.3 逻辑函数和真值表
表达式是逻辑函数的又一种表示方法。 根据真值表可以方便地写出逻辑函数表达式。 其方法是：
选择真值表中所有函数值Y＝1所对应的 输入变量取值组合，用逻辑乘表示它们（逻 辑乘是这样确定的：当输入变量的取值为1时， 用原变量表示，当输入变量的取值为0时，用 反变量表示)，再将全部逻辑乘相加便可得到 逻辑函数的与－或表达式，也称为 “积之和” 表达式。
一个逻辑函数可以有多种表示方法。
2-16
数字电路 完整课件讲解
• 栅极电容的电荷不易泄漏掉，容易由于外界静电 感应积累电荷，在栅极产生较高的电压，造成栅极 氧化层击穿，损坏MOS管。
2.1.4 MOS 管的开关特性
• 在数字集成电路中，一般都 在输入端加上保护电路。如图 在GS间加保护二极管DZ，当静 电压超过一定限度后，二极管 击穿导通，使静电荷泄放保护 氧化层不被击穿。
二、 CMOS 与非门、或非门、与门和或门
2、CMOS门电路的构图原则
①工作管（NMOS）与负载管（PMOS）要成对出现。 同一对NMOS、PMOS管栅极接在一起作为输入端； NMOS管的B极均接地，PMOS管的B极均接电源 ②工作管相串，相应的负载管应相并；工作管相并 相应的负载管相串。 ③工作管先串后并，则负载管应先并后串，工作管 先并后串，则负载管先串后并。 ④工作管相串为“与”，相并为“或”，由工作 管组 与负载管组联接点引出则倒相。
二个概念：
（1）输出高电平电流IOH
• 输出uo为高电平时，CMOS反相 器中，PMOS管T2导通，NMOS管T1 截止。Io从VDD经TP流出，供给负 载 RL 。 • 这时负载RL是向反相器索取电流，所以常常形 象地称之为拉电流负载，并把反相器能够输出的 最大电流IOH，叫带拉电流负载的能力。
（二）CMOS反相器的静态特性 2、输出特性： uo f (i0 )
（二）CMOS反相器的静态特性 1、输入特性： i I f (u I )
• 正常工作电压情况下，由于MOS 管输入电阻很高，iI≈0；
• 当uI＞VDD＋uDF时，保护二极管
D3导通，电流急剧增加； 当uI< - uDF时，D1导通，i1经D1、
RS流出，见P96图2.3.3（c）
（二）CMOS反相器的静态特性 2、输出特性： uo f (i0 )
2.1.4 MOS 管的开关特性
• 在数字集成电路中，一般都 在输入端加上保护电路。如图 在GS间加保护二极管DZ，当静 电压超过一定限度后，二极管 击穿导通，使静电荷泄放保护 氧化层不被击穿。
二、 CMOS 与非门、或非门、与门和或门
2、CMOS门电路的构图原则
①工作管（NMOS）与负载管（PMOS）要成对出现。 同一对NMOS、PMOS管栅极接在一起作为输入端； NMOS管的B极均接地，PMOS管的B极均接电源 ②工作管相串，相应的负载管应相并；工作管相并 相应的负载管相串。 ③工作管先串后并，则负载管应先并后串，工作管 先并后串，则负载管先串后并。 ④工作管相串为“与”，相并为“或”，由工作 管组 与负载管组联接点引出则倒相。
二个概念：
（1）输出高电平电流IOH
• 输出uo为高电平时，CMOS反相 器中，PMOS管T2导通，NMOS管T1 截止。Io从VDD经TP流出，供给负 载 RL 。 • 这时负载RL是向反相器索取电流，所以常常形 象地称之为拉电流负载，并把反相器能够输出的 最大电流IOH，叫带拉电流负载的能力。
（二）CMOS反相器的静态特性 2、输出特性： uo f (i0 )
（二）CMOS反相器的静态特性 1、输入特性： i I f (u I )
• 正常工作电压情况下，由于MOS 管输入电阻很高，iI≈0；
• 当uI＞VDD＋uDF时，保护二极管
D3导通，电流急剧增加； 当uI< - uDF时，D1导通，i1经D1、
RS流出，见P96图2.3.3（c）
（二）CMOS反相器的静态特性 2、输出特性： uo f (i0 )
数字电路与逻辑设计第二章
（7）扇出系数 C ）扇出系数V 扇出系数表示与非门输出端最多能接同类与非门的个数，或称为负载能力。一般门电路的扇出系数为８ 扇出系数表示与非门输出端最多能接同类与非门的个数，或称为负载能力。一般门电路的扇出系数为８，而驱动 或称功率门）的扇出系数可达15～ 。 门（或称功率门）的扇出系数可达 ～25。 （8）平均传输延迟时间 ）
三态门总线结构 当EN1、EN2……ENn 轮流出现高电平时， 轮流出现高电平时，三 态门TS1、TS2……TSn 轮流将A1、B1，A2、 B2……An、Bn以与非 的形式送到总线BUS上 的形式送到总线 上
三态门双向传输 当EN = 0时，三态门TS1 时 工作， 禁止， 工作，TS2禁止，数据A 传送到B ；当EN =1时， 时 禁止， 三态门TS1禁止，TS2工 作，数据B传送到A
t pd
是一个反映门电路工作速度快慢的重要参数。信号经过任何门电路都会产生时间的延迟， 是一个反映门电路工作速度快慢的重要参数 。信号经过任何门电路都会产生时间的延迟 ，这是由 器件本身的物理特性所决定的。 器件本身的物理特性所决定的。
延时测量 电路 平均传输延迟时间
输入、 输入、输出 电压波形
t pd = (t phl + t plh ) / 2
按逻辑功能分类
第2章 组合逻辑电路 章
2.1 集成逻辑门
基本逻 辑运算 基本 逻辑 门 与、或、非 组成 复杂逻辑运算
与门、或门、 与门、或门、非门
构成
复合逻辑门、 复合逻辑门、复杂逻辑电路
双极型集成逻辑门（ 双极型集成逻辑门（TTL、ECL、I2L、HTL ） 、 、 、 集成逻辑门 单极型集成逻辑门（ 单极型集成逻辑门（NMOS、CMOS ） 、
数字电路与系统
数字电路与系统
第二章、逻辑代数基础 Part 1
1
数字电路与系统
第二章 习题
第五版 如果采用第四版教科书 2.1-(2,6,7)；2.151.7-(2,6,7)；1.8(2,5,8,9) (2,5,8,9) 2.20-(c,d)；2.26-(2,5)； 1.9-(c,d )；1.10-(2,5)； 2.10-(2,4)； 1.11-(2,4)；1.12-(4,5) 2.11-(4,5) 1.13-(6,7,9)；1.142.18-(6,7,8)； (2,5)；1.15-(2,3)； 2.19-(2,5)；2.2-(2,3) 2.12-(1,3)；2.13-(2,3)； 1.16-(1,3)；1.17-(2,3)； 2.22-(1,4) 1.20(1,4)
22
数字电路与系统
§2.1 逻辑代数运算
反演定理
将函数 Y 式中所有的…
• • •
“ ” 换成 “ + ”，“ + ” 换成 “ ” ； “ 0” 换成 “1”，“1” 换成 “0” ； 原变量换成反变量，反变量换成原变量，
⋅
⋅
则所得到的表达式是 Y 的表达式。
注意： 1. 变换时要保持原式中逻辑运算的优先顺序； 2. 不属于单个变量上的反号应保持不变。
29
数字电路与系统
提示：逻辑等式证明的方法
方法一、分别列出等式两边逻辑式的真值表，若 真值表完全相同，则等式成立； 方法二、分别画出等式两边逻辑式的卡诺图（是 一种邻接真值表，见§2.3），若卡诺图相同，则 2.3 等式成立。 由于逻辑变量个数的增多而使用不便
30
数字电路与系统
提示：逻辑等式证明的方法（续）
变量与常量
同一个变量 重叠律 原变量与反 互补律 A⋅ A = 0 A+ A =1 变量之间的 -还原律 关系 A= A A+B=B+A 交换律 A⋅ B = B ⋅ A 结合律 ( A ⋅ B) ⋅ C = A ⋅ ( B ⋅ C ) (A+B)+C= A+(B+C) 应用) 分配律 A(B+C)=AB+AC A+BC=(A+B)(A+C) (应用) 反演律 A ⋅ B = A + B A + B = A ⋅ B DeMorgan 19
第二章、逻辑代数基础 Part 1
1
数字电路与系统
第二章 习题
第五版 如果采用第四版教科书 2.1-(2,6,7)；2.151.7-(2,6,7)；1.8(2,5,8,9) (2,5,8,9) 2.20-(c,d)；2.26-(2,5)； 1.9-(c,d )；1.10-(2,5)； 2.10-(2,4)； 1.11-(2,4)；1.12-(4,5) 2.11-(4,5) 1.13-(6,7,9)；1.142.18-(6,7,8)； (2,5)；1.15-(2,3)； 2.19-(2,5)；2.2-(2,3) 2.12-(1,3)；2.13-(2,3)； 1.16-(1,3)；1.17-(2,3)； 2.22-(1,4) 1.20(1,4)
22
数字电路与系统
§2.1 逻辑代数运算
反演定理
将函数 Y 式中所有的…
• • •
“ ” 换成 “ + ”，“ + ” 换成 “ ” ； “ 0” 换成 “1”，“1” 换成 “0” ； 原变量换成反变量，反变量换成原变量，
⋅
⋅
则所得到的表达式是 Y 的表达式。
注意： 1. 变换时要保持原式中逻辑运算的优先顺序； 2. 不属于单个变量上的反号应保持不变。
29
数字电路与系统
提示：逻辑等式证明的方法
方法一、分别列出等式两边逻辑式的真值表，若 真值表完全相同，则等式成立； 方法二、分别画出等式两边逻辑式的卡诺图（是 一种邻接真值表，见§2.3），若卡诺图相同，则 2.3 等式成立。 由于逻辑变量个数的增多而使用不便
30
数字电路与系统
提示：逻辑等式证明的方法（续）
变量与常量
同一个变量 重叠律 原变量与反 互补律 A⋅ A = 0 A+ A =1 变量之间的 -还原律 关系 A= A A+B=B+A 交换律 A⋅ B = B ⋅ A 结合律 ( A ⋅ B) ⋅ C = A ⋅ ( B ⋅ C ) (A+B)+C= A+(B+C) 应用) 分配律 A(B+C)=AB+AC A+BC=(A+B)(A+C) (应用) 反演律 A ⋅ B = A + B A + B = A ⋅ B DeMorgan 19
电子技术精品课程-数字电路第2章 逻辑门电路 40页-41页PPT精品文档
常用门电路有与门、或门、非门（反相器）、与非门、 或非门、与或非门和异或门等。
逻辑0、1： 电路中用高、低电平来表示。
获得高、低电平的基本方法：利用半导体开关元件 的导通、截止（即开、关）两种工作状态。
二极管符号：
正极
＋ uD －
负极
30.11.2019
回首页
2
iD ( mA)
IF
U BR
u D ( V)
2.4V
保证输出为低电平的最小输入高电平
(4)输入低电平值VIL VIL(max)=VOFF =0.8V
0.4V 0 VOFF VON
保证输出为高电平的最大输入低电平
0.3V v I
(5)噪声容限 VNH= VOH(min) – VON VNL= VOFF– VOL(max)
30.11.2019
回首页
30.11.2019
第2章 逻辑门电路
真值表
AB Y
00
1
01
1
10
1
11
0
逻辑表达式
YAB
回首页
15
VCC 3A 3B 3Y 4A 4B 4Y
14 13 12 11 10 9 8 74LS00
1234567
第2章 逻辑门电路
VCC 2A 2B NC 2C 2D 2Y
14 13 12 11 10 9 8 74LS20
放
Q
大
60μ A 40μ A 20μ A
区
Q1 iB=0
0 0.5 uBE(V)
0 UCES
VCC uCE(V)
工作原理电路
输入特性曲线
输出特性曲线截止区
截止状态
＋
Rb b
逻辑0、1： 电路中用高、低电平来表示。
获得高、低电平的基本方法：利用半导体开关元件 的导通、截止（即开、关）两种工作状态。
二极管符号：
正极
＋ uD －
负极
30.11.2019
回首页
2
iD ( mA)
IF
U BR
u D ( V)
2.4V
保证输出为低电平的最小输入高电平
(4)输入低电平值VIL VIL(max)=VOFF =0.8V
0.4V 0 VOFF VON
保证输出为高电平的最大输入低电平
0.3V v I
(5)噪声容限 VNH= VOH(min) – VON VNL= VOFF– VOL(max)
30.11.2019
回首页
30.11.2019
第2章 逻辑门电路
真值表
AB Y
00
1
01
1
10
1
11
0
逻辑表达式
YAB
回首页
15
VCC 3A 3B 3Y 4A 4B 4Y
14 13 12 11 10 9 8 74LS00
1234567
第2章 逻辑门电路
VCC 2A 2B NC 2C 2D 2Y
14 13 12 11 10 9 8 74LS20
放
Q
大
60μ A 40μ A 20μ A
区
Q1 iB=0
0 0.5 uBE(V)
0 UCES
VCC uCE(V)
工作原理电路
输入特性曲线
输出特性曲线截止区
截止状态
＋
Rb b
数字电路与系统第二章-3 43页PPT文档
第二章 逻辑代数基础
13
(3) 异或
BC
A
00 01 11 10
0 0 1 00
1 0 1 00
BC A 00 01 11 10 ⊕0 0 1 1 0
1 0 0 00
BC A 00 01 11 10 ﹦ 0 0 0 10
1 0 1 00
05.09.2019
第二章 逻辑代数基础
14
(4) 反演 BC
F= D
F= D
05.09.2019
第二章 逻辑代数基础
23
结论：圈2i 个相邻最小项，可消去 i 个变量(i = 0,1,2…)
(5) 化简的原则、步骤
① 名词解释
a.主要项
必要项 ：主要项圈中含有独立的“1” 格
多余项 ：主要项圈中无独立的“1”格
b.实质小项
05.09.2019
第二章 逻辑代数基础
05.09.2019
第二章 逻辑代数基础
27
(6) 化简举例 例2.6.14 化简函数
F ( A , B , C , D ) m ( 0 , 2 , 5 , 6 , 7 , 9 , 1 , 1 , 1 0 ) 4 5
为最简与或式。
CD AB 00 01 11 10
00 1 0 0 1 01 0 1 1 1 11 0 0 1 1 10 0 1 0 1
求最简或与式。
BC A 00 01 11 10
0 1 1 01 1 0 1 10
图 2.6.19
F(A,B,C,D) = ( A + C ) ( A+ B + C )
05.09.2019
第二章 逻辑代数基础
31
四、非完全描述逻辑函数的化简
数字电路与系统
➢ 码制：编制代码所要遵循的一定的规则。
31
数制与编码
代码和码制
➢ 二 – 十进制代码（BCD码） • Binary Coded Decimal
➢ 循环码（格雷码） • 格雷码是一种循环码 • Gray Cyclic Code
原码取反：
[(-39)10]反= 1 101 1000
“反码加1”
[(-39)10]补= 1 101 1001
解 2 ：“符号位”为“1”，说明为负数，则： 求相反符号数（负负为正）的补码表示——“反码加1”
答案：[11101010]补= ( -00010110 )2 = (-22)10
27
数制与编码
数制转换 之 任意进制到十进制的转换
利用任意进制数的按权展开式，可以将一个任意 进制数转换成等值的十进制数。
16
数制与编码
数制转换 之 任意进制到十进制的转换（续）
例： (1011.01)2 1×23+0 ×22+1 ×21+1 ×20+0 ×2-1+1 ×2-2=11.25 1×23 + 1 ×21 + 1 ×20 + 1 ×2-2=11.25
形图等。
电路实现
➢ 工作信号是离散的，因此电路中工作的半导体管 多数工作在开关状态，例如： • 二极管工作在 导通态 和 截止态； • 三极管工作在 饱和态 和 截止态。
2
电路实现
➢ 利用集成电路货架产品，各种小、中、大规模集 成电路模块，构成预定功能的逻辑电路；
➢ 通过电路的计算机语言描述和辅助设计工具，利 用可编程逻辑器件制作集成电路模块，从而构成 复杂的电路系统。
• 每一个数位上的数码有不同的权值，从左到右的权值
31
数制与编码
代码和码制
➢ 二 – 十进制代码（BCD码） • Binary Coded Decimal
➢ 循环码（格雷码） • 格雷码是一种循环码 • Gray Cyclic Code
原码取反：
[(-39)10]反= 1 101 1000
“反码加1”
[(-39)10]补= 1 101 1001
解 2 ：“符号位”为“1”，说明为负数，则： 求相反符号数（负负为正）的补码表示——“反码加1”
答案：[11101010]补= ( -00010110 )2 = (-22)10
27
数制与编码
数制转换 之 任意进制到十进制的转换
利用任意进制数的按权展开式，可以将一个任意 进制数转换成等值的十进制数。
16
数制与编码
数制转换 之 任意进制到十进制的转换（续）
例： (1011.01)2 1×23+0 ×22+1 ×21+1 ×20+0 ×2-1+1 ×2-2=11.25 1×23 + 1 ×21 + 1 ×20 + 1 ×2-2=11.25
形图等。
电路实现
➢ 工作信号是离散的，因此电路中工作的半导体管 多数工作在开关状态，例如： • 二极管工作在 导通态 和 截止态； • 三极管工作在 饱和态 和 截止态。
2
电路实现
➢ 利用集成电路货架产品，各种小、中、大规模集 成电路模块，构成预定功能的逻辑电路；
➢ 通过电路的计算机语言描述和辅助设计工具，利 用可编程逻辑器件制作集成电路模块，从而构成 复杂的电路系统。
• 每一个数位上的数码有不同的权值，从左到右的权值
数字逻辑电路教程PPT第2章逻辑门电路
TTL与非门的电压传输特性及 抗干扰能力
CD段（过渡区）：
1始也、.3导都TV5管＜通处有v， 于I＜一T导21、 小通.4V段T状3，、时态TT间，54管管同T开4 时导通，故有很大电流
流TT，电平52管、过T压vO4=T管很RvO054管急电 趋大.3V趋剧阻 于的。于下， 截基饱降止极T2和管到，电导提低输流通供电出，
TTL与非门的电压传输特性及 抗干扰能力
AB段（截止区）： vI＜0.6V，输出电压vO不
随输入电压vI变化，保持 在高电平VH。 VC1＜0.7V，T2和T5管截 止，T3、T4管导通，输出 为高电平，VOH=3.6V。 由于这段T2和T5管截止， 故称截止区。
TTL与非门的电压传输特性及 抗干扰能力
⒉工作原理
当输入端A、B、C中有任一
个输入信号为低电平 (VIL=0.3V)时，相应的发射结 导通，T1工作在深度负饱和 状态，使T1管的基极电位VB1 被箝制在 VB1=VIL+VBE1=0.3+0.7=1V， 集电极电位 VC1=VCES1+VIL=0.1+0.3=0.4V 使T2管截止，IC2=0， VE2=VB5=0V，故T5管截止。
TTL与非门的电压传输特性及 抗干扰能力
CD段（过渡区）： 由于vI的微小变化而
引起输出电压vO的急 剧下降，故此段称为 过渡区或转折区。
TTL与非门的电压传输特性及 抗干扰能力
CD段中点对应的输入电压 ，既是T5管截止和导通的分 界线，又是输出高、低电平 的分界线，故此电压称阈值 电压VT（门槛电压）， VT=1.4V。
第二章 集成逻辑门电路
集成逻辑门电路，是把门电路的所 有元器件及连接导线制作在同一块 半导体基片上构成的。
《数字电路课件》第二章门电路
非门电路NAND和NOR
NAND和NOR是两种重要的非门电路。它们不仅可以实现逻辑运算，还可以构建其他类型的门电路。
与门电路
与门电路是一种逻辑门电路，其输出只在所有输入都为高电平时为高电平， 否则为低电平。与门常用于逻辑运算和数据处理。
或门电路
或门电路是一种逻辑门电路，其输出只在至少有一个输入为高电平时为高电 平，否则为低电平。或门常用于信号合并和逻辑运算。
多位译码器
多位译码器是一种特殊的译码器，可以同时译码多个输入信号。它常用于处 理多位二进制数据和地址信号。
资料选择器
资料选择器是一种特殊的译码器，用于选择和提取存储器中的数据。它常用 于计算机存储和数据检索系统。
多路选择器
多路选择器是一种数字电路，用于根据控制信号从多个输入信号中选择一个 输出信号。它常用于数据交换和信号路由。
多路复用器
多路复用器是一种数字电路，用于将多个输入信号传输到一个输出线路。它 常用于数据通信和多路信号传输。
输出缓存器
输出缓存器是一种特殊的数字电路，用于暂存输出信号并提供更强的驱动能 力。它常用于信号放大和数据传输。
比较器
比较器是一种数字电路，用于将两个输入信号进行比较。它常用于模拟信号 转换和数字信号处理。
数字电路知识
门电路是数字电路中的基本构建块，用于处理和操作二进制逻辑。了解门电 路的基础知识是理解数字电路设计的关键。
逻辑门电路分类
逻辑门电路按照其功能和操作特性进行分类，包括与门、或门、非门和异或门等。每种门电路都有其特定的真值表。
七种基本门电路
基本门电路包括与门、或门、非门、与非门、或非门、异或门和同或门。它 们是数字电路中最基本的电路逻辑组件。
译码器与翻译器
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
常用TTL、CMOS芯片介绍
74系列芯片简介
•最初由TI公司于1964年生产，第一批被广泛使用的TTL集成逻辑电路芯片；
•由双极性晶体管组成，后来又引入采用CMOS及双极性CMOS(BiCMOS)的子系列；•从逻辑门、触发器、计数器等基本数字电路，到总线收发器、数字逻辑单元等专用芯片均有涵盖；
•封装方式包括直插式封装和表面贴片式封装等。
74系列芯片的子系列1.TTL
74 –标准TTL
74L –低功耗TTL
74H –高速TTL
74S –肖特基TTL
74LS –低功耗肖特基TTL 74AS –增强肖特基TTL 2.CMOS
74HC –高速CMOS
3.BiCMOS
74BCT –双极性CMOS
74系列芯片家族
按照功能分类，74
系列芯片共有500多个成员
，涵盖基本逻辑门、触发器、计数器、寄存器等基本数字电路，以及总线收
发器、数字逻辑单元等专用芯片。
7400：双输入四与非门
74161：四位集成计数器
7405
：集电极开路六角
倒相器
74245：八进制总线收发器
74888：可串联的八
比特运算逻辑单元
74系列芯片的封装方式直插式(Through-hole)
表面贴装式(Surface Mount)
GND 2A 2B 2Y 1A 1B 1Y 11
≥1
≥
&
T V +−
CD4000系列芯片简介
•由RCA公司于1968年作为74系列TTL芯片的低功耗替代品提出，采用CMOS技术；
•同TTL芯片相比，CD4000系列芯片功耗小，抗干扰能力强，电源电压取值范围大，负载能力强，工作速度略逊于TTL芯片；
•CD4000芯片包括无缓冲级型和缓冲器型两种。
缓冲器型芯片在输入和输出端添加缓冲电路，较之无缓冲级的芯片，能够在输出端产生更大的正向及反向电流，输出受输入信号细微变化的影响更小。
但缓冲器型芯片信号传播时延更长。
总共16个管脚，管脚编号自豁口左侧逆时针排序。
V DD 和
引脚分别接漏极电源和源极电源，V SS 一般接地。
V 为供电电源，,V 和输入电压V 满足下列关系：芯片内部由六个反相缓冲器组成：
T−
总共16个管脚，管脚编号自豁口左侧逆时针排序。
V DD 和引脚分别接漏极电源和源极电源，V SS 一般接地。
V 为供电电源，,V 和输入电压V 满足下列关系：芯片内部由六个缓冲器组成：。