实验二 带进位控制8位算术逻辑运算实验
计算机组成实验报告-算数逻辑运算实验
计算机组成实验报告:算术逻辑运算姓名(学号):组号: 18 试验日期:2011/11/111·实验目的: 了解运算器的组成结构及工作原理，学习运算器的设计方法，掌握简单运算器的数据传输通路，验证运算功能发生器74LS181的组合功能。
2·试验仪器: TDN-CM++教学实验系统一套3·实验原理：由两片181器件组成8位算术逻辑运算器，8位数据开关提供运算器的操作数，通过三态门（SW-B）的控制信号送入数据总线，由LDDR1•T4或LDDR2•T4控制信号分别打入DR1或DR2锁存器，置入181数据输入端A、B。
然后由181的S0、S1、S2、S3、M、CN控制信号，进行运算（有32种运算，功能表在34页），结果由181的F端输出，通过三态门（ALU-B）的控制信号送入数据总线。
例如5+3的操作图2.6-1 运算器通路图掌握主要的控制信号的作用：SW-B、ALU-B、LDDR1、LDDR2、T4、S0、S1、S2、S3、M、CN4·实验步骤：（1）按图连接电路，检查无误（图中有小圆圈标明的需要用户连接）算术逻辑实验接线图（2）打开电源开关（3）用输入开关向暂存器DR1置数：拨动输入开关形成二进制数01100101。
亮灯为0，熄灯为1。
使用SWITCH UNIT单元中的开关SE-B=0、ALU-B=1、LDDR1=1、LDDR2=0。
按动微动开关KK2，将二进制数01100101置入DR1中。
（4）用输入开关向暂存器DR2置数：拨动输入开关形成二进制数10100111。
SW-B=0、ALU-B=1保持不变，改变LDDR1、LDDR2，使LDDR1=0、LDDR2=1。
按动微动开关KK2，将10100111置入DR2中。
（5）检验DR1和DR2中存在的数是否正确：关闭数据输入三态门（SW-B=1），打开ALU输出三态门（ALU-B=0），并使LDDR1=0，LDDR2=0，关闭寄存器。
计算机组成原理--实验二算术逻辑运算实验
计算机组成原理--实验⼆算术逻辑运算实验实验⼆算术逻辑运算实验⼀、实验⽬的（1）了解运算器芯⽚（74LS181）的逻辑功能。
（2）掌握运算器数据的载⼊、读取⽅法，掌握运算器⼯作模式的设置。
（3）观察在不同⼯作模式下数据运算的规则。
⼆、实验原理1.运算器芯⽚（74LS181）的逻辑功能74LS181是⼀种数据宽度为4个⼆进制位的多功能运算器芯⽚，封装在壳中，封装形式如图2-3所⽰。
5V A1 B1 A2 B2 A3 B3 Cn4 F3BO A0 S3 S2 S1 S0 Cn M F0 F1 F2 GND图2-374LS181封装图主要引脚有：（1）A0—A3：第⼀组操作数据输⼊端。
（2）B0—B3：第⼆组操作数据输⼊端。
（3）F0—F3：操作结果数据输⼊端。
（4）F0—F3：操作功能控制端。
（5）Cn：低端进位接收端。
（6）（7）M：算数/逻辑功能控制端。
芯⽚的逻辑功能见表2-1.从表中可以看到当控制端S0—S3为1001、M为0、Cn为1时，操作结果数据输出端F0—F3上的数据等于第⼀组操作数据输⼊端A0—A3上的数据加第⼆组操作数据输⼊端B0—B3上的数据。
当S0—S3、M、Cn上控制信号电平不同时，74LS181芯⽚完成不同功能的逻辑运算操作或算数运算操作。
在加法运算操作时，Cn、Cn4进位信号低电平有效；减法运算操作时，Cn、Cn4借位信号⾼电平有效；⽽逻辑运算操作时，Cn、进位信号⽆意义。
2.运算器实验逻辑电路试验台运算器实验逻辑电路中，两⽚74LS181芯⽚构成⼀个长度为8位的运算器，两⽚74LS181分别作为第⼀操作数据寄存器和第⼆操作数据寄存器，⼀⽚74LS254作为操作结果数据输出缓冲器，逻辑结构如图2-4所⽰。
途中算术运算操作时的进位Cy 判别进位指⽰电路；判零Zi和零标志电路指⽰电路，将在实验三中使⽤。
第⼀操作数据由B-DA1(BUS TO DATA1)负脉冲控制信号送⼊名为DA1的第⼀操作数据寄存器，第⼆操作数据由B-DA2(BUS TO DATA2)负脉冲控制信号送⼊名为DA2的第⼆操作数据寄存器。
计算机组成实验报告二8位算术逻辑运算
1、目的与要求1、验证带进位控制的算术逻辑运算发生器74LSl8l 的功能。
2、按指定数据完成几种指定的算术运算。
实验性质：验证性参见《计算机组成原理实验指导书》2、实验设备DVCC 计算机组成原理实验箱，排线若干。
3、实验步骤与源程序⑴ 连接线路，仔细查线无误后，接通电源。
本实验用到4个主要模块：⑴低8位运算器模块，⑵数据输入并显示模块，⑶数据总线显示模块，⑷功能开关模块（借用微地址输入模块）。
根据实验原理详细接线如下： ⑴ ALUBUS 连EXJ3； ⑵ ALUO1连BUS1； ⑶ SJ2连UJ2；⑷ 跳线器J23上T4连SD ；⑸ LDDR1、LDDR2、ALUB 、SWB 四个跳线器拨在左边（手动方式)； ⑹ AR 跳线器拨在左边，同时开关AR 拨在“1”电平。
⑵ 用二进制数码开关KD0～KD7向DR1和DR2寄存器置数。
方法：关闭ALU 输出三态门（ALUB`=1），开启输入三态门（SWB`=0），输入脉冲T4按手动脉冲发生按钮产生。
设置数据开关具体操作步骤图示如下：说明：LDDR1、LDDR2、ALUB`、SWB`四个信号电平由对应的开关LDDR1、LDDR2、ALUB 、SWB 给出，ALUB=1 LDDR1=1 LDDR2=0 ALUB=1 LDDR2=1 LDDR1=0拨在上面为“1”，拨在下面为“0”，电平值由对应的显示灯显示，T4由手动脉冲开关给出。
⑶检验DR1和DR2中存入的数据是否正确，利用算术逻辑运算功能发生器 74LS181的逻辑功能，即M=1。
具体操作为：关闭数据输入三态门SWB`＝1，打开ALU输出三态门ALUB`＝0，当置S3、S2、S1、S0、M为1 1 1 1 1时，总线指示灯显示DR1中的数，而置成1 0 1 0 1时总线指示灯显示DR2中的数。
⑷验证74LS181的算术运算和逻辑运算功能（采用正逻辑）在给定DR1=35、DR2=48的情况下，改变算术逻辑运算功能发生器的功能设置，观察运算器的输出，填入表2.1.1中，并和理论分析进行比较、验证。
计算机组成原理算术逻辑运算实验
实验2 算术逻辑运算实验一、实验目的1.掌握简单运算器的组成以及数据传送通路2.验证运算功能发生器（74LS181）的组合功能二、实验设备74LS181（两片）,74LS273(两片), 74LS245(一片),开关若干,灯泡若干,单脉冲一片三、实验原理实验中的运算器由两片74LS181以并/串形式构成8位字长的ALU。
运算器的输出经过一个三态门（74LS245）和数据总线相连，运算器的两个数据输入端分别由两个锁存器（74LS373）锁存，锁存器的输入连至数据总线，数据开关用来给出参与运算的数据(A和B)，并经过一个三态门（74LS245）和数据显示灯相连，显示结果。
74LS181：完成加法运算74LS273：输入端接数据开关，输出端181。
在收到上升沿的时钟信号前181和其输出数据线之间是隔断的。
在收到上升沿信号后，其将输出端的数据将传到181，同时，作为触发器，其也将输入的数据进行保存。
因此，通过增加该芯片，可以通过顺序输入时钟信号，将不同寄存器中的数据通过同一组输出数据线传输到181芯片的不同引脚之中74LS245：相当于181的输出和数据显示灯泡组件之间的一个开关，在开始实验后将其打开，可以使181的运算结果输出并显示到灯泡上四、实验步骤1. 选择实验设备：根据实验原理图，将所需要的组件从组件列表中拖到实验设计流程栏中。
2. 搭建实验流程：将已选择的组件进行连线（鼠标从一个引脚的端点拖动到另一组件的引脚端，即完成连线）。
搭建好的实验流程图如图2所示。
具体操作如下:①将74LS273芯片的0-7号引脚（数据端从低到高）及9号引脚（复位端）接到开关上，8号引脚接至单脉冲组件，左右两个74LS273芯片分别保存参与运算的数据A和B。
接着把两个74LS273组件的11-14号引脚（数据的低四位）分别接到74LS181组件（左）的0-7号引脚上，其中0－3号引脚为A的低四位，4－7号引脚为B的低四位。
进位控制实验实验报告
一、实验名称进位控制实验二、实验目的1. 理解并掌握进位控制的基本原理和实现方法。
2. 验证带进位控制的算术逻辑运算发生器（ALU）的功能。
3. 通过实验加深对计算机组成原理中运算器结构的理解。
三、实验原理在计算机组成原理中，进位控制是算术运算中非常重要的一个环节。
进位控制主要涉及全加器（Full Adder）和进位链（Carry Chain）的设计与实现。
全加器是一种能够处理带进位的算术运算的电路，它有三个输入端（两个加数和一个进位输入）和两个输出端（和以及进位输出）。
进位链则是通过全加器级联形成，用于实现多位数的加法运算。
本实验以74LS181芯片为基础，通过实验验证带进位控制的ALU的功能。
74LS181是一款8位ALU芯片，内部包含8个4位ALU单元，每个单元都能完成加、减、与、或等运算，并且能够处理进位。
四、实验器材1. 74LS181芯片1片2. 74LS74芯片1片3. 74LS02芯片1片4. 跳线若干5. 电源及万用表五、实验步骤1. 搭建电路根据实验原理图，将74LS181、74LS74、74LS02芯片连接成带进位控制的ALU电路。
具体连接方式如下：- 将74LS181的各个ALU单元的进位输出端连接到下一个ALU单元的进位输入端，形成进位链。
- 将74LS74的时钟端CLK连接到74LS181的进位输出端，用于锁存进位结果。
- 将74LS02芯片的输出端连接到74LS181的进位输入端，实现手动控制进位。
2. 设置初始状态将74LS74的时钟端CLK置为高电平，确保进位结果能够被锁存。
将74LS02芯片的输出端置为低电平，确保74LS181的进位输入端为低电平。
3. 进行实验- 按照实验要求，设置74LS181的输入端，如加数A、加数B以及进位输入端。
- 通过74LS02芯片控制进位输入端，模拟不同的进位情况。
- 观察并记录74LS181的输出端，即和以及进位输出端的结果。
运算器组成实验
实验二 运算器组成实验1．算术逻辑运算实验一．实验目的1． 了解简单运算器的数据传输通路。
2． 验证运算功能发生器的组合功能。
3． 掌握算术逻辑运算加、减、与的工作原理。
4． 验证实验台运算的8位加、减、与、直通功能。
5． 按给定数据，完成几种指定的算术和逻辑运算。
二．实验内容1．实验原理算术逻辑单元ALU 的数据通路如图2-1所示。
其中运算器ALU181根据74LS181的功能用VHDL 硬件描述语言编辑而成，构成8位字长的ALU 。
参加运算的两个8位数据分别为A[7..0]和B[7..0]，运算模式由S[3..0]的16种组合决定，而S[3..0]的值由4位2进制计数器LPM_COUNTER 产生，计数时钟是Sclk （图2-1）；此外，设M=0，选择算术运算，M=1为逻辑运算，C N 为低位的进位位；F[7..0]为输出结果，C O 为运算后的输出进位位。
两个8位数据由总线IN[7..0]分别通过两个电平锁存器74373锁入，ALU 功能如表2-1所示。
表2-1ALU181的运算功能 选择端 高电平作用数据S3 S2 S1 S0 M=H M=L 算术操作逻辑功能Cn=L （无进位）Cn=H （有进位）0 0 0 0 A F =A F = 1加A F =0 0 0 1 B A F += B A F +=)(B A F +=加10 0 1 0 B A F = B A F += B A F +=+10 0 1 1 0=F=F 减1（2的补码）0=F0 1 0 0 AB F =B A A F 加=B A A F 加=加10 1 0 1 B F = )(B A F +=加B A)(B A F +=加B A +10 1 1 0 B A F ⊕= B A F 减=1减减B A F =0 1 1 1 B A F = B A F +=1)(减B A F +=1 0 0 0 B A F +=AB A F 加= AB A F 加=加1 1 0 0 1 B A F ⊕=B A F 加= B A F 加=加11 0 1 0 B F =AB B A F ）加（+=AB B A F 加)(+=加11 0 1 1 AB F = AB F =1减AB F =1 1 0 0 1=FA A F 加=* 1加加A A F =1 1 0 1 B A F +=A B A F ）加（+= A B A F ）加（+=加1 1 1 1 0 B A F += A B A F ）加（+=A B A F ）加（+=加11 1 1 1A F =A F =1减A F =注1、* 表示每一位都移至下一更高有效位, “+”是逻辑或，“加”是算术加 注2、在借位减法表达上，表2-1与标准的74181的真值表略有不同。
实验二 进位控制实验-报告
·1·沈 阳 工 程 学 院学 生 实 验 报 告实验室名称：计算机组成原理实验室 实验课程名称：计算机组成原理 实验项目名称：进位控制实验 实验日期： 20 年 月 日 班级： 姓名： 学号： 指导教师： 批阅教师： 成绩：一．实验目的1．验证带进位控制的算术运算功能发生器(74LS181)的功能。
2．完成加法和减法算术运算，记录结果并分析进位变化情况。
二．实验设备TDN-CM 计算机组成原理教学实验系统一台，排线若干。
三．实验内容1．实验原理进位控制运算器的实验原理如图2-1所示。
图2-1 进位控制实验原理图图中①~④对应的信号名称分别是①( )、②( )、③( )、④( )。
其中AR 为( )电平有效，LDDR1为( )电平有效。
本次实验在前面的算术逻辑运算实验基础上增加了进位控制部分。
当( )为低电平并且( )为正脉冲信号时，本次74LS181运算结果的进位将写入到74LS74锁存器中，并通过( )指示灯显示。
实验时将T4连至“STATE UNIT ”的微动开关KK2上。
2．实验步骤(1)请将图2-2实验接线图中缺少的接线及信号名称补充完整，仔细查无误后，接通电源。
实验二 进位控制实验·2·图2-2 实验接线图(2)用二进制数码开关向DR1和DR2寄存器置数。
请将操作步骤补充完整。
按照实验一中介绍的方法检验DR1和DR2中存的数是否正确，如果不正确需要( )。
如果正确请将SW-B 置为( )，将LDDR1、LDDR2和ALU-B 均设置为( )，以防止( )。
(3)在开始运算之前，如果进位标志指示灯CY 为灭，表示（ ）。
此时需要将进位标志（ ），具体操作方法是将S3、S2、S1、S0、M 、AR 、LDDR1和LDDR2的状态置为（ ），然后按动微动开关（ ）。
若清零时DR1寄存器中的数为FFH ，则会出现（ ）的情况。
(4)使Cn=( )、AR=( )、ALU-B=( )，S3 S2 S1 S0 M 状态为( )，来验证带进位加法运算及进位锁存功能。
算术逻辑运算实验
实验项目：算术逻辑运算实验 (试验一)
课程名称：计算机组成原理
姓名：学号同组姓名： 学号：实验位置（机号）：
实验日期
实验目的
1.掌握简单运算器的数据传送通路
2.验证运算器功能发生器（74LS181）的组合功能
3.验证带进为控制的算术运算器功能发生器（74LS181）的功能
4.按指定的数据完成几种制定的算术运算
01000000
65H
0A7H
1000
65H
0A7H
1001
00001100
00001101
00111101
65H
0A7H
1010
65H
0A7H
1011
00100100
00100101
00100101
65H
0A7H
1100
65H
0A7H
1101
01001100
01001101
01111101
65H
0A7H
1110
65H
0A7H
1111
01100100
01100101
01100101
结论
（1）ALU-B=0时有效，ALU-B=1时无效，因其是低电平有效；S3,S2,S1,S0高电平有效。
（2）做算术运算和逻辑运算时应设以下各控制端：
ALU-B, I/O-R, S3, S2 ,S1, S0, M, Cn ,DA1, DA2。
(9)在接下去的运算需要用到求反后的数据，而接下去的运算是对DA1运行
实验心得与小结
（1）通过本次实验我掌握了算术逻辑运算器单元ALU（74LS181）的工作原理，掌握了简单运算器的数据传送通道，了解了由74LS181等组合逻辑电路的运算功能发生器运算功能，能够按给定数据，完成实验指定的算术/逻辑运算。自己能够更清楚了算术逻辑运算器的功能，同时更明白逻辑加与算术的区别，也加强了自己的动手能力。
实验二8位二进制加减可控计数器设计
实验二8进制加减可控计数器设计一、实验目的1．学习时序电路的设计，仿真和硬件测试，进一步熟悉VHDL设计技术。
2．学习使用SignalTap的使用方法。
3．学习用AS模式下对配置器件的编程。
二、实验内容1．参考书中4-22，设计一个异步清零和同步时钟使能的十进制加法计数器，在QuartusⅡ上进行编辑、编译、综合、适配、仿真。
给出其所有信号的时序仿真波形。
引脚锁定后进行编译、下载和硬件测试实验。
2．使用SignalTap II对此计数器进行实时测试，保存波形。
3．从设计中去除SignalTap II，要求全程编译后生成用于配置器件EPCS1编程的压缩POF文件，并使用ByteBlasterII，通过AS模式对实验板上的EPCS1进行编程，最后进行验证。
4．设计含有异步清零和同步时钟使能的8进制加减可控计数器。
并完成硬件测试。
一般加法计数器的设计参照书本例4-22。
异步清零表示只要清零信号有效，计数器输出为某个特定的值（比如00H），计数器使能表示只有该信号有效时，才开始计数，其他时候停止计数。
另外加减控制线来控制计数器是加还是减。
三、实验报告将实验原理、设计过程、编译仿真波形和分析结果写进实验报告。
四、实验步骤1．创建工程在D盘中新建一个文件夹D:\ cnt10，此文件夹用于存放整个工程。
打开Quartus II 7.2，在菜单中选择File—〉New Project Wizard 将会出现一个信息框，这个对话框介绍创建工程步骤，可以直接选Next，这时会出现如图1所示的对话框。
这里需输入的是欲创建工程的基本信息，三个输入栏中分别输入的是工程将被保存的路径及工程文件夹、工程的名称和顶层实体的名称。
建议工程名与顶层实体名称保持一致。
输入完毕我们就可以点击Next。
图1 新建工程基本信息对话框然后出现图2所示的添加工程文件对话框。
在这里需要做的是将已经写好的VHDL文件加入到工程中。
本次实验，可以直接点击Next，以后再添加VHDL 文件的工作。
8位可控加减法电路设计实验报告
8位可控加减法电路设计实验报告本文针对８位可控加减法电路设计实验，利用TM1638底板，结合TTL集成电路实现了一个可以实现８位加减法计算的电路系统，并分析设计主要原理及关键技术点，如TTL集成电路的基本原理、TM1638底板的工作原理、LED显示灯的控制原理等。
最后，结合实验结果得出结论，使实验通过率达100%，并对其作出展望，认为者该电路设计具有较强的灵活性及实用性，可以应用在其他计算机系统中，用于计算出大量的结果。
【Keywords】：TM1638底板减法电路 TTL成电路 LED【1.言】近年来，在电子工程领域，加减法电路应用越来越普遍。
它可以实现简单的运算操作，不仅可以提高计算机系统的效率，也可以减少复杂的运算步骤，从而更有效地实现加减法的计算，极大提高了计算能力。
因此，加减法电路的设计变得越来越重要。
本文旨在为８位可控加减法电路设计实验提供实验研究报告，使用TM1638底板和TTL集成电路实现８位加减法计算。
在本实验中，采用测试方法和实验技术进行实验，并分析了设计的主要原理及关键技术点。
【2.文】（1）TM1638底板.TM1638底板用来连接TTL集成电路和LED显示灯，以实现加减法电路设计。
该底板的工作原理是：将微处理器的控制信号由串行输入口输入，然后由控制电路将控制信号转变为8路控制，并将其分配到各个LED显示灯，实现控制功能。
（2）TTL集成电路.TTL集成电路是一种由TTL（Transistor-Transistor Logic）集成电路组成的封装式模块，是用于实现加减法运算的关键环节。
集成电路的基本原理是：利用集成电路中的电路元件实现复杂的加减法运算。
（3）LED显示灯.LED示灯用于显示加减法运算的结果，实现电路设计核心功能。
LED显示灯的控制原理是：利用TTL集成电路产生的控制信号，根据不同的信号类型控制LED显示灯亮灭，从而实现加减法运算的计算结果的显示。
（4）实验结果.本实验中，采用测试方法和实验技术，实现了一个８位加减法电路设计。
八位算术逻辑运算
实验1 八位算术逻辑运算
一、实验目的和要求
1、掌握运算器的基本组成结构；
2、掌握运算器的工作原理。
二、实验原理图
实验采用的运算器数据通路如图1-1所示，其中74HC18是4位算数逻辑运算单元，本实验采用2片构成8位的算数逻辑运算单元。
两个操作数从最下面的8个乒乓开关输入，分别锁存在两个锁存器74273中，分别作为ALU的两个操作数。
74HC18有16种算数逻辑运算，控制端由S3、S2、S1、S0控制，在电路中由SWS3、SWS2、SWS1、SWS0四个开关控制。
M=1，逻辑运算，M=0算数运算，CN为进位位。
运算的结果显示在上方的8个LED灯。
图1-1运算器原理图
逻辑功能表如表1-1所示。
表5-1 ALU逻辑功能表
三、实验要求完成： 1、实验要求
（1）在暂存器A 中设置操作数A=65H ；在暂存器B 中设置操作数B=A7H 。
（2）通过对ALU 操作控制端S3、S2、S1、S0、CN 、M 的设置，完成两个操作数的算术、逻辑运算，并将运算结果填入表1-2中。
最后将运算结果同74HC181逻辑功能表（表1-1）对比分析，判断运算结果是否正确。
四
、实验数据记录
验证74HC181的逻辑功能，将运算结果记录在表1-2中。
六、实验结果分析
1、对比分析表1-1和表1-2，判断运算结果是否正确,并分析原因。
2、暂存器A置数完成后，如果操作控制信号 wA仍保持有效电平(wA=0)，在对暂存器B置数时会出现什么情况？。
位算术逻辑运算实验报告
位算术逻辑运算实验报告一、实验目的本次实验的主要目的是深入理解位算术逻辑运算的原理和操作，通过实际的编程和操作，掌握位运算在计算机系统中的应用和实现方式。
二、实验原理位运算，是指对二进制位进行的操作。
常见的位运算包括位与（＆）、位或（｜）、位异或（＾）、位取反（～）、左移（＜＜）和右移（＞＞）等。
位与运算（＆）：只有当两个对应位都为 1 时，结果位才为 1，否则为 0。
位或运算（｜）：只要两个对应位中有一个为 1，结果位就为 1。
位异或运算（＾）：当两个对应位不同时，结果位为 1，相同时为0。
位取反运算（～）：将每一位取反，1 变为 0，0 变为 1。
左移运算（＜＜）：将所有位向左移动指定的位数，右边补 0。
右移运算（＞＞）：将所有位向右移动指定的位数，正数左边补0，负数左边补 1。
三、实验环境本次实验使用的编程语言为 C 语言，开发工具为 Visual Studio 2019。
四、实验内容与步骤1、位与运算（＆）｀｀｀cinclude ＜stdioh>int main(）｛int a ＝ 5; ／／二进制表示为 0101int b ＝ 3; ／／二进制表示为 0011int result ＝ a ＆ b;printf(＂位与运算结果：％d\n"， result)；return 0;｝｀｀｀运行上述代码，输出结果为 1，因为 0101 ＆ 0011 ＝ 0001。
2、位或运算（｜）｀｀｀cinclude ＜stdioh>int main(）｛int a ＝ 5; ／／二进制表示为 0101int b ＝ 3; ／／二进制表示为 0011int result ＝ a ｜ b;printf(＂位或运算结果：％d\n"， result)；return 0;｝｀｀｀运行结果为 7，因为 0101 ｜ 0011 ＝ 0111。
3、位异或运算（＾）｀｀｀cinclude ＜stdioh>int main(）｛int a ＝ 5; ／／二进制表示为 0101int b ＝ 3; ／／二进制表示为 0011int result ＝ a ＾ b;printf(＂位异或运算结果：％d\n"， result)；return 0;｝｀｀｀结果为 6，因为 0101 ＾ 0011 ＝ 0110。
带进位控制的位算逻单元
带进位控制的位算逻单元 Ting Bao was revised on January 6, 20021实验（三）带进位控制8位算术逻辑运算实验实验（三）带进位控制8位算术逻辑运算实验一、实验目的1、验证带进位控制的算术逻辑运算发生器74LSl8l的功能。
2、按指定数据完成几种指定的算术运算。
二、实验内容1、实验原理带进位控制运算器的实验原理如图所示，在实验一的基础上增加进位控制部分，其中高位74LS181（U31）的进位CN4通过门UN4E、UN2C、UN3B进入UN5B的输入端D，其写入脉冲由T4和AR信号控制，T4是脉冲信号，在手动方式下进行实验时，只需将跳线器J23上T4与手动脉冲发生开关的输出端SD相连，按动手动脉冲开关，即可获得实验所需的单脉冲。
AR是电平控制信号（低电平有效），可用于实现带进位控制实验。
从图中可以看出，AR D型触发器74LS74（UN5B）的时钟端CLK才有脉冲信号输入。
才可以将本次运算的进位结果CY锁存到进位锁存器74LS74（UN5B）中。
2、实验接线实验连线(1)～(5)同实验一，详细如下：（1）ALUBUS~连EXJ3；（2）ALUO1连BUSl；（3）SJ2连UJ2；（4）跳线器J23上T4连SD ；（5）LDDRl 、LDDR2、ALUB 、SWB 四个跳线器拨在左边（手动方式)； （6）AR 、299B 跳线器拨在左边，同时开关AR 拨在“0’’电平，开关299B 拨在“1”电平；（7）J25跳线器拨在右边（CN4接入UN4E ）。
（8）总清开关拨在“1”电平。
若总清开关拨在“0”电平，Cy 清零。
3、实验步骤（1）仔细查线无误后，接通电源。
（2）用二进制数码开关KDO ～KD7向DRl 和DR2 寄存器置数。
方法：关闭ALU 输出三态门ALUB=1，开启输入三态门SWB=0，输入脉冲T4按手动脉冲发生按钮产生。
如果选择参与操作的两个数据分别为55H 、AAH ，将这两个数存入DR1和DR2的具体操作步骤如下：（3）开关ALUB=0，开启输出三态门，开关SWB=1，关闭输入三态门，同时让LDDR1=0，LDDR2=0。
《计算机组成原理》实验报告---8位算术逻辑运算实验
.'.计算机专业类课程实验报告课程名称：计算机组成原理学 院：信息与软件工程学院专 业：软件工程学生姓名：学 号：指导教师：日 期： 2012 年 12 月 15 日电子科技大学实验报告一、实验名称：8位算术逻辑运算实验二、实验学时：2三、实验内容、目的和实验原理：实验目的：1.掌握算术逻辑运算器单元ALU（74LS181）的工作原理。
2.掌握模型机运算器的数据传送通路组成原理。
3.验证74LS181的组合功能。
4.按给定数据，完成实验指导书中的算术／逻辑运算。
实验内容：使用模型机运算器，置入两个数据DR1=35，DR2=48，改变运算器的功能设定，观察运算器的输出，记录到实验表格中，将实验结果对比分析，得出结论。
实验原理：1.运算器由两片74LS181以并/串形式构成8位字长的ALU。
.'. 2.运算器的输出经过一个三态门（74LS245）和数据总线相连。
3.运算器的两个数据输入端分别由两个锁存器（74LS273）锁存。
4.锁存器的输入连至数据总线，数据开关（INPUT DEVICE）用来给出参与运算的数据，并经过一三态门（74LS245）和数据总线相连。
5.数据显示灯（BUS UNIT）已和数据总线相连，用来显示数据总线内容。
实验器材（设备、元器件）：模型机运算器四、实验步骤：1. 仔细查看试验箱，按以下步骤连线1）ALUBUS连EXJ32) ALU01连BUS13) SJ2连UJ24) 跳线器J23上T4连SD5) LDDR1,LDDR2,ALUB,SWB四个跳线器拨在左边6) AR跳线器拨在左边，同时开关AR拨在“1”电平2. 核对线路，核对正确后接通电源3. 用二进制数据开关KD0-KD7向DR1和DR2寄存器置入8位运算数据。
①调拨8位数据开关KD0-KD7为01100101（35H），准备向DR1送二进制数据。
②数据输出三态缓冲器门控信号ALUB=1（关闭）。
③数据输入三态缓冲器门控信号SWB=0（打开）。
算术逻辑运算器实验
一、算术逻辑运算器1.实验目的与要求：（1）掌握算术逻辑运算单元ALU（74LS181）的工作原理。
（2）掌握简单运算器的数据传送通道。
（3）验算有74LS1818等组合逻辑电路组成的运算功能发生器运输功能。
（4）能够按给定的数据，完成试验指定的算术运算／逻辑运算。
2.实验方案：（1）理解本次试验的原理：8位数据开关D7-00用来输入数据，数据在SW-B输入三态门控制和LDDR1和LDDR2控制下，通过总线存储到DR1和DR2，SW-B是低电平时有效，LDDR1和LDDR2高电平时有效；S1、S2、S3、S4、M、CN、为ALU运算选择控制端，具体决定ALU做哪种运算（参照书中表格）；ALU-B为输出三态门控制端，控制运算器的数据是否输送到总线上，低电平时有效。
（2）试验方法和步骤：按照算术逻辑运算实验连线图在仪器上接好线，注意应先接好线在打开电源开关。
根据书本完成试验的测试，并熟悉ALU的特性、SW-B、LDDR1和LDDR2在输入端的控制作用，ALU-B在输出端的控制作用，会设置S1、S2、S3、S4、M、CN控制状态完成书中给出的练习练习一：将不同的数据存到不同的寄存器中练习二：验证表格中给出的结果的正误练习三：验证不同的算术运算操作的正误练习四：设计求补指令3.实验结果和数据处理：4.结论（１）S1、S2、S3、S4、M、CN控制了ALU实现的运算功能／逻辑功能。
00001任意时实现了对DR1逻辑非的功能，而01011时则实现了对DR2的逻辑非的功能。
（２）当M为高电位时实现逻辑运算，M为低电位时实现算术运算。
（３）通过不同电路的配合，ALU能实现原来没有的功能。
比如求原码的补码等。
5.问题与讨论及实验总结问题：ALU（74LS181）的算术操作都是无符号的运算，对于带符号的操作，应该怎样实现通过做本次试验，我了解到ALU有了的工作原理及其基本操作，会用ALU实现一些不同的功能，并且了解了一些数据传送通道的知识，基本达到了本次试验目的。
计算机组成原理 运算器实验—算术逻辑运算实验
实验报告一、实验名称运算器实验—算术逻辑运算实验二、实验目的1、了解运算器的组成原理。
2、掌握运算器的工作原理。
3、掌握简单运算器的数据传送通路。
4、验证运算功能发生器（74LS181）的组合功能。
三、实验设备TDN-CM++计算机组成原理教学实验系统一套，导线若干。
四、实验原理实验中所用的运算器数据通路如图1-1所示。
其中两片74LSl81以串行方式构成8位字长的ALU，ALU的输出经过一个三态门(74LS245)和数据总线相连。
三态门由ALU-R控制，控制运算器运算的结果能否送往总线，低电平有效。
为实现双操作数的运算，ALU的两个数据输入端分别由二个锁存器DR1、DR2（由74LS273实现)锁存数据。
要将数据总线上的数据锁存到DRl、DR2中，锁存器的控制端LDDR1和DDR2必须为高电平，同时由T4脉冲到来。
数据开关(“INPUT DEVICE")用来给出参与运算的数据，经过三态(74LS245）后送入数据总线，三态门由SW—B控制，低电平有效。
数据显示灯(“BUS UNIT")已和数据总线相连，用来显示数据总线上的内容。
图中已将用户需要连接的控制信号用圆圈标明(其他实验相同，不再说明)，其中除T4为脉冲信号外，其它均为电平信号。
由于实验电路中的时序信号均已连至“W／R UNIT”的相应时序信号引出端，因此，在进行实验时，只需将“W ／R UNIT"的T4接至“STATE UNIT”的微动开关KK2的输入端，按动微动开关，即可获得实验所需的单脉冲。
ALU运算所需的电平控制信号S3、S2、S1、S0 、Cn、M、LDDRl、LDDR2、ALU-B、SW-B均由“SWITCH UNIT ”中的二进制数据开关来模拟，其中Cn、ALU—B、SW一B为低电平有效LDDR1、LDDR2为高电平有效。
对单总线数据通路，需要分时共享总线，每一时刻只能由一组数据送往总线。
五、实验内容1．输入数据通过三态门74LS245后送往数据总线，在数据显示灯和数码显示管LED上显示。
DVCC-C8JH计算机组成原理实验指导书print
计算机组成原理实验指导书李翠玉主编沈阳工业大学2010年8月前言计算机组成原理是计算机科学与技术及相关专业的一门专业基础课，是工程性、技术性和实践性都非常强的一门课程，不仅在开展理论教学中讲授计算机的基本组成与工作原理的基础知识的同时，还要重视实践教学环节以训练学生一定的硬件实践动手能力。
计算机组成原理实验是利用中大规模集成电路等器件，对组成计算机的各相关部件进行逻辑设计、连线及测试。
在实验过程中，通过对各部件的实现原理进行逻辑设计，经过对器件的选择及连线、编译、仿真等工作后，对于设计出的各个部件进行正确性测试。
本实验实践环节在课程教学内容基础上提出基础实验和深度更广、综合性更强的设计性实验，要求学生通过基本实验验证运算器的算术逻辑运算、存储器的读写操作和寄存器、存储器、外设之间的数据传送通路等内容。
在设计性实验中给出设计要求和设计思路，由学生自行设计和调试，独立完成，加深学生对计算机的组成原理和指令在计算机中运行过程的理解，学生可体验设计一个简单计算机模型的方案、通过微指令、微程序的设计实现计算机的基本功能、不断调试最终达到设计要求的全过程。
课程实验环节的目的是帮助学生系统地掌握计算机中的运算器、寄存器、译码电路、存储器、和存储微指令的控制存储器等硬件组成的相关知识，实现知识融会贯通的目的。
通过实验使学生在实际操作中加深对计算机硬件组成与设计、指令的调试和运行维护等多方面的技能，同时训练一定的实验动手能力。
也使学生系统科学地受到分析问题和解决问题的训练，制定了一些实验项目。
本书由李翠玉主编，由于作者水平有限，加之时间紧迫，书中难免有疏漏之处，请广大读者批评指正。
作者2010年8月目录DVCC系列计算机组成原理系统概述 (1)第二章调试软件简介 (5)实验一 8位算术逻辑运算实验 (8)实验二带进位控制8位算术逻辑运算实验 (14)实验三 16位算术逻辑运算实验 (20)实验四移位运算器实验 (26)实验五存储器实验 (30)实验六数据通路实验 (35)实验七微控制器实验 (38)第一章DVCC系列计算机组成原理系统概述一、DVCC系列计算机组成原理系统简介DVCC系列计算机组成原理系统是江苏启动计算机公司研制的。
算术逻辑运算实验
算术逻辑运算实验实验目的：（1）了解运算器的组成与结构。
（2）掌握运算器的工作原理。
（3）学习运算器的设计方法。
（4）掌握简单运算器的数据传输通路。
（5）验证运算功能发生器74LS181的组合功能。
实验仪器设备：TDN-CM+或者TDN-CM++教学试验系统一套和导线若干。
实验原理：图1 运算器通路图运算器数据通路图如图1。
图中运算器主要由两片74LS181(功能见表1)芯片并/串形式构成，实现数据的运算，是运算器核心部件为。
图中是8位字长的运算器，其中左边为高4位，右边为低4位。
低位片的进位输出端Cn+4与高位的Cn相连，使进位可以输入高位片。
数据存储由DR1与DR2两个寄存器分别寄存，由锁存器74LS273实现。
高电平有效。
其控制端分别为LDDR1与LDDR2。
当T4脉冲到达时总线上的数据就被锁存进DR1与DR2中。
数据输出是在输出端连接一个三态门（用74LS245实现），当三态门控制端ALU-B为低电平的时候，运算结果即可以输出到总线。
否则为高阻态。
数据输入（实验板上INPUT DEVICE部分）用以给出参与运算的数据。
由一个三态门（74LS245）控制输入。
输入开关经三态门与内总线相连，当其控制信号SW-B为低电平的时，数据通过三态门送入内总线。
T4为脉冲信号，需要连接到“STATE UNIT”单元中的微动开关KK2。
S3、S2、S1、S0、Cn、M、LDDR1、LDDR2、ALU-B、SW-B各电平控制信号使用“SWITCH UNIT”单元中的二进制数据开关模拟，其中Cn、ALU-B、SW-B为低电平有效，LDDR1、LDDR2为高电平有效。
对于单总线的数据通路，实验时要分时控制总线，即当数据输入时（DR1、与DR2工作寄存器送入数据时），数据开关三态门打开（SW-B=0），同时保证运算输出三态门关闭（ALU-B=1）；同样，当输出结果至总线时，数据输出三态门处于打开（ALU-B=0），同时保证数据输入三态门处于关闭（SW-B=1）状态。
实验2运算器ALU实验
实验2 运算器ALU实验运算器ALU是CPU的主要部件，数据处理的中心。
ALU可以实现算术加减运算和逻辑“与”、“或”、“非”运算，本实验设计8位ALU，为完成8为ALU，我们从1位全加器设计开始，经1位加法器，4位加法器，4位加减法器，到4位算术逻辑运算器ALU；再由4位ALU到8位ALU。
2.1 1位加法器设计1位加法器是构成多位加法器的基础，通过1位加法器可以组成4位加法器，4位减法器。
因此，本实验首先从1位全加器开始。
2.1.1 实验题目1位全加器。
2.1.2 实验内容设计1位全加器，并通过输入波形图验证。
2.1.3 实验目的与要求通过本实验使学生进一步掌握电子电路的设计方法，熟悉CAD软件QuartusII的使用，掌握使用QuartusII仿真来验证电路设计正确性的方法。
2.1.4 实验步骤设置本实验的项目所在路径，命名项目的名称为1ALU，顶层文件的名称也自动命名为1ALU。
如在文件夹C:\eda\ALU下新建工程1ALU，如图2-1 新建工程1ALU所示。
图2-1 新建工程1ALU直接点击next，直到器件选择对话框，如图2-2所示。
这里根据最终使用的FPGA器件选择一种器件，如Cyclone下的EP1C3T144C8，如果不下载到FPGA上进行实验，选择哪一种器件都无所谓。
图2-2 实现器件选择指定设计、仿真和时序验证工具，如图2-3所示，点击next，完成工程建立。
图2-3 工具选择设计1位全加器FA1位全加器是指可以实现两个1位二进制数和低位进位的加法运算逻辑电路（半加器不包括低位进位C i-1）。
它依据的逻辑表达式是：进位C i=A i B i+A i C i-1+B i C i-1，和S i=A i⊕B i⊕C i-1（本算式推导过程可以在教材中找到）。
其中A i和B i是两个1位二进制数，C i代表向高位的进位，C i-1代表低位来的进位，S i代表本位和。
依据上述逻辑表达式，设计实现1位全加的电路图。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
实验二带进位控制8位算术逻辑运算实验
一、实验目的
1、验证带进位控制的算术逻辑运算发生器的功能。
2、按指定数据完成几种指定的算术运算。
二、实验内容
1、实验原理
带进位控制运算器的实验原理如图所示，在实验（1）的基础上增加进位控制部分，其中高位74LS181（U31）的进位CN4通过门UN4E、UN2C、UN3B 进入UN5B的输入端D，其写入脉冲由T4和AR信号控制，T4是脉冲信号，在手动方式下进行实验时，只需将跳线器J23上T4与手动脉冲发生开关的输出端SD相连，按动手动脉冲开关，即可获得实验所需的单脉冲。
AR是电平控制信号（低电平有效），可用于实现带进位控制实验。
从图中可以看出，AR必须为“0’’电平，D型触发器74LS74（UN5B）的时钟端CLK才有脉冲信号输入。
才可以将本次运算的进位结果CY锁存到进位锁存器74LS74(UN5B)中。
2、实验接线
实验连线(1)～(5)同实验～，洋细如下：
（1）ALUBUS~连ExJ3；
（2）ALUO1连BUSl；
（3）SJ2连UJ2；
（4）跳线器J23上T4连SD；
（5）LDDRl、LDDR2、ALUB、SWB四个跳线器拨在左边（手动方式)；（6）AR、299B跳线器拨在左边，同时开关AR拨在“0’’电平，开关299B拨在“1”电平；
（7）J25跳线器拨在右边。
3、实验步骤
（1）仔细查线无误后，接通电源。
（2）用二进制数码开关KDO～KD7向DRl和DR2 寄存器置数，方法：关闭ALU输出三态门ALUB=1，开启输入三态门SWB=0，输入脉冲T4按手动脉冲
发生按钮产生。
如果选择参与操作的两个数据分别为55H 、AAH ，将这两个数存入DR1和DR2的具体操作步骤如下：
（3）开关ALUB=0，开启输出三态门，开关SWB=1，关闭输入三态门，同时让
LDDR1=0，LDDR2=0。
（4）如果原来有进位，CY=1，进位灯亮，但需要清零进位标志时，具体操作方 法如下：
◆ S3、S2、S1、S0、M 的状态置为0 0 0 0 0，AR 信号置为“0”电平
（清零操作时DRl 寄存器中的数应不等于FF ）。
◆ 按动手动脉冲发生开关，CY=0，即清进位标志。
注：进位标志指示灯CY 亮时表示进位标志为“1”，有进位；进位标志指示灯CY 灭时，表示进位位为“0”，无进位。
（5）验证带进位运算及进位锁存功能
这里有两种情况：
● 进位标志已清零，即CY=0，进位灯灭。
✧ 使开关CN=0，再来进行带进位算术运算。
例如步骤（2）参与运算的两
个数为55H 和AAH ，当S3、S2、S1、S0状态为10010，此时输出数据总线显示灯上显示的数据为DRl 加DR2再加初始进位位“1” （因CN=0），相加的结果应为ALU=00，并且产生进位，此时按动手动脉冲开关，则进位标志灯亮，表示有进位。
✧ 使开关CN=1，当S3、S2、S1、S0状态为10010，则相加的结累ALU=FF ，
并且不产生进位。
原来有进位，即CY=1，进位灯亮。
此时不考虑CN的状态，再来进行带进位算术运算。
同样步骤（2）参与运算的两个数为55H和AAH，当S3、S2、S1、S0、M状态为10010，此时输出数据总线显示灯上显示的数据为DRl 加DR2再加当前进位标志CY，相加的结果同样为ALU=00，并且产生进位，此时按动手动脉冲开关，则进位标志灯亮，表示有进位。
三、电路图。