采用FPGA实现脉动阵列

采用FPGA实现脉动阵列

微电子学的发展彻底改变了计算机的设计：集成电路技术增加了能够

安装到单个芯片中的元器件数目及其复杂度。因此，采用这种技术可以构建低

成本、专用的外围器件，从而迅速地解决复杂的问题。大规模集成电路（VLSI）技术明确地指出：简单和规则的互连导致廉价的实现方式以及高密度，而高密度能够实现高性能和低开销。有鉴于此，我们致力于设计并行的运算法则，其拥有简单且规则的数据流。我们也致力于将流水线技术作为在硬件中实

现这些算法的通用手段。借助于流水线技术，输入和输出之间的处理可以同时

进行，因此，总的执行时间变得最小。在流水线的每一阶段上，采用流水线技

术外加多处理技术能够获得最佳的性能。在下面，我们要论证一个微处理器阵

列能够借助流水线矩阵计算，使得速度得到最佳的提升。图1 是一个脉动阵列的简单例子。在这种结构下有两个输入向量阵列，z 和x。处理单元有一个值，，通常是根据定义在单元内的运算法则而得到的结果。其输出是一个向量，

。

图1 中的脉动阵列的输出可以被简单地表示为向量矩阵关系：

它显示了如何采用一对脉动阵列来解决在很多信号处理情形下出现的线性最小二乘问题。主阵列（三角形的）常用来实现Givens 旋转法的流水线序列，其通过归一化变换到上三角形，从而减小数据矩阵。重要的实时应用的数量在增长，尤其在无线通信领域，要求系统在出现强干扰的情况下可

靠地工作。基于码分多址（CDMA）技术的现代无线通信系统由于多路径衰减、多址干扰（MAI）、码间干扰（ISI）这三个主要因素造成容量和性能上的限制。