第7章 微型计算机存储器习题参考答案
微机原理课后题答案(5-7章)分析
（1）写出6116芯片的存储容量；
（2）分析每片6116所占的内存地址范围。
答：
（1）6116芯片的存储容量是2k*8bit
（2）第一片6116的内存地址范围是F1000H~F17FFH
第二片6116的内存地址范围是F1800H~F1FFFH
7．在多级存储体系结构中，Cache-主存结构主要用于解决（D）的问题。
A.主存容量不足B.主存与辅存速度不匹配
C.辅存与CPU速度不匹配D.主存与CPU速度不匹配
8．动态RAM的特点之一是（BD）。
A.能永久保存存入的信息B.需要刷新电路
C.不需要刷新电路D.存取速度高于静态RAM
二、填空题
1.在分层次的存储系统中，存取速度最快、靠CPU最近且打交道最多的是Cache存储器，它是由DRAM类型的芯片构成，而主存储器则是由SRAM类型的芯片构成。
第
一、单项选择题
1．8086CPU在执行IN AL，DX指令时，DX寄存器的内容输出到（A）上。
A.地址总线B.数据总线C.存储器D.寄存器
2．在CPU与外设进行数据传送时，下列（C）方式可提高系统的工作效率。
A.无条件传送B.查询传送C.中断传送D.前三项均可
3．外部设备的端口包括（ABC）。
A.数据端口B.状态端口C.控制端口D.写保护口
第
一、选择题
1．下列（B）不是半导体存储器芯片的性能指标。
A.存储容量B.存储结构C.集成度D.最大存储时间
2．高速缓存由（B）构成。
A. SRAMB. DRAMC. EPROMD.硬磁盘
3．由2K×1bit的芯片组成容量为4K×8bit的存储器需要（D）个存储芯片。
微型计算机课后答案(第7-9章)
微型计算机课后答案（第7-9章）（七）习题七解答1．试说明一般中断系统的组成和功能。
答：处理器内部应有中断请求信号的检测电路，输出中断响应信号，保存断点的逻辑，转向中断处理程序的逻辑，中断返回逻辑。
系统中要有一中断控制器，管理多个中断源，提供处理机所需的中断处理信息。
系统中请求中断处理的I/O接口电路要有提供中断请求信号及接收中断响应信号的逻辑。
2．什么是中断类型码、中断向量、中断向量表？在基于8086/8088的微机系统中，中断类型码和中断向量之间有什么关系？答：处理机可处理的每种中断的编号为中断类型码。
中断向量是指中断处理程序的入口地址，由处理机自动寻址。
中断向量表是存放所有类型中断处理程序入口地址的一个默认的内存区域。
在8086系统中，中断类型码乘4得到向量表的入口，从此处读出4字节内容即为中断向量。
3．什么是硬件中断和软件中断？在PC机中两者的处理过程有什么不同？答：硬件中断是通过中断请求线输入电信号来请求处理机进行中断服务；软件中断是处理机内部识别并进行处理的中断过程。
硬件中断一般是由中断控制器提供中断类型码，处理机自动转向中断处理程序；软件中断完全由处理机内部形成中断处理程序的入口地址并转向中断处理程序，不需外部提供信息。
4．试叙述基于8086/8088的微机系统处理硬件中断的过程。
答：以INTR请求为例。
当8086收到INTR的高电平信号时，在当前指令执行完且IF=1的条件下，8086在两个总线周期中分别发出INTA#有效信号；在第二个INTA#期间，8086收到中断源发来的一字节中断类型码；8086完成保护现场的操作，CS、IP内容进入堆栈，清除IF、TF；8086将类型码乘4后得到中断向量入口地址，从此地址开始读取4字节的中断处理程序的入口地址，8086从此地址开始执行程序，完成了INTR中断请求的响应过程。
5．在PC机中如何使用“用户中断”入口请求中断和进行编程？答：PC机中分配给用户使用的中断是IRQ9，经扩展插槽B4引出，故把用户的中断请求线连接到B4上。
《微型计算机原理与接口技术》(尹建华)习题答案
第一章2、156D = 10011100B = 9CH79D = 1001111B = 4FH0.675D = 0.1011B = 0.BH37.164D = 100101.0011B = 25.3H3、136D = 10001000B111010.111B = 3A.EH110010.11B = 62.6Q157Q = 06FH133Q = 910AE7.D2H = 101011100111.11010010B0.468D = 0.0111B4、无符号数：151符号数：-1058421BCD：976、+1原码= 00000001反码= 00000001补码= 00000001-1原码= 10000001反码= 11111110补码= 11111111+36原码= 00100100反码= 00100100补码= 00100100-36原码= 10100100反码= 11011011补码= 11011100-128原码= 1000000010000000反码= 111111*********补码= 100000007、⑴-128⑵-1⑶15⑷-868、⑴0 ~ 255⑵-127 ~ +127⑶-32767 ~ +3276811、34H + 89H无溢出0AFH+ 45H无溢出76H-0FEH无溢出第二章2、1MB，64KB3、不能4、4，1，时钟5、0FFFF0H寄存器名FRIPCSDSSSES指令队列其它寄存器复位状态0000H0000HFFFFH0000H0000H0000H清空0000H6、段基地址和偏移地址1230H：0045H1000H：2345H7、90000H ~ 9FFFFH11、等待周期：8086CPU与慢速的存储器和I/O设备交换信息时，为了防止丢失数据，在总线周期的和之间，插入一些必要的等待状态，用来给予必要的时间补偿。
在等待状态期间，总线上的信息保持不变，其他一些控制信号也都保持不变。
第7章习题参考答案
第7章习题参考答案1．计算机的外围设备是指 D 。
A．输入／输出设备 B．外存储器 CPU和内存以外的其他设备C．输入／输出设备及外存储器D．除了2．打印机根据印字方式可以分为 C 和 D 两大类，在 C 类打印机中，只有 A 型打印机能打印汉字，请从下面答案中选择填空。
A．针型打印机 B．活字型打印机C．击打式D．非击打式3．一光栅扫描图形显示器，每帧有1024×1024像素，可以显示256种颜色，问刷新存储器容量至少需要多大?解：因为28＝256，一个像素存储256色需8位，所以一帧的存储空间至少需要1024×1024×8bit=1MB4. 一个双面CD－ROM光盘，每面有100道，每道9个扇区，每个扇区512B，请求出光盘格式化容量。
解：格式化容量＝盘面数×每面道数×每道扇区数×每扇区字节数＝2×100×9×512＝900KB5. 试推导磁盘存储器读写一块信息所需总时间的公式。
答：磁盘存储器读写一块信息所需总时间为Ta=平均找道时间+平均等待时间+一块数据的写入(或读出)时间设磁盘转速为r转/s，每个磁道存储的信息量为N个字节，则平均等待时间为磁盘旋转半圈所用的时间，即1/(2r)；设要传送的数据块大小为b个字节，则有：磁盘旋转一周读出一个磁道的信息，即，每秒钟读出rN个字节，所以传输b个字节多用的时间为b/(rN)；由此，可得磁盘读写一块信息所需的时间公式为：Ta?Ts?12r?brN秒，其中Ts为平均找道时间6. 一个双面磁盘，每面有220道，已知磁盘转速r=4000转/分，数据传输率为185000B/S,求磁盘总容量。
解：格式化容量为：因为转速r=4000转/分，所以每秒400/6转数据传输率为185000B/S，所以磁道容量为 185000/(400/6)=2775B双面，每面220道，所以总容量为2×220×2775＝1221000B?1.16MB７．某磁盘存储器转速为3000转／分，共有4个记录面，每道记录信息为12288B，最小磁道直径为230mm，共有275道,道密度为5道/mm。
微机课后习题答案
第1章作业答案1.1 微处理器.微型盘算机和微型盘算机体系三者之间有什么不合?把CPU(运算器和掌握器)用大范围集成电路技巧做在一个芯片上,即为微处理器.微处理器加上必定命量的存储器和外部装备(或外部装备的接口)构成了微型盘算机.微型盘算机与治理.保护盘算机硬件以及支撑运用的软件相联合就形成了微型盘算机体系.1.2 CP U在内部构造上由哪几部分构成?CPU应当具备哪些重要功效?CPU重要由起运算器感化的算术逻辑单元.起掌握器感化的指令存放器.指令译码器.可编程逻辑阵列和标记存放器等一些存放器构成.其重要功效是进行算术和逻辑运算以及掌握盘算机按照程序的划定主动运行.1.3微型盘算机采取总线构造有什么长处?采取总线构造,扩大了数据传送的灵巧性.削减了连线.并且总线可以尺度化,易于兼容和工业化临盆.在构造上有什么不合之处?假如一个体系的数据和地址合用一套总线或者合用部分总线,那么要靠什么来区分地址和数据?数据总线是双向的(数据既可以读也可以写),而地址总线是单向的.8086CPU为了削减芯片的引脚数目,采取数据与地址线复用,既作数据总线也作为地址总线.它们重要靠旌旗灯号的时序来区分.平日在读写数据时,老是先输出地址(指定要读或写数据的单元),过一段时光再读或写数据.第 2章功课答案2.1 IA-32构造微处理器直至Pentillm4,有哪几种?80386.30486.Pentium.PentiumPro.PeruiumII.PentiumIII.Pentium4.2.6IA-32构造微处理器有哪几种操纵模式?IA一32构造支撑3种操纵模式:呵护模式.实地址模式和体系治理模式.操作模式肯定哪些指令和构造特征是可以拜访的.2构造微处理器的地址空间若何形成？由段存放器肯定的段基地址与各类寻址方法肯定的有用地址相加形成了线性地址.若末启用分页机制,线性地址即为物理地址;若启用分页机制,则它把线性地址转为物理地址.2.15 8086微处理器的总线接口部件由哪几部分构成?8086微处理器中的总线接口单元(BIU)负责CPU与存储器之间的信息传送.具体地说,BIU既负责从内存的指定部分掏出指令,送至指令队列中列队(8086的指令队列有6个字节,而8088的指令队列只有4个字节);也负责传送执行指令时所需的操纵数.履行单元(EU)负责履行指令划定的操纵.2.16段存放器CS=120OH,指令指针存放器IP=FFOOH,此时,指令的物理地址为若干?指令的物理地址=12000H+FFOOH=21FOOH第3章作业答案.(1)MOV SI, 30O(2)MOV CX, DATA[DI］(3)ADD AX, [BX][SI](4)AND AX, CX(5)MOV[BP], AX(6)PUSHF(l)源操纵数为立刻寻址,目标操纵数为存放器寻址.(2)源操纵数为变址存放器加位移量寻址,目标操纵数为存放器寻址.(3)源操纵数为基址加变址寻址,目标操纵数为存放器寻址.(4)源操纵数和目标操纵数都为存放器寻址.(5)源操纵数为存放器寻址,目标操纵数为存放器间接寻址.(6)为客栈操纵.3.2试述指令MOVAX,2000H和MOV AX,DSz[2000H]的差别.解：前一条指令是立刻寻址,即把立刻数2000H传送至存放器AX.后一条指令是直接寻址,是把数据(DS)段中的地址为200OH单元的内容传送至存放器AX.3.3写出以下指令中内存操纵数的地点地址.(1)MOV AL, [BX+10](2)MOV [BP+10], AX(3)INC BYTEPTR[SI十5](4)MOV DL, ES:[BX+SI](5)MOV BX,[BP+DI+2](1)数据段BX+10单元.(2)客栈段BP+10单元.(3)数据段SI+5字节单元.(4)附加段(ES段)BX+SI单元.(5)客栈段BP+DI+2单元.断下列指令书写是否准确.(1)MOV AL, BX(2)MOV AL, CL(3)INC [BX](4)MOV 5, AL(5)MOV [BX],[SI](6)M0V BL, OF5H(7)MOV DX, 2000H(8)POP CS(9)PUSH CS(l)不准确,AL与BX数据宽度不合.(2)准确.(3)不准确,因为不明白是增量字节照样字.(4)不准确,立刻数不克不及作为目标操纵数.(5)不准确,因为不明白要传送的是字节照样字.(6)准确.(7)准确.(8)不准确,CS不克不及作为:pop指令的操纵数.(9)不准确,CS不克不及作为PUSH指令的操纵数.钱指针SP的初值为1000H,AX=2000H,BX=3000H,试问：(1)履行指令PUSHAX后SP的值是若干?(2)再履行PUSHBX及POPAX后,SP.AX和BX的值各是若干?(1)SP=OFFEH.(2)SP=OFFEH;AX=3000H,BX=3000H.要想完成把[3000H]送[2000H]中,用指令：MOM[200OH],[300OH] 是否准确?假如不准确,应当用什么办法实现?解:不准确. 准确的办法是:MOV AL, [300OH]MOV [2000H］,AL假如想从200中减去AL中的内容,用SUB200,AL是否准确?假如不准确,应当用什么办法?解：不准确. 准确的办法是：MOV BL, 200SUB BL,AL3.8试用两种办法写出从8OH端口读入信息的指令.再用两种办法写出从4OH口输出10OH的指令.(1)IN AL, 80H(2)MOV DX,8OHIN AL, DX(3)MOV,AL,lOOHOUT40H,AL4)MOV AL,10OHMOV DX,4OHOUT DX,AL3.9假如:AL=20H,BL=1OH,当履行CMPAL,BL后,问:(1)AL.BL中的内容是两个无符号数,比较成果若何?影响哪儿个标记位?(2)AL.BL中的内容是两个有符号数,成果又若何,影响哪几个标记位?(l)AL=2OH,BL=1OH,O=0,S=0,Z=0,A=0,P=0,C=0.(2)因为两个都是符号正数,其成果与(l)雷同.×10,有哪几种办法,试编写出各自的程序段?(1)运用乘法指令：MOVBL,10MULBI,(2)运用移位指令:SHLAL,1MOVBL,ALSHLAL,2ADDAL,BL(3)运用加法指令:ADDAL,ALMOVBL,ALADDAL,ALADDAL,ALADDAL,BL3.118086汇编说话指令的寻址方法有哪几类?哪种寻址方法的指令履行速度最快?解：寻址方法分为:立刻数寻址方法.存放器操纵数寻址方法和存储器操纵数寻址方法.个中,存放器操纵数寻址方法的指令履行速度最快.3.12在直接寻址方法中,一般只指出操纵数的偏移地址,那么,段地址若何肯定?如果要用某个段存放器指出段地址,指令中应当若何暗示?默认的数据拜访,操纵数在DS段;客栈操纵在SS段;串操纵源操纵数(SI)在DS段,目标操纵数(DI)在ES段;用BP作为指针在SS段.假如要显式地指定段地址,则在操纵数中划定段存放器.例如：MOVAX,ES：(BX+10H)存放器间接寻址方法中,假如指令中没有具体指明段存放器,那么若何肯定段地址?在存放器间接寻址方法中,假如指令中没有具体指明段存放器,段地址是隐含商定的,也就是隐含地选择段存放器.如操纵类型为指令,则指定代码段寄存器CS,如操纵类型为客栈操纵,则指定堆找段存放器SS,…,如表3-1中所示.当须要超出约准时,通经常运用段替代前缀加冒号":"来暗示段超出,它许可程序设计者偏离任何商定的段.例如: MOV ES:〔BX］,AX这时数据将从存放器EAX传送至附加段中由EBX寻址的存储单元,而不是传送到数据段中.3.14采取存放器间接寻址方法时,BX.BP.SI.DI分离针对什么情形来运用?这4个存放器组合间接寻址时,地址是如何盘算的?请举例解释. 解：在存放器间接寻址方法下,BX和BP作为间址存放器运用,而SI.DI作为变址存放器运用.除BP间址默认的段为客栈段,其他的都默以为数据段.它们都可以单独运用,或加上偏移量或组合运用.如：[BX+n]LBP+n][SI+n][DI+n][BX+SI+n][BX+DI+n][BP+SI+n][BP+DI+n]S=2100H,SS=5200H,BX=1400H,BP=6200H,解释下面两条指令所进行的具体操纵:MOVBYTEPTR[BP],200MOVWORDPTR[BX],2000解:前一条指令是把立刻数(应是字节)200,传送至客栈段(BP的默认段〉偏移量由BP划定的字节单元,地址为：52000H+620OH=58200H第二条指令是把立刻数.2000,传送至数据段(BX的默认段)偏移量由BX划定的字单元,地址为:21000H+1400H=22400H.3.16运用堆钱操纵指令时要留意什么问题?传送指令和交流指令在涉及内存操纵数时应当分离要留意什么问题?解：运用客栈指令可以把内存单元作为一个操纵数(从内存到内存).但客栈固定在客栈段且只能由SP指向.且客栈操纵要修正堆核指针.MOV指令不克不及实现内存单元间的数据传送.XCHG指令是交流,有一个操纵数必须是存放器.这些指令中哪些是准确的?哪些是错误的?若是错误的,请解释原因.(1)XCHG CS, AX(2)MOV[BX], [1000](3)XCHGBX, IP(4)PUSHCS(5)POP CS(6)IN BX, DX(7)MOVBYTE[BX],100O(8)MOVCS, [1000](l)错误,CS不克不及交流.(2)错误,MOV指令不克不及在内存间传送.(3)错误,IP不克不及交流.(4)错误,CS可以作为PUSH指令的操纵数.(5)错误,CS可以作为POP指令的操纵数.(6)错误,IN指令的目标操纵数是累加器.(7)错误,目标操纵数是字节单元.(8〉错误,CS不克不及作为MOV指令的目标操纵数.3.18 以下是格雷码的编码表,O 00001 00012 00113 00104 01105 01116 01017 01008 1100请用换码指令和其他指令设计一个程序段,以实现由格雷码向ASCII码的转换.MOVBX,TABLEMOVSI,ASCII_TABMOVAL,0MOVCX,10TRAN:XLATTABLEMOVDL,ALADDDL,30HMOV[SI],DLINCALLOOPTRAN3.19运用乘法指令时,特殊要留意先断定是用有符号数乘法指令照样用无符号数乘法指令,这是为什么?解：因为有符号数和无符号数,其数的乘法是一样的.但成果的符号取决于两个操纵数的符号.3.20字节扩大指令和字扩大指令一般用在什么场合?举例解释.解：重要用于字节相除和字相除之前,把被除数扩大为两倍宽度的操纵数.3.21 什么叫BCD码?什么叫组合的BCD码?什么叫非组合的BCD码?8086汇编说话在对BCD码进行加.减.乘.除运算时,采取什么办法?解：BCD码为十进制编码的二进制数.组合的BCD数是把两位BCD加在一个字节中,高位的在高4位.非组合的BCD码是把一位BCD数放在一个字节的低4位,高4位为0.8086在BCD加.减和乘法运算今后用BCD调剂指令把成果调剂为准确的BCD数.在BCD除法之前先用BCD调剂指令再做除法.3.22用通俗运算指令履行BCD码运算时,为什么要进行十进制调剂?具体地讲,在进行BCD码的加.减.乘.除运算时,程序段的什么地位必须加上十进制调剂指令?因为8086指令把操纵数作为二进制数进行二进制运算,要得到准确的BCD成果,须要进行调剂.在加.减.乘法指令之后加上BCD调剂指令,而在除法指令之前先用BCD调剂指令再用除法指令.第4章功课答案4.1鄙人列程序运行后,给响应的存放器及存储单元填入运行的成果:MOV AL, 1OHMOV CX, 100OHMOV BX, 2000HMOV [CX],ALXCHGCX, BXMOV DH, [BX］MOV DL, 01HXCHGCX, BXMOV [BX],DLHLT解：存放器及存储单元的内容如下：AL=1OHBL=OOHBH=2OHCL=OOHCH=1OH(10O0H)=lOH(200OH)=0lH2.请求同题4.1,程序如下:MOV AL, 50HMOV BP, 100OHMOV BX, 200OHMOV[BP],ALMOV DH, 20HMOV[BX],DHMOV DL, OlHMOV DL, [BX]MOV CX, 300OHHLT解：存放器及存储单元的内容如下: AL=5OHBL=OOHBH=20HCL=OOHCH=30HDL=20HDH=2OH(10OOH)=5OH(20OOH)=20H4.3自1000H单元开端有一个100个数的数据块,若要把它传送到自200OH开端的存储区中去,可以采取以下3种办法实现,试分离编制程序以实现数据块的传送.(l)不必数据块传送指令(2)用单个传送的数据块传送指令(3)用数据块成组传送指令.(1) LEA SI, 1OOOHLEA DI, 200OHMOV CX, 100L1: MOV AX, [SI]MOV[DI],AXLOOPLlHLT(2) LEASI,100OHLEADI,2000HMOVCX,100CLDL1: MOVSBLOOP L1HLT(3) LEASI, 100OHLEADI, 200OHMOVCX, 100CLDREP MOVSBHLT4.4 运用变址存放器,编写一个程序,把自1000H单元开端的100个数传送到自1070H开端的存储区中去.LEASI,100OHLEADI,1070HMOVCX,100CLDREP MOVSBHLT4.5请求同题4.4,源地址为2050H,目标地址为2000H,数据块长度为50.LEASI,205OHLEADI,200OHMOVCX,50CLDREPMOVSBHLT4.6编写一个程序,把自100OH单元开端的100个数传送'至105OH开端的存储区中(留意:数据区有重叠).LEASI, 100OHLEADI,1050HADDSI, 63HADDDI, 63HMOVCX, 100STDREPMOVSBHLT4.7在自0500H单元开端,存有100个数.请求把它传送到1000H开端的存储区中,但在传送进程中要检讨数的值,碰到第一个零就停滞传送.LEA SI, 050OHLEA DI, 10OOHMOV CX, 100N1: MOV AL, [SI]CMP AL, 0JZ N2MOV[DI],ALINC SIINC DILOOPN1N2: HLT4.14若在0500H单元中有一个数(1)运用加法指令把它乘2,且送回原存储单元(假定X×2后仍为一个字节);(2)X×4;(3)X×10(假定X×l0≤255).(1) LEA BX, 050OHMOV AL, [BX]ADD AL, ALMOV[BX],AL(2) LEA BX, 0500HMOV AL, [BX]ADD AL, ALADD AL, ALMOV[BX],AL(3)LEABX, 050OHMOVAL, [BX]ADDAL, ALMOVDL, ALADDAL, ALADD AL,ALADDAL, DLMOV[BX],AL第 5 章功课答案5.1 总线周期的寄义是什么?8086/8088CPU的根本总线周期由几个时钟构成?假如一个CPU的时钟频率为8MHz,那么,它的一个时钟周期是若干?一个根本总线周期是多少?假如主频为5MHz呢?解：CPLI拜访总线(从内存储器或I/0端口读/写字节或字)所需的时光称为总线周期.8086/8088CPU的根本总线周期由4个时钟构成.若CPU的时钟频率为8(5)MHz,时钟周期为1/8MHz=125(1/5MHz=2O)ns,根本总线周期为4×125(200)ns=500(800)ns总线周期的TI.T2.T3.T4状况,CPU分离履行什么动作?什么情形下须要拔出等待状况Tw?Tw在哪儿拔出?如何拔出?解: 下面以存储器读为例进行解释.在Tl周期:输出地址旌旗灯号.地址锁存许可旌旗灯号.内存或I/O端口拜访掌握旌旗灯号;在T2周期:CPIJ开端履行数据传送操纵,此时,8086CPU内部的多路开关进行切换,将地址/数据线AD15~AD0上的地址撤消,切换为数据总线,为读写数据作预备.8288总线掌握器发出数据总线许可旌旗灯号和数据发送/吸收掌握旌旗灯号 DT/R许可数据收发器工作,使数据总线与8086CPU的数据线接通,并掌握数据传送的偏向.同样,把地址/状况线A19/S6~A16/S3切换成与总线周期有关的状况信息,指导若干与周期有关的情形.在T3周期:开端的时钟降低沿上,8086CPU采样READY线.假如READY旌旗灯号有用(高电平),则在T3状况停滞落后人TA状况.在T4状况开端的时钟降低沿,把数据总线上的数据读入CPU或写到地址选中的单元. 在T4状况:停滞总线周期.假如拜访的是慢速存储器或是外设接口,则应当在Tl状况输出的地址,经由译码选中某个单元或装备后,立刻驱动READY旌旗灯号到低电平.8086CPU 在T3状况采样到READY旌旗灯号无效,就会拔出等待周期Tw,在Tw状况CPU持续采样READY旌旗灯号;直至其变成有用后再进人T4状况,完成数据传送,停滞总线周期.在T4状况,8086CPU完成数据传送,状况旌旗灯号S2 ~S0 .变成无操纵的过渡状况.在此时代,8086CPU停滞总线周期,恢复各旌旗灯号线的初态,预备履行下一个总线周期.第7 章作业答案7.1 外部装备为什么要经由过程接口电路和主机体系相连?解：因为外部装备种类繁多,输入信息可能是数字量.模仿量或开关量,并且输入速度.电平.功率与CPU差距很大.所以,平日要经由过程接口电路与主机体系相连.7.4 CPU和输入输出装备之间传送的信息有哪几类?解：CPU和输入输出装备之间传送的信息重要有3类.(l)数据在微型盘算机中,数据平日为8位.16位或32位.(2)状况信息在输入时,有输入装备的信息是否预备好;在输出时有输出装备是否有空,若输出装备正在输出信息,则以忙指导等.(3)掌握信息例如,掌握输入输出装备启动或停滞等.7.9设一个接口的输入端口地址为0100H,状况端口地址为0104H,状况端口中第5位为1暗示输入缓冲区中有一个字节预备好,可以输入.设计具体程序以实现查询式输入.POLl： IN AL, 0104HANDAL,20HJZ POLlIN AL, 0100H第 8 章作业答案中止响应进程中,8086CPU向8259A发出的两个RT互旌旗灯号分离起什么感化?解：CPU发出的第一个INTA脉冲告知外部电路,其提出的中止请求已被响应, 应预备将类型号发给CPU,8259A接到了这个INTA 脉冲时,把中止的最高优先级请求置入中止状况存放器(ISR)中,同时把IRR(中止请求存放器)中的响应位复位.CPU发出的第二个INTA脉冲告知外部电路将中止的类型号放在数据总线上.最多可以有若干个中止类型?按照产生中止的办法分为哪两大类?解：8086CPU最多可以有256个中止类型.按照产生中止的办法,可以分为内部中止(软件中止)和外部(硬件中止)中止两大类.8.9 在编写中止处理子程序时,为什么要在子程序中呵护很多存放器?解：因为在用户程序运行时,会在存放器中有中央成果,当在中止办事程序中要运用这些存放器前要把这些存放器的内容推至客栈保管(称为呵护现场).在从中止办事程序返回至用户程序时把这些内容从堆找恢复至存放器中(称为恢复现场).中有5个中止源,其优先权分列为:1.2.3.4.5,它们的中止服务程序的进口地址分离为:3000H.302OH.3050H.3080H.30AOH.编写一个程序,当有中止请求CPU响应时,能用查询方法转至申请中止的优先权最高的源的中止服务程序.解：若5个中止源的中止请求放在一中止状况存放器中,按优先权分离放在状况的7位(优先权最高)至位3中.查询办法的程序段为：IN AL, STATUSCMP AL, 80HJNE N1JMP 3000HN1： IN AL, STATUSCMP AL, 40HJNE N2JMP 3020HN2： IN AL, STATUSCMP AL, 20HJNE N3JMP 3050HN3： IN AL, STATUSCMP AL, 10HJNE N4JMP 3080HN4： IN AL, STATUSCMP AL, 08HJNE N5JMP 30A0HN5： RET第9章作业答案9.3在某一运用体系中,计数器/准时器8253地址为340H~343H,准时用作分频器(N为分频系数),准时器2用作外部事宜计数器,若何编制初始化程序？准时器0用作分频器,工作方法2,其初始化程序为：MOV AL, 34HOUT 343H, ALMOV AL, N1OUT 342H, ALMOV AL, N2OUT 342H, AL准时器2用作外部事宜计数器,工作在方法0,其初始程序： MOV AL, 0B0HOUT 343H,ALMOV AL, N1OUT 342H,ALMOV AL, N2OUT 342H,AL9.4若已有一频率产生器,其频率为1MHZ,若要示求经由过程计数器/准时器8253,侧重产生每秒一次的旌旗灯号,8253应若何衔接？编写出初始化程序.1MHZ的旌旗灯号要变成每秒一次,则需经由106分频.一个通道的计数为16位最大为65536.故须要需两个通道级连,则每个通道计数为1000.用通道0和通道1级连,都工作在方法2,初始化程序为：MOV AL, 34HOUT 343H, ALMOV AL, 0E8HOUT 342H, ALMOV AL, 03OUT 342H, ALMOV AL, 74HOUT 343H, ALMOV AL, 0E8HOUT 342H, ALMOV AL, 039.9编程将计数器/准时器8253计数器0设置为模式1,计数初值3000H;计数器1设置为模式2初值为2010H;计数器2设置为模式4初值为4030H; 解：若端口地址为：0F8H~0FBH,初始化程序为：MOV AL, 32HOUT 0FBH, ALMOV AL, 00HOUT 0F8H, ALMOV AL, 30HOUT 0F8H, ALMOV AL, 74HOUT 0FBH, ALMOV AL, 10HOUT 0F9H, ALMOV AL, 20HOUT 0F9H, ALMOV AL, 0B8HOUT 0FBH, ALMOV AL, 30HOUT 0FAH, ALMOV AL, 40H第10 章作业答案8255A的3个端口在运用时有什么不同?解：平日端口A或B作为输入输出的数据端口(端口A还可以作为双向数据端口),而端口C作为掌握或状况信息的端口,它在"方法"字的掌握下,可以分成两个4位的端口.每个端口包含一个4位锁存器.它们分离与端口A和B合营运用,可用以作为掌握旌旗灯号输出,或作为状况旌旗灯号输入.10.7 8255A有哪几种根本工作方法?对这些工作方法有什么划定?解：8255A有3种根本的工作方法:方法0-----根本输入输出:方法1-----选通输入输出;方法2-----双向传送.8255A工作方法,8255A的掌握口地址为OOC6H.请求端口A工作在方法1,输入;端口B工作在方法0,输出;端口C的高4位合营端口A 工作;低4位为输入.解：按请求的方法掌握字为：10111001B.编程语句为:MOVAL, 0B9HOUTOOC6H, AL;8255A的4个端口地址为OOCOH.00C2H.00C4H.OOC6H,请求用置0/置1方法对PC6置1,对PC4置0.解：对端口C的PC6置1的掌握字为: 00001101B,对PC4置O的掌握字为: 0000100OB.程序段为:MOV AL, DHOUT OOC6H, ALMOV AL, 08H.OUT00C6H, AL。
微机原理课后题答案(5-7章)分解
第5章存储器系统一、选择题1．下列（B）不是半导体存储器芯片的性能指标。
A. 存储容量B. 存储结构C. 集成度D. 最大存储时间2．高速缓存由（B）构成。
A. SRAMB. DRAMC. EPROMD. 硬磁盘3．由2K×1bit的芯片组成容量为4K×8bit的存储器需要（D）个存储芯片。
A. 2B. 8C. 32D. 164．安排2764芯片内第一个单元的地址是1000H，则该芯片的最末单元的地址是（D）。
A. 1FFFHB. 17FFHC. 27FFHD. 2FFFH5．一片容量为8KB的存储芯片，若用其组成1MB内存，需（ C ）片。
A. 120B. 124C. 128D. 1326．外存储器包括（A B E F ）。
A. 软磁盘B. 磁带C. SRAMD. BIOSE. 硬磁盘F. 光盘7．在多级存储体系结构中，Cache-主存结构主要用于解决（D ）的问题。
A. 主存容量不足B. 主存与辅存速度不匹配C. 辅存与CPU速度不匹配D. 主存与CPU速度不匹配8．动态RAM的特点之一是（BD ）。
A. 能永久保存存入的信息B. 需要刷新电路C. 不需要刷新电路D. 存取速度高于静态RAM二、填空题1.在分层次的存储系统中，存取速度最快、靠CPU最近且打交道最多的是Cache 存储器，它是由DRAM 类型的芯片构成，而主存储器则是由SRAM 类型的芯片构成。
2．将存储器与系统相连的译码片选方式有线选法、部分地址译码法和全地址译码法。
3．若存储空间的首地址为1000H，存储容量为1K×8、2K×8、4K×8H 和8K×8的存储器所对应的末地址分别为13FFH 、17FFH 、1FFFH 和2FFFH 。
4．微机系统中存储器通常被视为Cache 、主存、辅存三级结构。
三、综合题1．某微机系统中内存的首地址为3000H，末地址为63FFH，求其内存容量。
计算机组成原理第七章课后部分答案
7.1 什么叫机器指令？什么叫指令系统？为什么说指令系统与机器指令的主要功能以及与硬件结构之间存在着密切的关系？机器指令：是CPU能直接识别并执行的指令，它的表现形式是二进制编码。
机器指令通常由操作码和操作数两部分组成。
指令系统：计算机所能执行的全部指令的集合，它描述了计算机内全部的控制信息和“逻辑判断”能力。
指令系统是计算机硬件和软件的接口部分，是全部机器指令的集合。
7.2 什么叫寻址方式？为什么要学习寻址方式？寻址方式：指确定本条指令的数据地址以及下一条将要执行的指令地址的方法，它与硬件结构紧密相关，而且直接影响指令格式和指令功能。
学习寻址方式，是为了找到指令中参与操作的数据，然后根据指令，得出结果。
7.3什么是指令字长、机器字长和存储字长？指令字长：是指机器指令中二进制代码的总位数。
指令字长取决于从操作码的长度、操作数地址的长度和操作数地址的个数。
不同的指令的字长是不同的。
机器字长：是指计算机进行一次整数运算所能处理的二进制数据的位数（整数运算即定点整数运算）。
机器字长也就是运算器进行定点数运算的字长，通常也是CPU内部数据通路的宽度。
即字长越长，数的表示范围也越大，精度也越高。
机器的字长也会影响机器的运算速度。
存储字长：一个存储单元存储一串二进制代码（存储字），这串二进制代码的位数称为存储字长，存储字长可以是8位、16位、32位等。
7.6 某指令系统字长为16位，地址码取4位，提出一种方案，使该指令系统有8条三地址指令、16条二地址指令、100条一地址指令。
解：三地址指令格式如下：4 4 4 4OP A1 A2 A3指令操作码分配方案如下：4位OP0000，……， A1,A2,A3:8条三地址指令0111，1000，0000，……，……， A2，A3:16条二地址指令1000，1111，1001，0000，0000，……，……，……， A3:100条一地址指令1001，0110，0011，1001，0110，0100，……，……，……，冗余编码1001，1111，1111，可用来扩充一、零地址指令条数1010，……，冗余编码1111，可用来扩充三、二、一、零地址指令条数7.7 设指令字长为16位，采用扩展操作码技术，每个操作数的地址为6位。
微机原理第7章练习题及答案
第7章输入/输出与中断一、自测练习题㈠选择题1．一微机系统有10根地址线用于I／O端口寻址，因而具有I／O空间的范围是( )字节。
A) 1024 B) 10K C) 0.5M D) 1M2．8086CPU读／写一次存储器或I／O端口所需的时间称为一个( )。
A) 总线周期 B) 指令周期 C) 时钟周期 D) 基本指令执行时间3．微型计算机的输入／输出有三种不同的控制方法，其中以( )控制的输入／输出是微机进行I／O的一种最主要的控制方式。
A) 程序控制 B) 中断控制C) DMA控制D) 以上均可4．程序查询I／O方式的工作流程是按( )的次序完成一个字符的传输。
A) 写数据端口，读／写控制端口B) 读状态端口，读／写数据端口C) 写控制端口，读状态端口，写数据端口D) 随I／O接口的具体要求而定5．在CPU与外设的I／O传送控制方式中，效率高、实时性强的方式是( )。
A) 同步传送 B) 查询传送 C) 无条件传送 D) 中断传送6．在CPU与外设的I／O传送控制方式中，传送速度最快的方式是( )。
A) 无条件传送 B) 查询传送 C) 中断传送 D) DMA传递7．用具有两个状态(“0”和“1”态)的一组开关作简单输入设备时，应采用( )传送方式来输入信息。
A) 无条件B) 查询C) 中断D) DMA8．用一组发光二极管作为简单输出设备时，应采用( )传送方式来输出信息。
A) DMA B) 无条件C) 查询D) 中断9．在微机系统中引入中断技术，可以( )。
A) 提高外设速度B) 减轻主存负担C) 提高处理器的效率D) 增加信息交换的精度10．CPU响应中断请求的时刻是在( )。
A) 执行完成正在执行的程序以后 B) 执行完正在执行的指令以后C) 执行完本时钟周期以后D)执行完正在执行的机器周期以后11．8086／8088CPU向应两个硬中断INTR和NMI时，相同的必要条件是( )。
A) 允许中断B) 当前I／O操作执行结束C) 总线空闲D) 当前访问内存操作结束12．在微型计算机系统中，高速外设与内存储器进行批量数据传送时，应采用( )。
存储器习题及参考答案
习题四参考答案1．某机主存储器有16位地址，字长为8位。
（1）如果用1k×4位的RAM芯片构成该存储器，需要多少片芯片？（2）该存储器能存放多少字节的信息？（3）片选逻辑需要多少位地址？解：需要存储器总容量为：16K×8位，故，（1）需要1k×4位的RAM芯片位32片。
（2）该存储器存放16K字节的信息。
（3）片选逻辑需要4位地址。
2. 用8k×8位的静态RAM芯片构成64kB的存储器，要求：（1）计算所需芯片数。
（2）画出该存储器组成逻辑框图。
解：（1）所需芯片8片。
（2）逻辑图为：3. 用64k×1位的DRAM芯片构成256k×8位存储器，要求：（1）画出该存储器的逻辑框图。
（2）计算所需芯片数。
（3）采用分散刷新方式，如每单元刷新间隔不超过2ms，则刷新信号周期是多少？如采用集中刷新方式，存储器刷新一遍最少用多少读/写周期？解：（1）（2）所需芯片为32片。
（3）设读写周期为0.5微妙，则采用分散式刷新方式的刷新信号周期为1微妙。
因为64K ×1的存储矩阵是由四个128×128的矩阵构成，刷新时4个存储矩阵同时对128个元素操作，一次刷新就可完成512个元素，整个芯片只有128次刷新操作就可全部完成。
所以存储器刷新一遍最少用128个读/写周期。
4. 用8k×8位的EPROM芯片组成32k×16位的只读存储器，试问：（1）数据寄存器多少位？（2）地址寄存器多少位？（3）共需多少个EPROM芯片？（4）画出该只读存储器的逻辑框图？解：因为只读存储器的容量为：32k×16，所以：（1）数据寄存器16位。
（2）地址寄存器15位。
（3）共需8个EPROM芯片？（4）逻辑框图为：5. 某机器中，已经配有0000H～3FFFH的ROM区域，现在再用8k×8位的RAM芯片形成32k ×8位的存储区域，CPU地址总线为A0～A15，数据总线为D0～D7，控制信号为R/W（读/写）、MREQ（访存），要求：（1）画出地址译码方案。
计算机组成与设计第三版第七章课后答案
13在所用主存储器芯片已确定的情况下，还要进行大幅度提高主存储器系统的读写 速度的办法是什么？
答：在所用主存储器芯片已确定的情况下，还要进行大幅度提高主存储器系统的读 写速度的办法是采用成组传送数据的方式，该方式是指用于提高在数据总线上的数 据输入/输出能力的一种技术。即通过地址总线传送一次地址后，能连续在数据总 线上传送多个（一组）数据，而不像正常总线工作方式那样，每传送一次数据，总 要用两段时间，即先送一次地址（地址时间），后送一次数据传送（数据时间）。 在成组传送方式，为传送N个数据，就可以用N+1个总线时钟周期，而不再是用 2N个总线时钟周期，使总线上的数据入/出尖峰提高一倍。
01
12存储器读写操作时，地址信号、片选信 号、读写命令、读出的数据或写入的数据， 在时间配合上要满足些什么关系？
02
答：存储器读写操作时，地址信号、片选信 号、读写命令、读出的数据或写入的数据， 它们之间在时序配合要满足以下这些条件： 有了稳定的地址与片选信号才可以读；有了 稳定的地址和写入的数据，再有了片选信号 才能再给出写命令，以便保证无误的写操作。 此外，这些信号应有一定的持续时间，以保 证读写操作得以正常完成。
202X
计算机组成原 理第七章习题
单击此处添加文本具体内容，简明扼要地 阐述你的观点
7.1.在计算机中，为什么要采用多级结构的存储器系统？它们的应用是建 立在程序的什么特性之上的？
答：在现代的计算机系统中，通常总是采用由三种运行原理不同，性能差异 很大的存储介质分别构建高速缓冲存储器、主存储器和虚拟存储器，再将它 们组成三级结构的统一管理、高度的一体化存储器系统。由高速缓冲存储器 缓解主存储器读写速度慢，不能满足CPU运行速度需要的矛盾；用虚拟存储 器更大的存储空间，解决主存储器容量小，存不下更大程序与更多数据的难 题。
微机原理第7章习题答案.docx
习题及解答1.列举中断的具体应用。
要点：符合如下四种的均可（1）响应外部突发事件。
（2）实时多任务调度。
（3）实现外设与CPU的并行处理（4）分时多任务操作系统的基础。
2.中断的分类方式及其关系。
要点：3.中断向量表的功能时什么，8086/8088CPU如何对中断源识别并跳转到正确的中断服务程序入口？要点：中断向量表是存放中断服务程序入口地址的一个特定的内存区域，屮断号都与一个中断服务程序的入口地址相对应，实现中断处理程序的直接跳转8086/8088cpu通过中断号标识中断源，外部中断的中断号山中断控制器（如8259a）提供,内部中断中断号和不可屏蔽中断号系统固定分配发生中断时：1）将标志寄存器、CS、TP内容压入堆栈。
2）获取中断类型号n,生成中断向量表地址4杓。
3）从中断向量表地址为4*n的存储单元中収出中断向量送入CS和1P,继而转去执行中断服务子程序。
4.中断的一般处理流程包括那些步骤，分别完成什么功能？要点：中断处理的一般过程山中断请求、中断优先级判别、中断响应、现场保护、中断服务、现场恢复和中断返回构成。
中断请求：发起中断信号中断判优：优先级判断确定响应那个中断中断响应：通过中断屏蔽确定是否响应中断，回复中断响应信号现场保护：保存状态寄存器、地址寄存器和相关重要寄存器中断服务：中断处理程序现场恢复：恢复状态寄存器、地址寄存器和其他重要寄存器中断返回：跳转到断点5.8259A如何进行优先级管理？要点：全嵌套方式、特殊全嵌套方式和优先级自动循环方式，分别针对单片，级联和特殊情况下的应用6.设8259A的端口地址为80H和81H,用程序清除中断服务寄存器的ISR6。
;EOI 二1； SL 二1； R=0； L2L1L0二6 ;设置0CW27. 2片8259A 组成的级联系统，设备A 接在从片的IR0上，从片接在主片的IR4±,说明A 设备发生中断到CPU 响应的全过程。
要点：1, A 设备产生中断请求2, 从片8259A 进行优先级判断，如果IR0上的中断优先级高于当前从片的其它优先级, 从片8259A 响应屮断，向主片的IR4脚发起屮断请求3, 主片8259A 进行优先级判断，如果IR4上的中断请求优先级高于当前主片的其它优 先级，则主片通过INT 管脚向CPU 发起屮断请求4, CPU 接收到中断请求后，若允许中断，则向主片8259A 发送两个INTA 响应。
附录 习题参考答案
第１章参考答案1．冯·诺依曼型计算机有哪些特点？【解答】冯·诺依曼型计算机的设计方案是“存储程序”和“程序控制”，有以下5方面特点：（1）用二进制数表示数据和指令；（2）指令和数据存储在内部存储器中，按顺序自动依次执行指令；（3）由运算器、控制器、存储器、输入设备和输出设备组成基本硬件系统；（4）由控制器来控制程序和数据的存取及程序的执行；（5）以运算器为核心。
2．微处理器，微型计算机，微型计算机系统有什么联系与区别？【解答】微处理器指由一片或几片大规模集成电路组成的中央处理器；微型计算机指以微处理器为基础，配以内存储器以及输入输出接口电路和相应的辅助电路构成的裸机；微型计算机系统指由微处理器配以相应的外围设备及其它专用电路、电源、面板、机架以及足够的软件而构成的系统。
微处理器，微型计算机，微型计算机系统关系如图所示：3. 说明数据总线、地址总线、控制总线各自的作用。
【解答】系统总线是CPU与其它部件之间传送数据、地址和控制信息的公共通道。
（1）数据总线：用来传送数据，主要实现CPU与内存储器或I/O设备之间、内存储器与I/O设备或外存储器之间的数据传送。
（2）地址总线：用来传送地址。
主要实现从CPU送地址至内存储器和I/O设备，或从外存储器传送地址至内存储器等。
（3）控制总线：用于传送控制信号、时序信号和状态信息等。
4. 计算机中有哪些常用的数制和码制？如何进行数制之间的转换？【解答】数值数据经常用二进制、十进制、八进制和十六进制；字符数据使用ASCII码；表示十进制数字用BCD码。
（1）十进制到二进制：整数部分连续除以2后“倒取余”，小数部分连续乘以2后“正取整”；（2）二进制到十进制：将二进制数按权展开即可。
（3）二进制到八进制：将3位二进制一组对应1位八进制数码。
（4）八进制到二进制：将1位八进制数码对应3位二进制数码。
十六进制与二进制间转换与八进制与二进制间转换类似，只是比例关系为1位十六进制数码对应4位二进制数码。
单片微型计算机原理及应用_课后习题答案
《单片微型计算机原理及应用》习题参考答案姜志海刘连鑫王蕾编著电子工业出版社目录第1章微型计算机基础 (2)第2章半导体存储器及I/O接口基础 (4)第3章MCS-51系列单片机硬件结构 (11)第4章MCS-51系列单片机指令系统 (16)第5章MCS-51系列单片机汇编语言程序设计 (20)第6章MCS-51系列单片机中断系统与定时器/计数器 (26)第7章MCS-51系列单片机的串行口 (32)第8章MCS-51系列单片机系统扩展技术 (34)第9章MCS-51系列单片机键盘/显示器接口技术 (36)第10章MCS-51系列单片机模拟量接口技术 (40)第11章单片机应用系统设计 (44)第1章微型计算机基础1．简述微型计算机的结构及各部分的作用微型计算机在硬件上由运算器、控制器、存储器、输入设备及输出设备五大部分组成。
运算器是计算机处理信息的主要部分；控制器控制计算机各部件自动地、协调一致地工作；存储器是存放数据与程序的部件；输入设备用来输入数据与程序；输出设备将计算机的处理结果用数字、图形等形式表示出来。
通常把运算器、控制器、存储器这三部分称为计算机的主机，而输入、输出设备则称为计算机的外部设备（简称外设）。
由于运算器、控制器是计算机处理信息的关键部件，所以常将它们合称为中央处理单元CPU（Central Process Unit）。
2．微处理器、微型计算机、微型计算机系统有什么联系与区别？微处理器是利用微电子技术将计算机的核心部件（运算器和控制器）集中做在一块集成电路上的一个独立芯片。
它具有解释指令、执行指令和与外界交换数据的能力。
其内部包括三部分：运算器、控制器、内部寄存器阵列（工作寄存器组）。
微型计算机由CPU、存储器、输入/输出（I/O）接口电路构成，各部分芯片之间通过总线（Bus）连接。
以微型计算机为主体，配上外部输入/输出设备、电源、系统软件一起构成应用系统，称为微型计算机系统。
微机原理课后答案7
第七章部分习题解答1、指出：（1）MOV AX，V AR；（2）LEA AX，V AR；（3）MOV AX，OFFSET V AR三条指令之间的异同（V AR为数据段的一个变量名称）解: (1)将V AR的一个字送AX，相当于MOV AX，[V AR](2) 将VAR的偏移地址送AX(3) 将VAR的段内偏移地址送AX，功能与(2)相同。
2、若程序中多次使用某一程序段，问将该程序段设计成子程序和定义成宏指令各有何优缺点？答:设计成子程序在整个程序占用内存少，但执行时间长；定义成宏指令程序汇编后占用内存多，但执行时间短。
3、下面列出的是一个汇编源程序中的一个程序段。
试以图形表示出DATA段中各变量在存储器中的存储位置（标明偏移地址及有关单元的内容，制表示）；写出CODE段内汇编后的可执行指令。
TABLDA TA SEGMENTTABL DB‘ABCD’2 DUP（2 DUP（1，2），3）V AR DW 4 DUP（？）DA TA ENDSCODE SEGMENTASSUME CS：CODE，D S：DATAORG 100HLEB1：LEA SI，TABLMOV BX，OFFSET V ARMOV AX，LENGTH V ARMOV AX，TYPE V ARMOV AL，SIZE V ARMOV AH，SIZE TABLMOV CX，（OFFSET V AR－（OFFSET TABL）V ARLEA DX，LEB1解: DATA段各变量的存储情况如右图所示，对CODE段可执行指令注释如下：LEB1：LEA SI，TABL ;将TABL的偏移地址送SIMOV BX，OFFSET V AR ;将V AR的偏移地址送BXMOV AX，LENGTH V AR ;将V AR的项数(4)的送AXMOV AX，TYPE V AR ;将V AR的符号名类型值02送AXMOV AL，SIZE V AR ;将为V AR分配的字节(08)送ALMOV AH，SIZE TABL ; 将为TABL分配的字节(0EH)送ALMOV CX，（OFFSET V AR）－（OFFSET TABL）;将OEH送CXLEA DX，LEB1 将LEB1(100H)送DX。
微计算机原理部分习题答案 7章
习题答案第6、7 章6－2 简述接口电路组成中各部分的作用，并区分什么是接口？什么是端口？答：接口部分功能如下：1.接向CPU部分的功能(1)总线驱动器：用来实现对CPU数据总线速度和驱动能力的匹配。
(2)地址译码器：接收CPU地址总线信号，进行译码，实现对各寄存器（端口）的寻址。
(3)控制逻辑：接收CPU控制总线的读/写等控制信号，以实现对各寄存器（端口）的读/写和时序控制。
2.接向外设部分的功能(1)数据寄存器（缓冲器）：包括数据寄存器和输出寄存器。
前者暂存外设送来的数据，以便CPU读取，后者暂存CPU送来的数据，以便外设取走。
(2)控制寄存器：接收存放CPU的各种控制命令（或控制字）及其他信息。
这些控制命令用以设置接口工作方式、工作速度、指定某些参数及引脚功能等。
控制寄存器一般只能写入。
(3)状态寄存器：保存外设的当前信息。
如，忙/闲状态、准备就绪状态等等，以供CPU查询、判断。
以上3个寄存器均可由程序进行读或写。
类似存储器单元，所以又称为可编程序的I/O端口。
通常由系统给它们各分配一个地址码，称作端口地址。
外设必须通过输入或输出接口电路才能于CPU交换信息。
这种电路简称接口。
每个接口电路都需占用CPU的一个或多个I/O端口地址。
如8255A是一种接口，它占用4个端口地址。
6－3 说明CPU对I/O设备采用的两种不同编趾方式的优缺点和访问I/O设备采用的指令有哪些？答：I/O设备两种编趾方法是：1.统一编趾这种编趾方式又叫存储器映象方式，是从存储器空间划出一部分给I/O端口。
每个端口相当于一个存储单元。
优点是指令系统简单，便于掌握，且访问外设的寻址方式多。
缺点是，译码相对复杂。
2.I/O端口单独编趾译码电路相对简单（I/O指令所需地址线相对较少）。
缺点：指令系统相对复杂，且单独的I/O指令寻址方式弱。
访问I/O设备采用的指令是：(1)IN AL,PORT(2)IN AX.PORT(3)IN AL,DX(4)IN AX,DX(5)OUT PORT,AL(6)OUT PORT,AX(7)OUT DX.AL(8)OUT DX,AX6-4说明CPU与I/O设备之间交换数据的控制方式有哪些？比较它们的优缺点？答：CPU与外设之间数据交换的控制方式可归纳为3种：程序控制方式、中断控制方式和直接存储器存取（DMA）方式。
微机原理习题集第七章存贮器
第七章内存储器一、填空题1、内存储器是计算机系统中的装置，用来存放和。
2、CPU对RAM存贮器进行读/写操作时，应送出的方向控制命令有和命令。
3、Intel 2114 RAM存贮芯片引脚中用于片选的控制引脚为，用于读/写控制引脚为。
4、Intel 4116 RAM芯片容量为2K 8，访问该芯片须用根地址线。
5、存贮芯片存贮的信息会，必须定时刷新，刷新的时间间隔为。
6、存贮器分为、、、。
7、逻辑地址为2000H：1234H的存储单元的物理地址是。
8、8086CPU写入一个规则字，数据线的高8位写入存储体，低8位写入存储体。
9 、将存储器与系统相连的译码片选方式有法和法。
10、对6116进行读操作，6116引脚= ，= ，= 。
二、单项选择题1、随机存贮器即RAM是指（）A.存贮单元中所存信息是随机的。
B.存贮单元中的地址是随机的。
C.用户的程序和数据可随机的放在内存的任何地方。
D.存贮器中存取操作与时间存贮单元物理位置顺序无关。
2、CPU对主存进行操作，下面哪种说法是不能实现的（）A.按地址并能读/写一个字节代码B.按地址串行1位1位进行读/写操作C.按地址并行读/写一个字长代码D.按地址进行并行读出而不能实现并行写入3、动态存贮器刷新，下面哪种说法正确（）A.刷新可在CPU执行程序过程中进行B.刷新在外电路控制下，定时刷新，但刷新时，信息不读出C.在正常存贮器读操作时也会发生刷新，可防止刷新影响读出信息，故读操作时，应关闭电路工作。
D.刷新过程一定伴随着信息输出，无法控制，故刷新时不要进行读出操作。
4、用4K×8的存贮芯片，构成64K×8的存贮器，需使用多少4K×8的存贮芯片，正确答案为（）A.128片B.16片C.8片D.32片5、在存贮器读周期时，根据程序计数器PC提供的有效地址，使用从内存中取出（）6、动态存贮器的主要缺点是（）A.存贮容量少B.存取速度低C.功耗大D.外围电路复杂7、动态RAM芯片容量为16K×1位，要构成32K字节的RAM存贮器，需要该芯（）A.4片B.8片C.16片D.32片8、堆栈操作时，段地址由（）寄存器指出，段内偏移量由（）寄存器指出。
微机原理课后习题参考答案
上册第一章P91.1 微处理器、微型计算机、微型计算机系统的区别是什么？答：（1）微型计算机中的运算器和控制器合起来称为中央处理器，也就是微处理器，又称微处理机。
（2）微型计算机是由cpu、主存储器、输入/输出接口电路和系统总线构成。
（3）微型计算机系统由微型计算机、输入/输出设备、外存储器、系统软件、电源、面板和机架等组成。
1.2微型计算机由哪些基本部分构成？微型计算机是由cpu、主存储器、输入/输出接口电路和系统总线构成。
1.4 说明CISC、RISC及其主要区别。
CISC是指复杂指令系统计算机，RISC是指精简指令系统计算机。
他们的区别在于不同的CPU设计理念和方法。
RISC指令系统仅包含哪些必要的经常使用的指令，不经常使用的功能，往往通过基本指令组合来完成。
完成特殊功能时效率比较低。
CISC的指令系统比较丰富，一些特殊功能都有相应的指令。
处理特殊任务效率较高。
RISC对存储器操作相对简单，使对存储器访问的控制简化；而CISC机器的存储器操作指令较多，对存储器的访问有更多的指令直接操作，要求的控制逻辑比较复杂。
RISC在一条指令执行的适当地方可以响应中断；而CISC机器是在一条指令执行结束后响应中断。
RISC CPU的电路构成比CISC CPU简单，因此面积小、功耗也更低；CISC电路CPU电路复杂，同水平比RISC CPU面积大、功耗大。
RISC CPU结构比较简单，布局紧凑规整，设计周期较短，比较容易采用一些并行计算的最新技术；CISC CPU结构复杂，设计周期长，技术更新难度大。
从使用角度看，RISC微处理器结构简单，指令规整，性能容易把握，易学易用；CISC微处理器结构复杂，功能强大，实现特殊功能容易。
第二章2.1 8086CPU 由哪两大部分组成？简述它们的主要功能。
总线接口部件BIU跟执行部件EU。
总线接口部件（BIU）是联系微处理器内部与外部的重要通道，其主要功能是负责微处理器内部与外部的信息传递。
微机原理部分课后习题答案
微机原理（第4版）部分习题参考答案第一章绪论1、什么是冯诺依曼机？答：由运算器、控制器、存储器、输入设备、输出设备等5个部分组成，其基本原理是以存储器存储程序控制的原理。
9、将下列二进制数转化为十进制数。
(1) 1101.01B=13.25(2) 111001.0011B=57.1875(3) 101011.0101B=43.3125(4) 111.0001B=7.062510、将下列十六进制数转化为十进制数。
(1) A3.3H=163.1875(2) 129.CH=297.75(3) AC.DCH=172.859375(4) FAB.3H=4011.187511、将下列十进制数转化为二进制、八进制、十六进制。
(1) 23=10111B=27Q=17H(2) 107=1101011B=153Q=6BH(3) 1238=10011010110B=2326Q=4D6H(4) 92=1011100B=134Q=5CH12、将下列十进制数转换为8位有符号二进制数。
(1) +32=00100000B(2) -12=11110100B(3) +100=01100100B(4) -92=10100100B13、将下列十进制数转化为压缩和非压缩格式的BCD码。
压缩非压缩(1) 102=00000001 00000010 00000001 00000000 00000010(2) 44=01000100 00000100 00000100(3) 301=00000011 00000001 00000011 00000000 00000001(4) 1000=00010000 00000000 00000001 00000000 00000000 00000000 14、将下列二进制数转换为有符号十进制数。
(1) 10000000B=-128(2) 00110011B=51(3) 10010010B=-110(4) 10001001B=-119第二章8086系统结构5、要完成下述运算或控制，用什么标志位判别？其值是什么？（1）比较两数是否相等。
微机原理课后题答案(5-7章)
第5章存储器系统一、选择题1．下列（B）不是半导体存储器芯片的性能指标。
A. 存储容量B. 存储结构C. 集成度D. 最大存储时间2．高速缓存由（B）构成。
A. SRAMB. DRAMC. EPROMD. 硬磁盘3．由2K×1bit的芯片组成容量为4K×8bit的存储器需要（D）个存储芯片。
A. 2B. 8C. 32D. 164．安排2764芯片内第一个单元的地址是1000H，则该芯片的最末单元的地址是（D）。
A. 1FFFHB. 17FFHC. 27FFHD. 2FFFH`5．一片容量为8KB的存储芯片，若用其组成1MB内存，需（ C ）片。
A. 120B. 124C. 128D. 1326．外存储器包括（A B E F ）。
A. 软磁盘B. 磁带C. SRAMD. BIOSE. 硬磁盘F. 光盘7．在多级存储体系结构中，Cache-主存结构主要用于解决（D ）的问题。
A. 主存容量不足B. 主存与辅存速度不匹配C. 辅存与CPU速度不匹配D. 主存与CPU速度不匹配8．动态RAM的特点之一是（BD ）。
A. 能永久保存存入的信息B. 需要刷新电路C. 不需要刷新电路D. 存取速度高于静态RAM[二、填空题1.在分层次的存储系统中，存取速度最快、靠CPU最近且打交道最多的是Cache 存储器，它是由DRAM 类型的芯片构成，而主存储器则是由SRAM 类型的芯片构成。
2．将存储器与系统相连的译码片选方式有线选法、部分地址译码法和全地址译码法。
3．若存储空间的首地址为1000H，存储容量为1K×8、2K×8、4K×8H 和8K×8的存储器所对应的末地址分别为13FFH 、17FFH 、1FFFH 和2FFFH 。
4．微机系统中存储器通常被视为Cache 、主存、辅存三级结构。
三、综合题1．某微机系统中内存的首地址为3000H，末地址为63FFH，求其内存容量。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
第七章习题及答案
7.1 一个微机系统中通常有哪几级存储器？它们各起什么作用？性能上有什么特点？
答：一个微机系统中通常有3级存储器结构：高速缓冲存储器、内存储器和辅助存储器。
高速缓冲存储器简称快存，是一种高速、小容量存储器，临时存放指令和数据，以提高处理速度。
内存存取速度快，CPU可直接对它进行访问，用来存放计算机运行期间的大量程序和数据。
辅存存储容量大，价格低，CPU不能直接进行访问，通常用来存放系统程序、大型文件及数据库等。
7.2 半导体存储器分为哪两大类？随机存取存储器由哪几个部分组成？
答：根据存取方式的不同，半导体存储器可分为随机存取存储器RAM和只读存储器ROM 两类。
其中随机存取存储器主要由地址译码电路、存储体、三态数据缓冲器和控制逻辑组成。
7.3 什么是SRAM，DRAM，ROM，PROM，EPROM和EEPROM？
答：SRAM：静态随机存取存储器；DRAM：动态随机存取存储器；ROM：掩膜只读存储器；PROM：可编程的只读存储器；EPROM：可擦除可编程只读存储器；EEPROM：用电可擦除可编程只读存储器。
7.4 常用的存储器片选控制方法有哪几种？它们各有什么优缺点？
答：常用的存储器片选控制译码方法有线选法、全译码法和部分译码法。
线选法：当存储器容量不大、所使用的存储芯片数量不多、而CPU寻址空间远远大于存储器容量时，可用高位地址线直接作为存储芯片的片选信号，每一根地址线选通一块芯片，这种方法称为线选法。
直观简单，但存在地址空间重叠问题。
全译码法：除了将低位地址总线直接与各芯片的地址线相连接之外，其余高位地址总线全部经译码后作为各芯片的片选信号。
采用全译码法时，存储器的地址是连续的且唯一确定，即无地址间断和地址重叠现象。
部分译码法：将高位地址线中的一部分进行译码，产生片选信号。
该方法常用于不需要全部地址空间的寻址、采用线选法地址线又不够用的情况。
采用部分译码法存在地址空间重叠的问题。
7.5 动态RAM为什么要进行定时刷新？EPROM存储器芯片在没有写入信息时，各个单元的内容是什么？
答：DRAM的基本存储电路利用电容存储电荷的原理来保存信息，由于电容上的电荷会逐渐泄漏，因此对DRAM必须定时进行刷新，使泄漏的电荷得到补充。
EPROM存储器芯片在没有写入信息时，各个单元的内容是1。
7.6 某SRAM的单元中存放有一个数据如5AH，CPU将它读取后，该单元的内容是什么？答：5AH。
7.7 下列ROM芯片各需要多少个地址输入端？多少个数据输出端？
（1）16×4位（2）32×8位
（3）256×4位（4）512×8位
答：（1）16×4位：14个地址输入端和4个数据输出端。
（2）32×8位：15个地址输入端和8个数据输出端。
（3）256×4位：18个地址输入端和4个数据输出端。
（4）512×8位：19个地址输入端和8个数据输出端。
7.8 若某微机有16条地址线，现用SRAM 2114（1K×4）存储芯片组成存储系统，问采用线选译码时，系统的存储容量最大为多少？需要多少个2114存储器芯片？
答：6K×8，需要12片2114存储器芯片。
7.9 某RAM芯片的存储容量为1024×8位，该芯片的外部引脚应有几条地址线？几条数据线？若已知某RAM芯片引脚中有15条地址线，8条数据线，那么该芯片的存储容量是多少？答：RAM芯片的存储容量为1024×8位，该芯片的外部引脚应有10条地址线，8条数据线。
若已知某RAM芯片引脚中有15条地址线，8条数据线，那么该芯片的存储容量是32K×8位。
7.10 已知某微机控制系统中的RAM容量为4K×8位，首地址为3000H，求其最后一个单元的地址。
若一个RAM芯片，首地址为3000H，末地址为63FFH，求其内存容量。
答：最后一个单元地址为3FFFH。
内存容量为13K×8位。
7.11 设有一个具有20位地址和8位字长的存储器，问：
（1）该存储器能够存储多少字节的信息？
（2）如果该存储器由64K×1位的RAM芯片组成，需要多少片？
（3）在此条件下，若数据总线为8位，需要多少位地址线作芯片选择？
答：（1）存储1M字节的信息。
（2）需要128片。
（3）需要4位地址线作芯片选择。
7.12 用下列芯片构成存储器系统，需要多少个RAM芯片？需要多少位地址作为片外地址译码？设系统有20位地址线，采用全译码方式。
（1）512×4位RAM构成16KB的存储器系统。
（2）64K×1位RAM构成256KB的存储器系统。
答：（1）需要64个芯片，需要11位地址线作为片外地址译码。
（2）需要32个芯片，需要4位地址线作为片外地址译码。
7.13 试为某8位微机系统设计一个具有8KB ROM和40KB RAM的存储器。
要求ROM用EPROM芯片2732组成，从0000H地址开始；RAM用SRAM芯片6264组成，从4000H地址开始。
解：按照设计的一般步骤，设计过程如下：
1、该系统的寻址空间最大为64KB，其中0000H～1FFFH为EPROM区，需要2片EPROM 芯片，4000H～0DFFFH为RAM区，需要5片SRAM芯片。
2、根据所采用的存储芯片容量，可画出地址分配表，如下所示。
3、考虑用3–8译码器完成二次译码，用适当逻辑门完成二次译码。
假定选用74LS138和或门，则相应地址译码电路下所示。
去2片
EPROM
去5片SRAM A 13A 14A A。