数字系统EDA设计基础PPT课件
合集下载
第一讲-EDA简介PPT课件
适配完成后可以利用适配所产生的仿真文件作 精确的时序仿真，同时产生可用于编程的文件。
17
4、时序仿真与功能仿真
在编程下载前，必须利用EDA工具对适配生 成的结果进行模拟测试，就是所谓的仿真。即让计 算机根据一定的算法和一定的仿真库对EDA设计进 行模拟，以验证设计，排除错误。
18
5、编程下载
把适配后生成的下载或配置文件，通过编程器 或编程电缆向FPGA或CPLD进行下载，以便进行硬 件调试和验证（Hardware Debugging）。 CPLD：以乘积项结构方式构成逻辑行为的器件。 FPGA：以查表法结构方式构成逻辑行为的器件。
• FPGA与ASIC正在互相融合，取长补短。
• 目前，许多PLD公司开始为ASIC提供FPGA 内核。
• 现在，传统ASIC和FPGA之间的界限正变得模糊。 系统级芯片不仅集成RAM和微处理器，也集成FPGA。
13
二、 EDA设计流程及其工具 FPGA/CPLD设计流程
应用于FPGA/CPLD的EDA开发流程
9
自顶向下的设计流程
10
5. EDA与传统电子设计方法的比较
传统的电子系统或IC设计中，手工设计 占了较大比例。缺点如下：
（1）复杂电路的设计、调试十分困难； （2）如果某一过程存在错误，查找和修改十分不便； （3）设计过程中产生大量文挡，不易管理； （4）对于集成电路设计而言，设计实现过程与具体
高层次的表示
行为域
算法级
低层次的表示 结构域 门级
6
编译器和综合器功能比较
7
VHDL综合器运行流程
8
4. 基于VHDL的自顶向下设计方法
传统的硬件电路设计方法：自底向上 元器件、芯片→功能模块→整个系统 缺点：低效、低可靠性、费时费力、成本高昂。
17
4、时序仿真与功能仿真
在编程下载前，必须利用EDA工具对适配生 成的结果进行模拟测试，就是所谓的仿真。即让计 算机根据一定的算法和一定的仿真库对EDA设计进 行模拟，以验证设计，排除错误。
18
5、编程下载
把适配后生成的下载或配置文件，通过编程器 或编程电缆向FPGA或CPLD进行下载，以便进行硬 件调试和验证（Hardware Debugging）。 CPLD：以乘积项结构方式构成逻辑行为的器件。 FPGA：以查表法结构方式构成逻辑行为的器件。
• FPGA与ASIC正在互相融合，取长补短。
• 目前，许多PLD公司开始为ASIC提供FPGA 内核。
• 现在，传统ASIC和FPGA之间的界限正变得模糊。 系统级芯片不仅集成RAM和微处理器，也集成FPGA。
13
二、 EDA设计流程及其工具 FPGA/CPLD设计流程
应用于FPGA/CPLD的EDA开发流程
9
自顶向下的设计流程
10
5. EDA与传统电子设计方法的比较
传统的电子系统或IC设计中，手工设计 占了较大比例。缺点如下：
（1）复杂电路的设计、调试十分困难； （2）如果某一过程存在错误，查找和修改十分不便； （3）设计过程中产生大量文挡，不易管理； （4）对于集成电路设计而言，设计实现过程与具体
高层次的表示
行为域
算法级
低层次的表示 结构域 门级
6
编译器和综合器功能比较
7
VHDL综合器运行流程
8
4. 基于VHDL的自顶向下设计方法
传统的硬件电路设计方法：自底向上 元器件、芯片→功能模块→整个系统 缺点：低效、低可靠性、费时费力、成本高昂。
EDAPPT课件
1. EDA技术的起源 2. EDA技术的发展技术及特点
常用EDA软件介绍
1. EDA软件的分类 2. EDA软件的发展趋势
EDA工程的设计流程 EDA工程的设计方法
1.1 EDA技术简介
EDA(Electronic Design Automation 电子设计
自动化)的定义：
1. 狭义的定义： 以计算机为工作平台; 以相关的EDA开发软件为工具; 以大规模可编程逻辑器件（包括CPLD、FPGA、 EPLD等）为设计载体； 以硬件描述语言HDL（Hardware Description Language）为系统逻辑描述的主要表达方式； 自动完成系统算法，电路设计，最终形成电子系统或 专用集成芯片的一门新技术。
20世纪70年代，由于设计师对图形符号使用数量有限， 因此传统的手工布图方法无法满足产品复杂性的要求， 更不能满足工作效率的要求，就产生了一些单独的软件 工具，主要有印制电路板（PCB）布线设计、电路模拟、 逻辑模拟及版图的绘制等。
这种应用计算机进行辅助设计的时期，就是计算机辅助 设计CAD阶段。
利用这些工具，设计师能在产品制作之前预知产品的
功能与性能，能生成产品制造文件，使设计阶段对产 品性能的分析前进了一大步，这就是真正的计算机辅 助工程设计CAE阶段。
飞速发展，其工艺水平已
达到了深亚米微米级，在一个芯片上可以集成上百万、 上千万乃至上亿个晶体管，芯片的工作频率可达到 GHz，发展到了甚超大规模集成电路阶段。
该阶段的硬件系统设计，仍然使用大量不同型号的标
准芯片，实现电子系统设计。
随着微电子工艺的发展，相继出现了集成上万只晶体
管的微处理器、集成几十万乃至上百万储存单元的随 机存储器和只读存储器的超大规模集成电路。
常用EDA软件介绍
1. EDA软件的分类 2. EDA软件的发展趋势
EDA工程的设计流程 EDA工程的设计方法
1.1 EDA技术简介
EDA(Electronic Design Automation 电子设计
自动化)的定义：
1. 狭义的定义： 以计算机为工作平台; 以相关的EDA开发软件为工具; 以大规模可编程逻辑器件（包括CPLD、FPGA、 EPLD等）为设计载体； 以硬件描述语言HDL（Hardware Description Language）为系统逻辑描述的主要表达方式； 自动完成系统算法，电路设计，最终形成电子系统或 专用集成芯片的一门新技术。
20世纪70年代，由于设计师对图形符号使用数量有限， 因此传统的手工布图方法无法满足产品复杂性的要求， 更不能满足工作效率的要求，就产生了一些单独的软件 工具，主要有印制电路板（PCB）布线设计、电路模拟、 逻辑模拟及版图的绘制等。
这种应用计算机进行辅助设计的时期，就是计算机辅助 设计CAD阶段。
利用这些工具，设计师能在产品制作之前预知产品的
功能与性能，能生成产品制造文件，使设计阶段对产 品性能的分析前进了一大步，这就是真正的计算机辅 助工程设计CAE阶段。
飞速发展，其工艺水平已
达到了深亚米微米级，在一个芯片上可以集成上百万、 上千万乃至上亿个晶体管，芯片的工作频率可达到 GHz，发展到了甚超大规模集成电路阶段。
该阶段的硬件系统设计，仍然使用大量不同型号的标
准芯片，实现电子系统设计。
随着微电子工艺的发展，相继出现了集成上万只晶体
管的微处理器、集成几十万乃至上百万储存单元的随 机存储器和只读存储器的超大规模集成电路。
VHDL第1章数字系统设计与EDA技术PPT课件
Q2 11
Q3
TC 15
D8 74LS161
Q0
14 13
Q1 12
Q2 11
Q3
TC 15
D9 74LS161
Q0
14 13
Q1 12
Q2 11
Q3
TC 15
D10 74LS161
12 12MHz 43
2 CET CL K
9 PE 1 MR
10 CEP
P3
P2
7
5 6
D13 4 P1
D12 3 P0
硬件描述语言
35
EDA技术要求采用硬件描述语言来描述系统设计。 硬件描述语言(Hardware Description
Language)：用于描述硬件电路的功能、信号 连接关系和定时关系的语言
VHDL Verilog HDL ABEL-HDL C语言
VHDL和Verilog HDL被IEEE接纳为国际标准
15
5、基于可编程逻辑器件实现数字系统
自己动手，设计实现确定功能的芯片 例如：原型设计通常利用可编程逻辑器件实现 特点：
无需厂家参与设计生产 可重复设计，改变芯片的功能 可通过EDA软件在实验室进行操作 速度/功耗/面积不及全定制/半定制设计的数字系统
数字系统的实现方式
16
几种方式的比较
实现方式 全定制
储器芯片，甚至包括GAL等。 特点：
传统的设计方法 适合小规模、功能简单的数字系统
基于通用标准集成电路实现数字系统示例 9
UC C 74LS161
3 P0 Q0 14 A0
4 5 6
P1 P2
Q1 Q2
13 12 11
A1 A2 A3
一.EDA基本理论.ppt
按仿真的电路描述级别的不同，HDL仿真器可以单独或综 合完成以下各仿真步骤：
(1) 系统级仿真。 (2) 行为级仿真。 (3) RTL级仿真。 (4) 门级时序仿真。
2.3 常用EDA工具
2.3.4 适配器(布局布线器)
适配器的任务是完成目标系统在器件上的布局布线。适 配，即结构综合通常都由可编程逻辑器件的厂商提供的专 门针对器件开发的软件来完成。这些软件可以单独或嵌入 在厂商的针对自己产品的集成EDA开发环境中存在。
3.1
概
述
图3-1 基本PLD器件的原理结构图
输 入
输入 缓冲
与 阵 列
或 阵 列
输出 缓冲 电路
输 出
„
„
电路
3.1.1 可编程逻辑器件的发展历程
EPLD
PROM 和 器 件 PLA 70年代
改 进 的 PLA 器 件 GAL 器 件
器 件
CPLD
80年代
FPGA
器 件
器 件
内嵌复杂 功能模块 的SoPC
（b）硬件语言设计目标流程
VHDL综合器运行流程
2.1 FPGA／CPLD设计流程
应用FPGA/CPLD的EDA开发流程: 原理图/VHDL文本编辑
综合
FPGA/CPLD
器件和电路系统
1、isp方式下载 2、JTAG方式下载 3、针对SRAM结构的配置 4、OTP器件编程
功能仿真
逻辑综合器
FPGA/CPLD
90年代
3.1.2 可编程逻辑器件的分类
图3-2 按集成度(PLD)分类
可编程逻辑器件（PLD）
简单 PLD
复杂 PLD
PROM
PLA
PAL
EDA数字系统设计1-PPT精选文档
18
IC制造过程
19
5.数字集成电路的发展及PLD的出现
ASIC的优势： 成本低、功耗低、尺寸小、可靠性高、保密性强 ASIC的缺点： 资金投入大、研发投片制作具有一定的失败风险、 开 发周期较长、灵活性低
同时也推出系统级描述工具STW信号处理系统）,
Synopsys（世界排位第二）优势是逻辑综合器是世界第一， Avanti等为代表的EDA系统，包括有系统级的设计工具
最佳组合：（Cadence仿真器verlog XL＋ Synopsys的 DC(Design Complier))
第四代：正在研制面向VDSM + System-On-a-Chip的新一代深亚 微米CAD系统
Integrated Circuits）：面向专门用途，为某一用
户特定生产的集成电路。例电视视频处理芯片、电话中
语音处理芯片等。
17
典型ASIC设计流程
系统设计 系统验证
算法设计
RTL设计
算法验证
RTL验证 逻辑综合
后ห้องสมุดไป่ตู้流程
前端流程
向foundry提交网表
后仿真
Foundry进行版图设计
Foundry返回最终网表 foundry流片
12
4.集成电路设计方法和工具的变革
• 随着集成技术的发展和集成度的提高，IC芯片的 设计工作越来越复杂，于是出现各种CAD计算机辅 助设计工具。总之，IC的设计方法和设计工具有： •原始的手工设计阶段
•IC设计自动化阶段（EDA设计阶段）
13
原始的手工设计阶段：
集成电路问世初期，人脑通过纸和笔，在完成功能设计、 逻辑设计和电路设计后，再用分立的元器件搭制起硬件模拟 电路，让信号通过这一电路，以验证其功能和各项参数是否 满足设计的要求。 然后用手工进行版图设计，即采用人工进行布局和布线： 用尺和笔在方格纸上绘制版图、刻红膜、拍照、制作光刻掩 膜版、流片、测试、封装。
IC制造过程
19
5.数字集成电路的发展及PLD的出现
ASIC的优势： 成本低、功耗低、尺寸小、可靠性高、保密性强 ASIC的缺点： 资金投入大、研发投片制作具有一定的失败风险、 开 发周期较长、灵活性低
同时也推出系统级描述工具STW信号处理系统）,
Synopsys（世界排位第二）优势是逻辑综合器是世界第一， Avanti等为代表的EDA系统，包括有系统级的设计工具
最佳组合：（Cadence仿真器verlog XL＋ Synopsys的 DC(Design Complier))
第四代：正在研制面向VDSM + System-On-a-Chip的新一代深亚 微米CAD系统
Integrated Circuits）：面向专门用途，为某一用
户特定生产的集成电路。例电视视频处理芯片、电话中
语音处理芯片等。
17
典型ASIC设计流程
系统设计 系统验证
算法设计
RTL设计
算法验证
RTL验证 逻辑综合
后ห้องสมุดไป่ตู้流程
前端流程
向foundry提交网表
后仿真
Foundry进行版图设计
Foundry返回最终网表 foundry流片
12
4.集成电路设计方法和工具的变革
• 随着集成技术的发展和集成度的提高，IC芯片的 设计工作越来越复杂，于是出现各种CAD计算机辅 助设计工具。总之，IC的设计方法和设计工具有： •原始的手工设计阶段
•IC设计自动化阶段（EDA设计阶段）
13
原始的手工设计阶段：
集成电路问世初期，人脑通过纸和笔，在完成功能设计、 逻辑设计和电路设计后，再用分立的元器件搭制起硬件模拟 电路，让信号通过这一电路，以验证其功能和各项参数是否 满足设计的要求。 然后用手工进行版图设计，即采用人工进行布局和布线： 用尺和笔在方格纸上绘制版图、刻红膜、拍照、制作光刻掩 膜版、流片、测试、封装。
《数字电路EDA设计》课件第一章 绪论
软核是指用硬件描述语言描述的功能模块，但不涉 及具体的实现电路。软核最终产品与一般的HDL编写的源 程序相似，但软核开发的成本较大，对开发所需的软件、 硬件要求较高。由于软核开发时未涉及具体实现电路，因 此为使用者在软核基础上的二次开发提供了较大的余地， 使得软核的使用有较大的灵活性。
固核是指经过了综合的功能模块。它有较大的设计
HDL综合、仿真、器件适配、 布局布线、
编程和在系统设 计调试等功能。
Quartus II是Altera公司 开发工具，Quartus II提供了 与结构无关的设计环境， 使用Quartus II，设计者无 需精通器件内部的复杂结构， 而只需要用自己熟悉的设计输 入工具准确描述系统功能要求， Quartus II会自动把这些设计输 入转换成最终结构所需的格式。
深度，以网表文件的形式提交使用。如果客户与固核使用 同一个IC生产线的单元库，固核应用达标率会高很多。 ALTERA公司的IP核就是以固核的形式提交使用的，其IP 核为加密网表文件，配合以管脚、电平等方面的约束条件 使用。
硬核提供了设计的最终产品：掩膜（Mask)。设计 深度越高，后续所需做的事情越少，相应的使用灵活性也 越低。目前电子系统越来越复杂，很多FPGA产品已经将 硬核固化于芯片内部，以加速使用者的开发速度。
布线是指在布局完成后，根据整体逻辑功能的 需要，将各子功能模块用硬件连线连接起来的过 程。
产生下载数据是指产生能够被目标器件识别 的编程数据。对于可编程逻辑器件而言，CPLD 的下载数据为熔丝图文件即JEDEC文件；FPGA 的下载数据为位流数据文件Bitstream。
器件下载也称为器件编程，这一步是将设计实现阶 段产生的下载数据下载入目标器件的过程。
VHDL VHDL语言是一种高级描述语言，适用于电路高级建模， 综合的效率和效果都比较好。 VHDL直接描述门电路的能力不如Verilog语言VHDL入门较难， 但在熟悉以后，设计效率明显高于Verilog， 生成的电路性能也与Verilog不相上下。在VHDL设计中， 综合器完成的工作量是巨大的，设计者所做的工作就相对减少了
EDA技术基础教程69页PPT
造出一个新的系统，如同一砖一瓦地建造金字塔， 效率低且成本高。
传统设计方法：Bottom-up，基于电路板的 设计方法
完整系统构成 电路板设计
固定功能元件
系统功能需求
输入
输出
传统设计方法的缺点
1. 设计依赖于设计师的经验。 2. 设计依赖于现有的通用元器件。 3. 设计后期的仿真不易实现和调试复
1.2 EDA技术的作用与特点
1.2.1 EDA技术的基本作用： ➢ 1.电子系统设计的方案验证 ➢ 2.电子电路的优化设计 ➢ 3.电路性能的仿真分析
1.3 EDA技术的设计方法与应用
1.3.1 EDA技术的设计方法： EDA技术采用的设计思想：自顶向下（Top to
down）。 传统的设计方法是自底向上（Bottom-Up）的构
后仿真,电路性能的仿真，主要是检验 PCB板在实际工作环境中的可行性，尽早 的发现缺陷和问题并进行修改。
2 系统级设计
系统级设计是一种概念驱动式设计。 设计人员无须通过原理图描述电路，而 是针对设计目标进行功能描述。
由于摆脱了电路细节的束缚，设计人 员可以集中精力于概念的构思和方案设 计上面。再以描述语言把概念构思输入 计算机，EDA系统就能以规则驱动的方 式自动完成设计。
杂。 4. 自下而上设计思想的局限。 5. 设计实现周期长，灵活性差，耗时 耗力，效率低下。
系统规格设计 功能级描述 功能级仿真
自顶向 下设计
方法
逻辑综合、优化、布局布线
定时仿真、定时检查
输出门级网表
ASIC芯片投片、PLD器件编程、测试
ASIC:Application Specific Integrated Circuits PLD: Programmable Logic Devices
传统设计方法：Bottom-up，基于电路板的 设计方法
完整系统构成 电路板设计
固定功能元件
系统功能需求
输入
输出
传统设计方法的缺点
1. 设计依赖于设计师的经验。 2. 设计依赖于现有的通用元器件。 3. 设计后期的仿真不易实现和调试复
1.2 EDA技术的作用与特点
1.2.1 EDA技术的基本作用： ➢ 1.电子系统设计的方案验证 ➢ 2.电子电路的优化设计 ➢ 3.电路性能的仿真分析
1.3 EDA技术的设计方法与应用
1.3.1 EDA技术的设计方法： EDA技术采用的设计思想：自顶向下（Top to
down）。 传统的设计方法是自底向上（Bottom-Up）的构
后仿真,电路性能的仿真，主要是检验 PCB板在实际工作环境中的可行性，尽早 的发现缺陷和问题并进行修改。
2 系统级设计
系统级设计是一种概念驱动式设计。 设计人员无须通过原理图描述电路，而 是针对设计目标进行功能描述。
由于摆脱了电路细节的束缚，设计人 员可以集中精力于概念的构思和方案设 计上面。再以描述语言把概念构思输入 计算机，EDA系统就能以规则驱动的方 式自动完成设计。
杂。 4. 自下而上设计思想的局限。 5. 设计实现周期长，灵活性差，耗时 耗力，效率低下。
系统规格设计 功能级描述 功能级仿真
自顶向 下设计
方法
逻辑综合、优化、布局布线
定时仿真、定时检查
输出门级网表
ASIC芯片投片、PLD器件编程、测试
ASIC:Application Specific Integrated Circuits PLD: Programmable Logic Devices
EDA的入门资料文档课件
• ① 共享扩展项：反馈到逻辑阵列的反向乘积项。 • ② 并联扩展项：借自邻近的宏单元中的乘积项。 • 根据设计的逻辑需要，Quartus Ⅱ和MAX+PLUSⅡ能自动地优化乘
积项分配。 • 作为触发器功能，每个宏单元寄存器可以单独编程为具有可编程时
钟控制的D、T、JK或SR触发器工作方式。每个宏单元寄存器也可 以被旁路掉，以实现组合逻辑工作方式。在设计输入时，设计者指 明所需的触发器类型，然后由Quartus Ⅱ和MAX+PLUSⅡ为每一个 触发器功能选择最有效的寄存器工作方式，以使设计资源最少。 • 每一个可编程寄存器的时钟可配置成三种不同方式。 • ① 全局时钟：这种方式能实现从时钟到输出最快的性能。 • ② 带有高电平有效的时钟使能的全局时钟：这种方式为每个寄存 器提供使能信号，仍能达到全局时钟的快速时钟到输出的性能。 • ③ 乘积项时钟：在这种方式下，寄存器由来自隐埋的宏单元或I/O 引脚的信号进行时钟控制。
6016、 6010A 、 6016A 、 6024A 、 8282A 、 8282AV 、
8452A、 8636A 、 8820A、 81188A 、 81500A
速度等级
EPC： 1064、 1064V、 1213、 1441、 1、 2、 4、 8、 16
EPM ： 7032、 7064、 7096、 7032S、 7064S、 7128S、 7160S、
CMOS EEPROM技术制造的。MAX 7000器件提供多达5000个可 用门和在系统可编程（ISP）功能，其引脚到引脚延时快达5ns， 计数器频率高达175.4MHz。各种速度等级的MAX 7000S、MAX 7000A/AE/B和MAX 7000E器件都遵从PCI总线标准。 • MAX 7000器件具有附加全局时钟，输出使能控制，连线资源和 快速输入寄存器及可编程的输出电压摆率控制等增强特性。MAX 7000S器件除了具备MAX 7000E的增强特性之外，还具有JTAG BST边界扫描测试，ISP在系统可编程和漏极开路输出控制等特性。
积项分配。 • 作为触发器功能，每个宏单元寄存器可以单独编程为具有可编程时
钟控制的D、T、JK或SR触发器工作方式。每个宏单元寄存器也可 以被旁路掉，以实现组合逻辑工作方式。在设计输入时，设计者指 明所需的触发器类型，然后由Quartus Ⅱ和MAX+PLUSⅡ为每一个 触发器功能选择最有效的寄存器工作方式，以使设计资源最少。 • 每一个可编程寄存器的时钟可配置成三种不同方式。 • ① 全局时钟：这种方式能实现从时钟到输出最快的性能。 • ② 带有高电平有效的时钟使能的全局时钟：这种方式为每个寄存 器提供使能信号，仍能达到全局时钟的快速时钟到输出的性能。 • ③ 乘积项时钟：在这种方式下，寄存器由来自隐埋的宏单元或I/O 引脚的信号进行时钟控制。
6016、 6010A 、 6016A 、 6024A 、 8282A 、 8282AV 、
8452A、 8636A 、 8820A、 81188A 、 81500A
速度等级
EPC： 1064、 1064V、 1213、 1441、 1、 2、 4、 8、 16
EPM ： 7032、 7064、 7096、 7032S、 7064S、 7128S、 7160S、
CMOS EEPROM技术制造的。MAX 7000器件提供多达5000个可 用门和在系统可编程（ISP）功能，其引脚到引脚延时快达5ns， 计数器频率高达175.4MHz。各种速度等级的MAX 7000S、MAX 7000A/AE/B和MAX 7000E器件都遵从PCI总线标准。 • MAX 7000器件具有附加全局时钟，输出使能控制，连线资源和 快速输入寄存器及可编程的输出电压摆率控制等增强特性。MAX 7000S器件除了具备MAX 7000E的增强特性之外，还具有JTAG BST边界扫描测试，ISP在系统可编程和漏极开路输出控制等特性。
第一讲EDA基础.ppt
第第11讲讲 EEDDAA基基础础
EDA技术——EDA基础
1
第第11讲讲 EEDDAA基基础础
EDA技术——EDA基础
2
第第11讲讲 EEDDAA基基础础
• EDA （Electronic Design Automation） • ASIC（Application Specific Integrated Circuit） • SOC (System On Chip) • SOPC (System On A Programmable Chip) • HDL (Hardware Description Language) • IP (Intellectual Property) • FPGA (Field Programmable Gate Array) • CPLD (Complex Programmable Logic Device)
本课程实验采用Altera公司的Flex10K系列芯片，属于 FPGA。
EDA技术——EDA基础
21
第1讲 EDA基础
可编程逻辑器件基础
一、可编程逻辑器件（PLD）的分类 可编程逻辑器件除了提供可编程的与、或阵列以外，还
具有可编程的逻辑宏单元。 逻辑宏单元结构具有以下几个作用： •提供时序电路需要的寄存器和触发器。 •提供多种形式的输入/输出形式。 •提供内部信号反馈。 •分配控制信号，如：CLK、RESET、EN。
EDA技术——EDA基础
16
第1讲
可编程逻辑器件基础 一、可编程逻辑器件 （PLD）的分类
1. 按可编程的部位分类：
• PROM的阵列结构
EDA基础
图例
EDA技术——EDA基础
17
第1讲
可编程逻辑器件基础 一、可编程逻辑器件 （PLD）的分类
EDA技术——EDA基础
1
第第11讲讲 EEDDAA基基础础
EDA技术——EDA基础
2
第第11讲讲 EEDDAA基基础础
• EDA （Electronic Design Automation） • ASIC（Application Specific Integrated Circuit） • SOC (System On Chip) • SOPC (System On A Programmable Chip) • HDL (Hardware Description Language) • IP (Intellectual Property) • FPGA (Field Programmable Gate Array) • CPLD (Complex Programmable Logic Device)
本课程实验采用Altera公司的Flex10K系列芯片，属于 FPGA。
EDA技术——EDA基础
21
第1讲 EDA基础
可编程逻辑器件基础
一、可编程逻辑器件（PLD）的分类 可编程逻辑器件除了提供可编程的与、或阵列以外，还
具有可编程的逻辑宏单元。 逻辑宏单元结构具有以下几个作用： •提供时序电路需要的寄存器和触发器。 •提供多种形式的输入/输出形式。 •提供内部信号反馈。 •分配控制信号，如：CLK、RESET、EN。
EDA技术——EDA基础
16
第1讲
可编程逻辑器件基础 一、可编程逻辑器件 （PLD）的分类
1. 按可编程的部位分类：
• PROM的阵列结构
EDA基础
图例
EDA技术——EDA基础
17
第1讲
可编程逻辑器件基础 一、可编程逻辑器件 （PLD）的分类
EDA课件—数字系统设计
延时 物理时间
可编程ASIC技术
22
可编程ASIC技术
• 可编程ASIC技术概论 • Altera可编程ASIC器件 • Xilinx可编程ASIC器件
23
电子设计自动化Electronic Desige Automation（EDA）
CAE（前端） Viewlogic Summit Synopsys Cadence OrCAD Data I/O COMPASS ASIC VHDL VHDL VHDL Verilog HDL Abel CAD（后端） Xilinx Altera Lattice AMD Foundation MAX+PlusII PDS+ Microsim
Pilkington FPAA FPMA
配置文件
24
集成电路的发展是从小规模—中规模—大规模—超大规模， 发展的方向是两方面：通用集成电路，专用集成电路 定制 半定制1.标准单元 2.门阵列 3.可编程逻辑器件 编程方式:1.一次编程 熔丝开关, 反熔丝开关 2.多次编程 浮栅编程 3.无限次编程 基于SRAM编程元件 1.静态存储器 2.反熔丝开关 3.浮栅编程技术:浮栅,叠栅,电可改写,闪速存储单元
31
练习一
• 上网查找EDA相关网站及相关设计、仿真工具 • 重点查找网站 /
32
Altera¿ ±³ Ã Õ Á É à Ì Å ó Ð ¨PLD£ Í (FLEX) £ © º
13
图：嵌入式Internet应用
14
最新进展之：可编程片上系统（SOPC）
• SOPC：可编程逻辑器件在嵌入式应用中的完美体现 • SOPC的技术基础 – 超大规模可编程逻辑器件及其开发工具的成熟
• FPGA密度提高 • FPGA成本足以与ASIC抗衡 • FPGA设计、综合、仿真、测试工具性能飞速提高
可编程ASIC技术
22
可编程ASIC技术
• 可编程ASIC技术概论 • Altera可编程ASIC器件 • Xilinx可编程ASIC器件
23
电子设计自动化Electronic Desige Automation（EDA）
CAE（前端） Viewlogic Summit Synopsys Cadence OrCAD Data I/O COMPASS ASIC VHDL VHDL VHDL Verilog HDL Abel CAD（后端） Xilinx Altera Lattice AMD Foundation MAX+PlusII PDS+ Microsim
Pilkington FPAA FPMA
配置文件
24
集成电路的发展是从小规模—中规模—大规模—超大规模， 发展的方向是两方面：通用集成电路，专用集成电路 定制 半定制1.标准单元 2.门阵列 3.可编程逻辑器件 编程方式:1.一次编程 熔丝开关, 反熔丝开关 2.多次编程 浮栅编程 3.无限次编程 基于SRAM编程元件 1.静态存储器 2.反熔丝开关 3.浮栅编程技术:浮栅,叠栅,电可改写,闪速存储单元
31
练习一
• 上网查找EDA相关网站及相关设计、仿真工具 • 重点查找网站 /
32
Altera¿ ±³ Ã Õ Á É à Ì Å ó Ð ¨PLD£ Í (FLEX) £ © º
13
图：嵌入式Internet应用
14
最新进展之：可编程片上系统（SOPC）
• SOPC：可编程逻辑器件在嵌入式应用中的完美体现 • SOPC的技术基础 – 超大规模可编程逻辑器件及其开发工具的成熟
• FPGA密度提高 • FPGA成本足以与ASIC抗衡 • FPGA设计、综合、仿真、测试工具性能飞速提高
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
2.3 EDA技术的发展过程(续）
20世纪90年代电子系统设计自动化EDA阶段
为了满足千差万别的系统用户提出的设计要求，最好的办法 是由用户自己设计芯片，让他们把想设计的电路直接设计在 自己的专用芯片上。微电子技术的发展，特别是可编程逻辑 器件的发展，使得微电子厂家可以为用户提供各种规模的可 编程逻辑器件，使设计者通过设计芯片实现电子系统功能。 EDA工具的发展，又为设计师提供了全线EDA工具。
自顶向下设计 自底向上设计
第一部分 数字系统EDA概述
1.数字系统的概述（二进制数制、单元、层次） 2. EDA概述 3.VHDL语言概述 4.EDA设计流程及工具概述
2. EDA概述
2.1 什么是EDA 2.2 EDA技术出现的背景 2.3 EDA技术的发展过程
2.1 什么是EDA
称为位。 定义： 数字系统是仅仅用数字来“处理”信息以实现计算和操
作的电子网络。 由于只使用0和1来完成所有的计算和操作，所有数字系
统的设计实际上是相当复杂的。特别地，数字系统必须 完成如下任务：
1.数字系统概述(续)
将现实世界的信息转换成数字网络可以理解的二 进制“语言”
仅用数字0和1完成所要求的计算和操作。 将处理的结果以我们可以理解的方式返回给现实
课程主要内容
第一部分 第二部分 第三部分 第四部分
数字系统EDA概述 硬件描述语言VHDL语法基础 基本电路的VHDL语言设计 仿真、综合，目前的EDA相关技术
课程考核
期末笔试考核 60% 作业、上机实验报告 30% 课堂情况 10%
参考文献
《VHDL程序设计》曾繁泰 陈美金著 清华大学出版社 《VHDL语言100例详解》北京理工大学ASIC硬
高。
因此，EDA技术是现代电子设计的发展趋势。
2.2 EDA技术出现的背景
1. 市场需求：
数字电路容量大，体积小，重量轻，保密程序好 品种繁多，批量小，设计周期短，便于重复使用 产品竞争力激烈 硬件、软件协调设计需要硬件描述语言支持
2. EDA支持技术已成熟
硬件描述语言(HDL)日趋完善 计算机及CAD软件发展迅速，为EDA带来了现实的应用前景。
世界。
1.2单元和层次
为构成数字系统，我们采用单元(cell）的基本构 造模块。
采用逻辑图来表示数字网络所使用的单元及单元 连结关系。
用小的单元构成具有较复杂功能的较大的单元， 产生较大的数字系统。
1.2单元和层次
单元的概念
A
B
单元
C
F(A,B,C)
以二进制变量A、B和C为 输入，而产生的输出函数 为f(A,B,C)。
2.3 EDA技术CAD阶段
是EDA技术发展初期 面向LSI或印刷板电路的配置和连线的CAD20世纪80年代的计算机
辅助工程设计CAE阶段
电路图编辑和仿真的CAE系统
CAD工具代替了设计工作中绘图的重复劳动，CAE工具则代替了设 计师的部分工作，对保证电子系统的设计，制造出最佳的电子产品 起着关键的作用。到了80年代后期，EDA工具已经可以进行设计描 述、综合与优化和设计结果验证，CAE阶段的EDA工具不仅为成功 开发电子产品创造了有利条件，而且为高级设计人员的创造性劳动 提供了方便。但是，大部分从原理图出发的EDA工具仍然不能适应 复杂电子系统的设计要求，而具体化的元件图制约着优化设计。
数字系统EDA设计基础
课程安排和课程目标
课程安排：
– 总学时 16周 64学时（理论32，实验32） – 1~8周 课堂学习 9 ~16周 上机实验
课程目标：
– 掌握EDA技术的基本概念，了解前端EDA软件的基本 原理
– 熟练掌握VHDL语言，能用VHDL语言设计简单的电 路
– 基本熟悉EDA软件的使用
单元的输入和输出点称为 端口，单元通过端口同其 他单元相连。
1.2单元和层次
单元间的互连用表示信号流向路径的连线来表示。
单元A X
X 单元A
单元1
A0 A1 A2 A3
单元2
D0 D1 D2 D3
1.2单元和层次
层次 用单元作为构造模块的概念称为层次设计。此概
念为我们分析和设计复杂的数字系统提供了一种 构造方法 数字网络的设计有两个不同的方法：
2.3 EDA技术的发展过程
计算机辅助设计(Computer Assist Design,CAD) 计 算 机 辅 助 工 程 设 计 ( Computer Assist
Engineering Design,CAE) 电 子 设 计 自 动 化 ( Electronic Design
Automation,EDA)
EDA（ Electronic Design Automatic ,电子设计自动化） EDA技术： 就是以大规模可编程逻辑器件为设计载体，以硬件描述
语言为系统逻辑描述的主要表达方式，以计算机、大规 模可编程逻辑器件的开发软件及实验开发系统为设计工 具，通过有关的开发软件，自动完成用软件的方式设计 的电子系统到硬件系统的逻辑编译、逻辑化简、逻辑分 割、逻辑综合及优化、逻辑布局布线、逻辑仿真，直至 对于特定目标芯片的适配编译、逻辑映射、编程下载等 工作，最终形成集成电子系统或专用集成芯片的一门新 技术。
究所 清华大学出版社 《数字系统设计基础教程》（美）John
P.Uyemura著 陈怒兴等译 机械工业出版社
第一部分 数字系统EDA概述
第一部分 数字系统EDA概述
1.数字系统的概述 2.电子设计自动化EDA概述 3.VHDL语言概述 4.EDA工具概述
1. 数字系统概述
1.1 什么是数字系统 二进制数制系统只使用0和1两个数字。这些二进制数字
2.1 什么是EDA（续）
利用EDA技术进行电子系统的设计，具有以下几个特点：
– (1) 用软件的方式设计硬件； – (2) 用软件方式设计的系统到硬件系统的转换是由有关的开发
软件自动完成的； – (3) 设计过程中可用有关软件进行各种仿真； – (4) 系统可现场编程，在线升级； – (5) 整个系统可集成在一个芯片上，体积小、功耗低、可靠性