基于新型全数字锁相环的同步倍频技术
合集下载
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
自适应模值控制模块设计原理图如图 2 所示。 该自适应模值控制模块利用 4 个 K 位计数器对 鉴相器输出相位差信号进行计数，计数器对鉴相器 输出相位差信号进行计数，4 个 K 位计数器 在 相 位 差信号的下降沿清零。 4 个 K 位计数器的进位标志 经过延时环节后被锁存器锁存，经二进制加法器相 加 形 成 4 位 二 进 制 模 值 选 择 信 号 ，4 位 二 进 制 模 值 选择信号反映出相位差的大小。 模值分配器根据模 值选择信号进行合理的模值分配，在相位差大时减 小模值，相位差小时增大模值，从而达到在不同的情 况下合理调节模值的目的。 1.3 同步倍频模块及误差分析 由于 fout 是加 ／ 减脉冲控制器的输出 idout 信号经 过 N 分 频 器 所 得 ，所 以 idout 信号频率是 fout 的 N 倍。 当 全数字锁相环实现锁频锁相 功 能 后 ，fout 与 电 网 电 压信号 fin 同频同相，即 idout 信号频率同样为 fin 的 N 倍。 同 步 倍 频 模 块 对 idout 进 行 N ／ M 分 频 即 可 实 现 fmultiple 对电网频率 fin 的 M 倍频，根据需要合理地设置 N 可 实现对电网频率 fin 的任意倍频。 由于全数字锁相环 中的 N 分频器中 N 为 2 的整数次幂，当 M 不为 2 的 整数次幂时 N ／ M 将出现小数。 在三相桥式整流电路 换流器控制触发系统中需对电网频率进行同步 6 倍 频，N ／ M 出现小数部分。 本同步倍频模块充分利用 了 VHDL 硬件语言较一般的逻辑器件灵活性强以及 全数字锁相环环路运行时钟频率高的特点，采取了 近似补偿方法解决了这一问题。 近似补偿方法采取前 M-1 个倍频脉冲取 N ／ M 的整数部分对 idout 分频，将 M - 1 个倍频脉冲积累误 差在第 M 个倍频脉冲中补偿。 由于 idout 信号频率相 当高，第 M 个同步脉冲与前 M - 1 个同步脉冲之间 的误差可以忽略不计，从而保证在高精度的前提下 做 到 在 一 个 锁 相 环 输 入 信 号 fin 周 期 内 产 生 M 个 间 隔均匀的倍频脉冲输出。 下面对这种近似补偿方法产生的误差进行分析。
电力系统中电网的频率并不是固定不变的。 一 般情况下，电网频率以 50 Hz 为中心，在 ± 1 %（ 即 49.5~ 50.5 Hz）范围内波动。 所以，在三相桥式整流电 路中，要产生间隔为 60° 的触发脉冲 应 对 电 网 频 率 进行实时跟踪，动态调整各触发脉冲的间隔。 在工程 上对频率进行实时跟踪常常要利用到锁相环技术。 传统锁相环主要包含鉴相器、环路滤波器、可控振荡 器和 M 分频器几个部分［11-14］。 本文介绍一种改进型 全数字锁相环，该全数字锁相环中自适应模值控制 模块能够根据动态调整锁相环参数，通过软件仿真 对比，证明该新型数字锁相环较传统数字锁相环锁 相速度明显提高。 在该全数字锁相环基础上加入同 步倍频模块，该模块针对不同的倍频参数特点提出
标准时钟
相位差
进位标志 1
进位标志 2
进位标志 3
wenku.baidu.com进位标志 4
K 位计数器 1
K 位计数器 2
K 位计数器 3
K 位计数器 4
清零
延时 清零
延时 清零
延时 清零
延时
锁存器 1
锁存器 2
锁存器 3
锁存器 4
二进制加法器
模值控制信号 模值分配器 模值选择信号
图 2 自适应模值控制模块原理框图 Fig.2 Schematic diagram of parameter-adaptive control module
由式 （2） 可得前 M - 1 个倍频脉冲频率误差
η 为 fM-1
η = fM-1
fM-1 - M × fin M × fin
= fM-1 M × fin
-1
=
N M×
Z
-1
（4）
由式（3）可得第 M 个倍频脉冲频率误差 ηfM 为
ηfM =
M × fin - fM M × fin
= 1 - fM M × fin
and synchronous frequency multiplication module
收稿日期：2009 － 07 － 23；修回日期：2009 － 10 － 29
电力自动化设备
第 30 卷
锁相环实现对 fin 的频率跟踪锁相后反馈到输入的频 率。 fin 和 fout 信号作为鉴相器的输入，鉴相器的输出 为 fin 和 fout 两者的相位差，以及两者之间的超前或滞 后信号。 鉴相器的输出送入 K 模可逆计数器。 K 模 可逆计数器的功能是根据鉴相器输出的超前、滞后 和相位差信号产生进位或借位脉冲控制加 ／ 减脉冲 控制器和滤波抗干扰。 当 fout 相位滞 后 于 fin 时 鉴 相 器 给 K 模可逆计数器发出滞后信号，K 模可逆计数 器产生进位脉冲。 反之，当 fout 相位超前于 fin 时鉴相 器给 K 模可逆计数器发出超前信号，K 模可逆计数 器产生借位脉冲。 加 ／ 减脉冲控制器通过 K 模可逆 计数器输入的进位和借位脉冲向标准脉冲波形中插 入和删去 1 个脉冲信号，从而达到提前和延时 fout 相 位的目的。 标准时钟经过 H 分频器作为加 ／ 减脉冲 控制器的时钟输入是为了使 K 模可逆计数器的时钟 频率大于加 ／ 减脉冲控制器的时钟频率，从而控制 K 模可逆计数器输出给加 ／ 减脉冲控制器的进位借位 脉冲宽度，避免因为进位借位脉冲过窄出现漏控或 进位借位脉冲太宽出现一次控制加或扣 2 个以上脉 冲而导致的同步精度变差的现象。 加 ／ 减脉冲控制 器 输 出 的 经 过 N 分 频 器 后 产 生 fin 的 频 率 跟 踪 信 号 fout，并将 fout 作为反馈给输入端。 通过上述的反馈回 路 fout 能 够 实 现 对 fin 的 实 时 频 率 跟 踪 ，即 实 现 fout 对 fin 的锁相锁频功能。 因为电网的频率是以 50 Hz 为 中心在 49.5 ~ 50.5 Hz 范围内波动。 故在设置参数时 应注意全数字锁相环必须以 50 Hz 为 中 心 频 率 ，即 fout 以 50 Hz 为 中 心 频 率 合 理 地 设 置 N 分 频 器 和 H 分频器模块参数。 1.2 自适应模值控制模块
基准时钟
实时电 网波形 fin 滤波过零
检测模块
相位差 自适应模值 模值控制
控制模块
相位差
鉴相器
超前信号 滞后信号
进位脉冲
K 模可逆 计数器
借位脉冲
H 分频器
fout N 分频器
idout
加 ／ 减脉冲控制器
同步倍频模块 同步倍频脉冲输出 fmultiple
图 1 频率跟踪全数字锁相环及倍频模块原理框图 Fig.1 Schematic diagram of frequency-tracking total digital phase-locked loop
流器产生的非特征谐波。 利用现场可编程门阵列（FPGA）为载体，在 QUARTUSⅡ软件环境下，设计出了基于
全数字锁相环的同步倍频装置，并通过软件仿真和实验测试验证了该技术的正确性和优越性。
关键词： 全数字锁相环； 同步数字倍频； 脉冲发生器； 直流输电； FPGA
中图分类号： TN 911.8
文献标识码： A
在工程运用中，在频率波动很大的情况下要求 锁相环有很快的锁相速度，当频率变化小或者在接
近锁相时要求锁相环精度高，抗干扰抗抖动能力强。 本文设计的全数字锁相环针对这一工程要求设计了 自适应模值控制模块。 该模块能自动检测鉴相器输 出的相位差信号，自动给 K 模可逆计数器设置模值。 当频率波动大时相位差大，该模块自动调节减小 K 模 可逆计数器模值，提高锁相环的锁相速度；当频率变 化小或接近锁相时相位差小，自动增大模值，提高锁 相环精度，提高抗扰动、抗抖能力。
1 基于全数字锁相环的新型同步倍频技术
基于全数字锁相环的新型同步倍频技术的原理 框图如图 1 所示。 1.1 全数字锁相环
全数字锁相环采用反馈环路设计，能够实时跟 踪电网频率变化，并对其锁频锁相。 整个环路运行时 钟频率达到兆赫兹，具有响应速度快、精度高、稳定 可靠等优点。 fin 为电压正弦波形经过滤波和过零检 测模块后的方波信号，其频率和电网频率相同。 fout 为
摘要： 为了实时跟踪电网频率的变化，提高直流输电系统中换流器触发脉冲控制精度，提出了一种基于新
型全数字锁相环的同步倍频技术。 该新型数字锁相环在传统数字锁相环的基础上加入了自适应模值控制
模块，大幅提高了锁相速度和精度。 在此基础上，利用近似补偿方法设计出的同步倍频模块能在高精度要
求下对电网频率同步任意倍频，给换流器触发控制系统提供精准的时钟基准，提高相位控制精度，削弱换
第 30 卷第 2 期 2010 年 2 月
电力自动化设备
Electric Power Automation Equipment
Vol．30 No．2 Feb. 2010
基于新型全数字锁相环的同步倍频技术
张志文，曾志兵，罗隆福，王 伟，郭 斌，王承林 （湖南大学 电气与信息工程学院，湖南 长沙 410082）
传统全数字锁相环设计需要对 K 模可逆计数器 设定模值，通过模值设定来控制锁相环的锁相速度 和 K 模可逆计数器的滤波功能。 模值越大 K 模可逆 计数器的滤波效果越好，数字锁相环抗干扰能力越 强、抖动越小、精度越高，但频率跟踪响应的时间将 越长，频率跟踪速度越慢。 反之，K 模可逆计数器的 滤波效果越差，锁相环抗干扰能力越弱、抖动越大、 精度越低，但数字锁相环的频率跟踪速度越快。 所以 传统锁相环设计很难同时兼顾到锁相速度、抗扰、抗 抖和精度，常常需要在上述的几者中权衡折中选择 一个模值。 这样将影响到锁相环的整体性能。
文章编号： 1006 － 6047（2010）02 － 0123 － 04
0 引言
直流输电系统控制和调节的基础是控制换流器 控制极（栅极）触发脉冲的相位。 换流器控制极触发 系统主要由相位控制电路、触发脉冲发生装置和若 干调节器等构成［1-10］。 其中，相位控制电路是影响整个 换流器控制触发系统的关键部件。
第2期
张志文，等：基于新型全数字锁相环的同步倍频技术
idout 信号频率为 fout 频率 N 倍，当 fout 对 fin 锁相锁
频后，idout 频率为 fin 频率的 N 倍。 假设 idout 信号的频
率为 fidout，则
fidout = fin × N
（1）
令 Z 为 N ／ M 的整数部分，同步倍频模块输出
近 似 补 偿的设计方法，可实现对输入信号的任意倍 频。 该基于新型全数字锁相环的同步倍频技术能够 实时跟踪电网频率变化，对电网频率锁频锁相，并对 电网频率实现准确同步 6 倍频脉冲输出，为换流器 触发控制系统提供间隔均匀的准确同步脉冲信号， 以有效抑制换流器产生的非特征谐波。 该技术利用 先进的数字可编程逻辑器件 FPGA（现场可编程门阵 列）［15］为载体，在 QUARTUSⅡ 软件环境下利用 VHDL 硬件描述语言进行全数字化设计，并通过软件仿真 和实验验证了该技术的正确性。
fmultiple
的前
M
-
1
个倍频脉冲频率为
f ，则 M-1
fM-1 = fidout ／ Z = （N × fin） ／ Z
（2）
令同步倍频模块输出 fmultiple 的第 M 个倍频脉冲
频率为 fM，则
f=
fidout
=
N × fin
（3）
M N - （M - 1） × Z N - （M - 1） × Z
=
1-
N
（5）
［N - （M - 1） × Z］ × M
在上述分析中可知当 N ／ M 为整数时误差为
零，当 N ／ M 不为整数时提高 N 的值可以降低误差。
在三相桥式整流电路换流器控制触发系统中需
对电网频率进行同步 6 倍频，在仿真和实验验证中
全数字锁相环中 N 分频器中的 N 参数选取 32 768，
输 出 为 电 网 频 率 fin 的 同 步 6 倍 频 ， 即 M 参 数 选 取 6，误差分析计算结果为：ηf5 = 0.006 ％，ηf6 = 0.003 ％。
通过仿真和实验验证证明了该设计方法的正
确性。
2 设计实现与软件仿真
本文在 QUARTUSⅡ软件环境下，利用 VHDL 硬
电力系统中电网的频率并不是固定不变的。 一 般情况下，电网频率以 50 Hz 为中心，在 ± 1 %（ 即 49.5~ 50.5 Hz）范围内波动。 所以，在三相桥式整流电 路中，要产生间隔为 60° 的触发脉冲 应 对 电 网 频 率 进行实时跟踪，动态调整各触发脉冲的间隔。 在工程 上对频率进行实时跟踪常常要利用到锁相环技术。 传统锁相环主要包含鉴相器、环路滤波器、可控振荡 器和 M 分频器几个部分［11-14］。 本文介绍一种改进型 全数字锁相环，该全数字锁相环中自适应模值控制 模块能够根据动态调整锁相环参数，通过软件仿真 对比，证明该新型数字锁相环较传统数字锁相环锁 相速度明显提高。 在该全数字锁相环基础上加入同 步倍频模块，该模块针对不同的倍频参数特点提出
标准时钟
相位差
进位标志 1
进位标志 2
进位标志 3
wenku.baidu.com进位标志 4
K 位计数器 1
K 位计数器 2
K 位计数器 3
K 位计数器 4
清零
延时 清零
延时 清零
延时 清零
延时
锁存器 1
锁存器 2
锁存器 3
锁存器 4
二进制加法器
模值控制信号 模值分配器 模值选择信号
图 2 自适应模值控制模块原理框图 Fig.2 Schematic diagram of parameter-adaptive control module
由式 （2） 可得前 M - 1 个倍频脉冲频率误差
η 为 fM-1
η = fM-1
fM-1 - M × fin M × fin
= fM-1 M × fin
-1
=
N M×
Z
-1
（4）
由式（3）可得第 M 个倍频脉冲频率误差 ηfM 为
ηfM =
M × fin - fM M × fin
= 1 - fM M × fin
and synchronous frequency multiplication module
收稿日期：2009 － 07 － 23；修回日期：2009 － 10 － 29
电力自动化设备
第 30 卷
锁相环实现对 fin 的频率跟踪锁相后反馈到输入的频 率。 fin 和 fout 信号作为鉴相器的输入，鉴相器的输出 为 fin 和 fout 两者的相位差，以及两者之间的超前或滞 后信号。 鉴相器的输出送入 K 模可逆计数器。 K 模 可逆计数器的功能是根据鉴相器输出的超前、滞后 和相位差信号产生进位或借位脉冲控制加 ／ 减脉冲 控制器和滤波抗干扰。 当 fout 相位滞 后 于 fin 时 鉴 相 器 给 K 模可逆计数器发出滞后信号，K 模可逆计数 器产生进位脉冲。 反之，当 fout 相位超前于 fin 时鉴相 器给 K 模可逆计数器发出超前信号，K 模可逆计数 器产生借位脉冲。 加 ／ 减脉冲控制器通过 K 模可逆 计数器输入的进位和借位脉冲向标准脉冲波形中插 入和删去 1 个脉冲信号，从而达到提前和延时 fout 相 位的目的。 标准时钟经过 H 分频器作为加 ／ 减脉冲 控制器的时钟输入是为了使 K 模可逆计数器的时钟 频率大于加 ／ 减脉冲控制器的时钟频率，从而控制 K 模可逆计数器输出给加 ／ 减脉冲控制器的进位借位 脉冲宽度，避免因为进位借位脉冲过窄出现漏控或 进位借位脉冲太宽出现一次控制加或扣 2 个以上脉 冲而导致的同步精度变差的现象。 加 ／ 减脉冲控制 器 输 出 的 经 过 N 分 频 器 后 产 生 fin 的 频 率 跟 踪 信 号 fout，并将 fout 作为反馈给输入端。 通过上述的反馈回 路 fout 能 够 实 现 对 fin 的 实 时 频 率 跟 踪 ，即 实 现 fout 对 fin 的锁相锁频功能。 因为电网的频率是以 50 Hz 为 中心在 49.5 ~ 50.5 Hz 范围内波动。 故在设置参数时 应注意全数字锁相环必须以 50 Hz 为 中 心 频 率 ，即 fout 以 50 Hz 为 中 心 频 率 合 理 地 设 置 N 分 频 器 和 H 分频器模块参数。 1.2 自适应模值控制模块
基准时钟
实时电 网波形 fin 滤波过零
检测模块
相位差 自适应模值 模值控制
控制模块
相位差
鉴相器
超前信号 滞后信号
进位脉冲
K 模可逆 计数器
借位脉冲
H 分频器
fout N 分频器
idout
加 ／ 减脉冲控制器
同步倍频模块 同步倍频脉冲输出 fmultiple
图 1 频率跟踪全数字锁相环及倍频模块原理框图 Fig.1 Schematic diagram of frequency-tracking total digital phase-locked loop
流器产生的非特征谐波。 利用现场可编程门阵列（FPGA）为载体，在 QUARTUSⅡ软件环境下，设计出了基于
全数字锁相环的同步倍频装置，并通过软件仿真和实验测试验证了该技术的正确性和优越性。
关键词： 全数字锁相环； 同步数字倍频； 脉冲发生器； 直流输电； FPGA
中图分类号： TN 911.8
文献标识码： A
在工程运用中，在频率波动很大的情况下要求 锁相环有很快的锁相速度，当频率变化小或者在接
近锁相时要求锁相环精度高，抗干扰抗抖动能力强。 本文设计的全数字锁相环针对这一工程要求设计了 自适应模值控制模块。 该模块能自动检测鉴相器输 出的相位差信号，自动给 K 模可逆计数器设置模值。 当频率波动大时相位差大，该模块自动调节减小 K 模 可逆计数器模值，提高锁相环的锁相速度；当频率变 化小或接近锁相时相位差小，自动增大模值，提高锁 相环精度，提高抗扰动、抗抖能力。
1 基于全数字锁相环的新型同步倍频技术
基于全数字锁相环的新型同步倍频技术的原理 框图如图 1 所示。 1.1 全数字锁相环
全数字锁相环采用反馈环路设计，能够实时跟 踪电网频率变化，并对其锁频锁相。 整个环路运行时 钟频率达到兆赫兹，具有响应速度快、精度高、稳定 可靠等优点。 fin 为电压正弦波形经过滤波和过零检 测模块后的方波信号，其频率和电网频率相同。 fout 为
摘要： 为了实时跟踪电网频率的变化，提高直流输电系统中换流器触发脉冲控制精度，提出了一种基于新
型全数字锁相环的同步倍频技术。 该新型数字锁相环在传统数字锁相环的基础上加入了自适应模值控制
模块，大幅提高了锁相速度和精度。 在此基础上，利用近似补偿方法设计出的同步倍频模块能在高精度要
求下对电网频率同步任意倍频，给换流器触发控制系统提供精准的时钟基准，提高相位控制精度，削弱换
第 30 卷第 2 期 2010 年 2 月
电力自动化设备
Electric Power Automation Equipment
Vol．30 No．2 Feb. 2010
基于新型全数字锁相环的同步倍频技术
张志文，曾志兵，罗隆福，王 伟，郭 斌，王承林 （湖南大学 电气与信息工程学院，湖南 长沙 410082）
传统全数字锁相环设计需要对 K 模可逆计数器 设定模值，通过模值设定来控制锁相环的锁相速度 和 K 模可逆计数器的滤波功能。 模值越大 K 模可逆 计数器的滤波效果越好，数字锁相环抗干扰能力越 强、抖动越小、精度越高，但频率跟踪响应的时间将 越长，频率跟踪速度越慢。 反之，K 模可逆计数器的 滤波效果越差，锁相环抗干扰能力越弱、抖动越大、 精度越低，但数字锁相环的频率跟踪速度越快。 所以 传统锁相环设计很难同时兼顾到锁相速度、抗扰、抗 抖和精度，常常需要在上述的几者中权衡折中选择 一个模值。 这样将影响到锁相环的整体性能。
文章编号： 1006 － 6047（2010）02 － 0123 － 04
0 引言
直流输电系统控制和调节的基础是控制换流器 控制极（栅极）触发脉冲的相位。 换流器控制极触发 系统主要由相位控制电路、触发脉冲发生装置和若 干调节器等构成［1-10］。 其中，相位控制电路是影响整个 换流器控制触发系统的关键部件。
第2期
张志文，等：基于新型全数字锁相环的同步倍频技术
idout 信号频率为 fout 频率 N 倍，当 fout 对 fin 锁相锁
频后，idout 频率为 fin 频率的 N 倍。 假设 idout 信号的频
率为 fidout，则
fidout = fin × N
（1）
令 Z 为 N ／ M 的整数部分，同步倍频模块输出
近 似 补 偿的设计方法，可实现对输入信号的任意倍 频。 该基于新型全数字锁相环的同步倍频技术能够 实时跟踪电网频率变化，对电网频率锁频锁相，并对 电网频率实现准确同步 6 倍频脉冲输出，为换流器 触发控制系统提供间隔均匀的准确同步脉冲信号， 以有效抑制换流器产生的非特征谐波。 该技术利用 先进的数字可编程逻辑器件 FPGA（现场可编程门阵 列）［15］为载体，在 QUARTUSⅡ 软件环境下利用 VHDL 硬件描述语言进行全数字化设计，并通过软件仿真 和实验验证了该技术的正确性。
fmultiple
的前
M
-
1
个倍频脉冲频率为
f ，则 M-1
fM-1 = fidout ／ Z = （N × fin） ／ Z
（2）
令同步倍频模块输出 fmultiple 的第 M 个倍频脉冲
频率为 fM，则
f=
fidout
=
N × fin
（3）
M N - （M - 1） × Z N - （M - 1） × Z
=
1-
N
（5）
［N - （M - 1） × Z］ × M
在上述分析中可知当 N ／ M 为整数时误差为
零，当 N ／ M 不为整数时提高 N 的值可以降低误差。
在三相桥式整流电路换流器控制触发系统中需
对电网频率进行同步 6 倍频，在仿真和实验验证中
全数字锁相环中 N 分频器中的 N 参数选取 32 768，
输 出 为 电 网 频 率 fin 的 同 步 6 倍 频 ， 即 M 参 数 选 取 6，误差分析计算结果为：ηf5 = 0.006 ％，ηf6 = 0.003 ％。
通过仿真和实验验证证明了该设计方法的正
确性。
2 设计实现与软件仿真
本文在 QUARTUSⅡ软件环境下，利用 VHDL 硬