低频锁相放大器设计

合集下载
  1. 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。

改进的低频锁相放大器框图
输入
带通 滤波 器
模拟 移相 器
同步 积分 器
PSD
积分器 与直流 放大器
脉冲产 生电路
方波整 形电路
直流 输出
低频锁相放大器电路图
-12v R12 C13 D1 C1 C11 C24 D4 -12 R23 1 2 3 4 5 6 7 8 S4 VDD S6 S2 OUT S1 S7 S0 CD4051 S5 S3 INH A VEE B VSS C IC4 16 15 14 13 12 11 10 9 R11 C14 D2 ????? 1 2 3 4 5 6 7 8 S4 VDD S6 S2 OUT S1 S7 S0 CD4051 S5 S3 INH A VEE B VSS C IC7 R3 R5 C12 16 15 14 13 12 11 10 9 D3 C23 T4 +12v R22 +12v
C7 0.01uF
2 6 6 3 8 8 1 4 IC9 IC8 Vo
7 2 3 1 4
? ? ? ? ?
wenku.baidu.com 谢 谢
?????
R9 R1 ???? C2 2 6 3 8 1 VR3 1 IC1 IC2 R6 R2 R7 C32 C7 IC3 VR3 4 0 1 R10 1 4 4 7 7 C5 T2 C6 3 8 3 8 R13 R15 3 1 R4 2 6 7 7 C10 R8 2 6 C17 R14 2
VR4 R21 7 C20 T5 6 8 R18 1 4 IC5 R19 IC6 4 R20 C27 R25 7 7 R24 2 6 3 8 R26 1 4 IC9 IC8 1 4 3 8 7 R16 R17 2 6 3 8 2 6 Vo
同步积分滤波器
对周期信号进行周期重复测量,同步、 对周期信号进行周期重复测量,同步、准确积累起 可使信号幅度越积越大。由于噪声是随机的, 来,可使信号幅度越积越大。由于噪声是随机的,不具 有重复性,在不同周期的对应点的值有正有负,积累后 有重复性,在不同周期的对应点的值有正有负, 可部分抵消。因而噪声增长不如信号增长得快。 可部分抵消。因而噪声增长不如信号增长得快。这样信 噪比得到很大提高, 噪比得到很大提高,可使淹没在噪声中的信号被检测出 来。 实现同步累积的条件: 实现同步累积的条件: 1、信号能重复,即要求信号是周期的。 、信号能重复,即要求信号是周期的。 2、能同步累积,即要求有一个与待测信号相位差 、能同步累积, 固定的参考信号。 固定的参考信号。 3、累积完后信号能保持一段时间。 、累积完后信号能保持一段时间。
低频锁相放大器设计
典型的锁相放大器设计
前置 放大 器 触发 电路 带通 滤波 器 可调 移相 器 交流 放大 器 方波 发生 器
PSD
x(t)
积分 器与 直流 放大 器
输出
r(t)
改进的低频锁相放大器
由于在常规低频设计时, 由于在常规低频设计时,对相敏检 测后的半正弦信号进行滤波滤成平稳的 直流信号时难度较大, 直流信号时难度较大,故在信号通道先 用模拟移相器实现相位移动, 用模拟移相器实现相位移动,电路简单 易行。 易行。经过精心调试可达到移相精度要 求。而同步积分电路通过积分使正弦信 号转变为近似的方波信号。 号转变为近似的方波信号。
进一步改进的低频锁相放大器
当被测信号与参考信号的相位改变 必须调整移相器的参数, 时,必须调整移相器的参数,再进行调 这样有很多不便。 试,这样有很多不便。故在上述改进中 加入锁相环技术。 加入锁相环技术。使其产生与被测信号 的频率和相位相同的方波信号。 的频率和相位相同的方波信号。
锁相环结构框图
积分器 vc 压控振 荡器
fo
x(t)
fo’
鉴相器
fo
改进后的锁相放大器框图
输入 信号
带通滤 波器
同步积 分器
PSD
积分器 与直流 放大器
锁相环 电路
直流 输出
改进后的锁相放大电路图
-12v R12 C13 D1 -12 R23 C1 C11 C24 D4 1 2 3 4 5 6 7 8 S4 VDD S6 S2 OUT S1 S7 S0 CD4051 S5 S3 INH A VEE B VSS C IC4 16 15 14 13 12 11 10 9 R11 C14 D2 1 2 3 4 5 6 7 8 16 15 14 13 12 11 10 9 C23 T4 +12v R22 +12v S4 VDD S6 S2 OUT S1 S7 S0 CD4051 S5 S3 INH A VEE B VSS C IC7 C12 R3 R9 R1 ? ? ? ? C2 2 6 3 8 1 R10 IC1 IC3 R2 C32 R19 1 4 4 U6 1 2 3 4 5 6 7 8 PP VDD PC1O ZENER COM IN SING IN VCO O PC2O INHIBIT R2 C1A R1 C1B DE OUT VSS VCO CD4046 IN C8 2.2UF 16 15 14 13 12 11 10 9 +12v R15 1M R14 100K R16 100K R26 R24 R25 7 C27 3 8 R13 R15 IC5 3 8 1 4 R18 1 4 IC6 3 8 7 7 C10 R8 2 6 C17 7 R14 2 6 C20 T5 7 R16 R17 2 6 R20 VR4 R21 D3
相关文档
最新文档