嵌入式硬件基础知识汇总

哈佛结构是一种将程序指令存储和数据存储分开的存储器结构。哈佛结构是一 种并行体系结构，它的主要特点是将程序和数据存储在不同的存储空间中，即程 序存储器和数据存储器是两个独立的存储器，每个存储器独立编址、独立访问。 与两个存储器相对应的是系统的 4 条总线：程序的数据总线与地址总线，数据的 数据总线与地址总线。
压控振荡器 voltage-controlled oscillator 指输出频率与输入控制电压有对应关系的振荡电路(VCO)，频率是输入信号电压 的函数的振荡器 VCO，振荡器的工作状态或振荡回路的元件参数受输入控制电 压的控制，就可构成一个压控振荡器。 人们通常把压控振荡器称为调频器，用以产生调频信号。在自动频率控制环路和
务。PCI 允许多路复用技术，即允许一个以上的电子信号同时存在于总线之上。 普通 PCI 总线带宽一般为 132MB/s(在 32bit/33Mhz 下)或者 264MB/s（在 32bit/66Mhz 下）。对于普通的声卡、百兆网卡、Modem 卡等扩展设备一般使 用的是 132MB/s 的传输速率，这种设备的金手指特征一般是与 PCI 插槽对应（长 -短），而对于部分 PCI 显卡、千兆网卡、磁盘阵列卡、USB2.0 或者火线卡等 需要较高带宽的 PCI 设备一般可以使用 264MB/s 的带宽，这种设备的特征是金 手指一般是三段式（短-长-短）。 PCI 总线是一种不依附于某个具体处理器的局部总线。从结构上看，PCI 是在 CPU 和原来的系统总线之间插入的一级总线，具体由一个桥接电路实现对这一 层的管理，并实现上下之间的接口以协调数据的传送。管理器提供了信号缓冲， 使之能支持 10 种外设，并能在高时钟频率下保持高性能。PCI 总线也支持总线 主控技术，允许智能设备在需要时取得总线控制权，以加速数据传送。
相位补偿：
在具有高放大倍数的中间级，利用一小电容 C（几十～几百微微法）构成电压 并联负反馈电路。可以使用电容校正、RC 校正分别对相频特性和幅频特性进行 修改。
逐次逼近式 AD 转换器中有一个逐次逼近寄存器 SAR，其数字量是由它产生的。 SAR 使用对分搜索法产生数字量，以 8 位数字量为例，SAR 首先产生 8 位数字 量的一半，即 8'b1000000，试探模拟量 Vi 的大小。若 Vo>Vi，清楚最高位；反 之，则保留最高位。在最高位确认后，SAR 又以对分搜索法确定次高位，即以 7 位数字量的一半 8'by1000000（y 由前面的过程已确认）试探模拟量 Vi 的大小。 依此类推，直到确定了 bit0 为止，转换结束。
RS232C： 逻辑 1(MARK)=-3V～-15V 逻辑 0(SPACE)=+3～+15V 因此它为负逻辑。
RS485: 采用差分信号负逻辑，-2V～-6V 表示“0”，+2V～+6V 表示“1”。
TTL:妥善的处理速度和功耗之间的矛盾，但是需要注意有时候负载效应可能引 起电路工作不正常，驱动能力一般为几毫安到几十毫安。因为有些 TTL 电路需 要下一级的输入阻抗作为负载才能正常工作。
锁相环：
锁相环 (phase-locked loop)为无线电发射中使频率较为稳定的一种方法，主要有 VCO（压控振荡器）和 PLL IC ,压控振荡器给出一个信号,一部分作为输出，另一 部分通过分频与 PLL IC 所产生的本振信号作相位比较，为了保持频率不变，就
要求相位差不发生改变，如果有相位差的变化，则 PLL IC 的电压输出端的电压 发生变化，去控制 VCO,直到相位差恢复！达到锁频的目的！!能使受控振荡器的 频率和相位均与输入信号保持确定关系的闭环电子电路。
逻辑门电路按其内部有源器件的不同可以分为三大类。第一类为双极型晶体管 逻辑门电路，包括 TTL、ECL 电路和 I2L 电路等几种类型；第二类为单极型 MOS 逻辑门电路，包括 NMOS、PMOS、LDMOS、VDMOS、VVMOS、IGT 等几种
类型；第三类则是二者的组合 BICMOS 门电路。常用的是 CMOS 逻辑门电路。 最常见的两种： TTL 全称 Transistor-Transistor Logic,即 BJT-BJT 逻辑门电路，是数字电子技
改进的哈佛结构，其结构特点ห้องสมุดไป่ตู้： 使用两个独立的存储器模块，分别存储指令和数据，每个存储模块都不允许指令 和数据并存，以便实现并行处理；具有一条独立的地址总线和一条独立的数据总 线，利用公用地址总线访问两个存储模块（程序存储模块和数据存储模块），用 数据总线则被用来完成程序存储模块或数据存储模块与 CPU 之间的数据传输 两条总线由程序存储器和数据存储器分时共用。
术中常用的一种逻辑门电路，应用较早，技术已比较成熟。TTL 主要有 BJT （Bipolar Junction Transistor 即双极结型晶体管，晶体三极管）和电阻构成， 具有速度快的特点。但是由于 TTL 功耗大等缺点，正逐渐被 CMOS 电路取代。
TTL 速度快的原因： 1. 采用多发射极三极管加快了存储电荷的消散过程。 2. 采用推拉式输出级，输出阻抗比较小，可迅速给负载电容充放电。 TTL 电平信号对于计算机处理器控制的设备内部的数据传输是很理想的，首先 计算机处理器控制的设备内部的数据传输对于电源的要求不高以及热损耗也较 低，另外 TTL 电平信号直接与集成电路连接而不需要价格昂贵的线路驱动器以 及接收器电路；再者，计算机处理器控制的设备内部的数据传输是在高速下进行 的，而 TTL 接口的操作恰能满足这个要求。TTL 型通信大多数情况下，是采用 并行数据传输方式，而并行数据传输对于超过 10 英尺（大约 3 米）的距离就不 适合了。这是由于可靠性和成本两面的原因。因为在并行接口中存在着偏相和不 对称的问题，这些问题对可靠性均有影响。 TTL 输出高电平>2.4V，输出低电平<0.4V。在室温下，一般输出高电平是 3.5V， 输出低电平是 0.2V。最小输入高电平和低电平：输入高电平>=2.0V，输入低电 平<=0.8V，噪声容限是 0.4V。 TTL 电路是电流控制器件，TTL 电路的速度快，传输延迟时间短(5-10ns)，但 是功耗大。 CMOS 逻辑门电路功耗极低，成本低，电源电压范围宽，逻辑度高，抗干扰 能力强，输入阻抗高，扇出能力强。CMOS 反相器的平均传输延迟时间约为 10ns。 用 N 沟通增强型场效应管构成的逻辑电路称为 NMOS 电路；用 P 沟道场效应 管构成的逻辑电路称为 PMOS 电路；CMOS 电路则是 NMOS 和 PMOS 的互补 型电路。 由单极型 MOS 管构成的门电路称为 Mos 门电路。MOS 电路具有制造工艺简 单、功耗低、集成度高、电源电压使用范围宽、抗干扰能力强等优点，特别适用
芯片组（Chipset）是构成主板电路的核心。一定意义上讲，它决定了主板的级 别和档次。它就是"南桥"和"北桥"的统称。 北桥芯片 提供对 CPU 类型和主频的支持、系统高速缓存的支持、主板的系统总线频率、
内存管理（内存类型、容量和性能）、显卡插槽规格，ISA/PCI/AGP 插槽、ECC 纠错等支持； 南桥芯片 提供了对 I/O 的支持，提供对 KBC（键盘控制器）、RTC（实时时钟控制器）、 USB（通用串行总线）、Ultra DMA/33(66)EIDE 数据传输方式和 ACPI（高级能 源管理）等的支持，以及决定扩展槽的种类与数量、扩展接口的类型和数量；
CMOS:较低功耗，驱动能力弱一些。
FPGA（Field－Programmable Gate Array），即现场可编程门阵列。它是作为专用 集成电路（ASIC）领域中的一种半定制电路而出现的，既解决了定制电路的不 足，又克服了原有可编程器件门电路数有限的缺点。 CPLD(Complex Programmable Logic Device)复杂可编程逻辑器件，是从 PAL 和 GAL 器件发展出来的器件，相对而言规模大，结构复杂，属于大规模集成电路 范围。是一种用户根据各自需要而自行构造逻辑功能的数字集成电路。 FPGA 是基于查找表结构的，而 CPLD 是基于乘积项结构的。 FPGA 更适合于完成时序逻辑，CPLD 更适合完成各种算法和组合逻辑。换句话 说，FPGA 更适合于触发器丰富的结构，而 CPLD 更适合于触发器有限而乘积项 丰富的结构。
PCI 总线系统要求有一个 PCI 控制卡，它必须安装在一个 PCI 插槽内。这种插 槽是目前主板带有最多数量的插槽类型，在当前流行的台式机主板上，ATX 结 构的主板一般带有 5～6 个 PCI 插槽，而小一点的 MATX 主板也都带有 2～3 个 PCI 插槽。根据实现方式不同，PCI 控制器可以与 CPU 一次交换 32 位或 64 位 数据，它允许智能 PCI 辅助适配器利用一种总线主控技术与 CPU 并行地执行任
锁相环环路中，输入控制电压是误差信号电压，压控振荡器是环路中的一个受控 部件。
冒泡排序算法的运作如下： 比较相邻的元素。如果第一个比第二个大，就交换他们两个。对每一对相邻元素 作同样的工作，从开始第一对到结尾的最后一对。在这一点，最后的元素应该会 是最大的数。针对所有的元素重复以上的步骤，除了最后一个。持续每次对越来 越少的元素重复上面的步骤，直到没有任何一对数字需要比较。
逻辑门可以用电阻、电容、二极管、三极管等分立原件构成，成为分立元件门。 也可以将门电路的所有器件及连接导线制作在同一块半导体基片上，构成集成逻 辑门电路。
高、低电平可以分别代表逻辑上的“真”与“假”或二进制当中的 1 和 0，从 而实现逻辑运算。常见的逻辑门包括“与”门，“或”门，“非”门，“异或” 门（也称：互斥或）等等。
一些问题： 什么是布尔式？ 即要么是 0 要么是 1 的形式。
关于 D 触发器：
Rd：清零端，若为低电平，则 Q=0； Sd：预置端，在 Rd 为高电平的前提下，若 Sd 为低电平，则 Q=1； D：信号输入端 CP：时钟信号输入端，上升沿有效，即 CP 信号上升沿时，触发器写入 D 端信 号的状态。