数字逻辑第5章习题参考解答
数字逻辑-习题以及习题答案

AD
F的卡诺图
ACD
G的卡诺图
根据F和G的卡诺图,得到:F G
湖南理工学院计算机与信息工程系通信教研室 陈进制作
第3章习题 3.4 在数字电路中,晶体三极管一般工作在什么状态?
答:在数字电路中,晶体三极管一般工作在饱和导通状态 或者截止状态。
湖南理工学院计算机与信息工程系通信教研室 陈进制作
第3章习题
111110
1100110
⊕ ⊕⊕⊕ ⊕
10 000 1
⊕ ⊕⊕⊕ ⊕⊕
10 101 01
⑵ (1100110)2 = 64+32+4+2 = (102)10 = (0001 0000 0010)8421码
(1100110)2 =( 101?0101 )格雷码
湖南理工学院计算机与信息工程系通信教研室 陈进制作
第2章习题
2.2 用逻辑代数的公理、定理和规则证明下列表达式:
⑴ AB AC AB AC
⑵ AB AB AB AB 1
⑶ AABC ABC ABC ABC
证⑴:AB AC
AB AC
A B A C
AA AC BA BC
证⑶:AABC
A A B C
AB AC
第1章习题 1.3 数字逻辑电路可分为哪两种类型?主要区别是什么?
答:数字逻辑电路可分为组合逻辑电路、时序逻辑电路两 种类型。 主要区别:组合逻辑电路无记忆功能, 时序逻辑电路有记忆功能。
湖南理工学院计算机与信息工程系通信教研室 陈进制作
第1章习题 1.6 将下列二进制数转换成十进制数、八进制数和十六进制数。
第2章习题 2.8 ⑴ ②求出最简或-与表达式。
两次取反法
圈0,求F 最简与或式。
数电第五版(阎石)第五章课后习题及答案pptx

03
习题三答案ຫໍສະໝຸດ 习题三第1题答案1.1 逻辑函数的表示方法 1.1答案:逻辑函数有多种表示方法, 如真值表、逻辑表达式、波形图和卡
诺图等。
1.2 逻辑函数的化简方法
1.2答案:逻辑函数的化简方法包括代 数法、公式法和卡诺图法等。
1.3 逻辑函数的运算规则
1.3答案:逻辑函数的运算规则包括与、 或、非等基本运算,以及与或、与非、 或非等复合运算。
习题一第3题答案
总结词
卡诺图化简
答案
通过卡诺图化简,我们得到最简的逻 辑表达式为(F = A'B + A'C + BC)。
02
习题二答案
习题二第1题答案
总结词
逻辑函数的表示方法
详细描述
逻辑函数的表示方法有真值表、逻辑表达式、逻辑图和波形图等。这些表示方法各有特 点,可以根据具体需求选择使用。真值表可以清晰地表示输入和输出之间的逻辑关系; 逻辑表达式简化了函数表示,便于分析和计算;逻辑图能够直观地展示逻辑函数的结构
习题三第2题答案
在此添加您的文本17字
2.1 逻辑函数的化简步骤
在此添加您的文本16字
2.1答案:逻辑函数的化简步骤包括合并项、消去项和简 化表达式等。
在此添加您的文本16字
2.2 逻辑函数的化简技巧
在此添加您的文本16字
2.2答案:逻辑函数的化简技巧包括利用运算规则、消去 项和合并项等。
在此添加您的文本16字
和功能;波形图则可以反映函数在时间序列上的动态变化。
习题二第2题答案
总结词
逻辑函数的化简方法
详细描述
逻辑函数的化简方法有多种,包括公式化简法、卡诺 图化简法和布尔代数化简法等。公式化简法基于逻辑 代数的基本公式和规则,通过简化表达式得到最简结 果;卡诺图化简法利用卡诺图的性质,通过图形直观 地找出最小项的组合,从而得到最简逻辑函数表达式 ;布尔代数化简法则通过代数运算简化逻辑函数。这 些化简方法各有优缺点,应根据具体情况选择使用。
数字逻辑设计习题参考答案(第5章)

第5章锁存器与触发器5—1 图5.1(a)是由与非门构成的基本R-S触发器,试画出在图(b)中所示输入信号的作用下的输出波形。
dRdSQQ图 5.1(a)图 5.1(b)最后一个时刻R、S端同时由0变成1,其状态不确定,假设R先来高电平则Q为高5—2 分析图5.2所示电路,列出特性表,写出特性方程,说明其逻辑功能。
CP D Q n Q n+10 ×0 0 保持0 × 1 11 0 ×0 置数1 1 × 1特性方程为Q n+1=D 为同步(CP高电平)D触发器5—3 由CMOS门构成的电路如图5.3(a)所示,请回答:(1)0=C时该电路属于组合电路还是时序电路?1=C时呢?(2)分别写出输出Q的表达式;(3)已知输入A,B,C的波形如图5.3(b),请画出对应的输出Q的波形。
图5.2Q图5.3(a)ABCQ图5.3(b)答: 1) 0=C 时该电路属于组合电路(输出反馈截止)1时为时序电路。
2)C=0时 B A Q +=C=1时 n n n Q B Q B Q⋅=+=+15—4 已知CP 和D 的波形如图4.4所示,试对应画出习题5—2中电路的输出1Q 以及D 触发器(上升沿触发)的输出2Q 的波形。
(1Q 2Q 的初始状态为“0”5—5 今有两个TTL J-K 触发器,一个是主从触发方式,另一个是下降沿触发,已知两者的输入波形均如图5.5所示,试分别画出两个触发器的输出波形。
初始状态均为“0”。
对于主从JK 触发器,由于在CP 为1的全部时间内主触发器都可以接收输入信号,所以在CP 为1的期间输入信号发生变化后,CP 下降沿到达时从触发器的状态不一定按此刻输入信号的状态来确定,而必须考虑整个CP 为1期间内输入信号的变化过程才能确定触发器DQ QCPJQ Q 主从边沿A B C Q 图5.3(b)D Q Q的状态。
主从JK 触发器在Q 为0时主触发器只能接收置1输入信号,Q 为1时只能接收置0信号。
第5章_课后习题答案.pptx

Q、Q 的
电压波形,输入端RD、SD 的电压波形如图中所示。
解:见下图:
图 5-33
5-4 画出图 5-34 由或非门组成的基本 RS 触发器输出端 Q、 Q 的电压波形,输入端 SD、RD 的电压波形如图中所示。
1
学海无 涯
解:见下图:
图 5-34
5-5 图 5-35 所示为一个防抖动输出的开关电路。当拨动开关 S 时,由于开关触点接通
5-15 图 5-45(a)中 FF1、FF2 是 CMOS 边沿触发器,FF3、FF4 是 TTL 边沿触发器。 CP 及其A、B、C 输入端的波形用如图 5-45(b)所示。设各触发器的初态均为 0。试画出各触发 器输出端Q 的波形图。
9
学海无 涯
解:见下图:
图 5-45
5-16 在图 5-46(a)所示的T 触发器电路中,已知CP 和输入端 T 的波形如图 5-46(b)所 示,设初始状态为 0,试画Q 和 Q 的波形图。
瞬间发生振颤, RD、S D 的电压波形如图中所示。试画出Q、 Q 端对应的电压波形。
解:见下图:
图 5-35
5-6 在图 5-36 电路中、若 CP、S、R 的电压波形如图中所示,试画出 Q、Q 端与之对
2
学海无 涯
应的电压波形。假定触发器的初始状态为 Q=0。
解:见下图:
图 5-36
5-7 在图 5-37(a)所示的主从 RS 触发器中,CP、R、S 的波形如图 5-37(b)所示,试画 出相应的Qm、 Qm 、Q 和 Q 的波形图。
图 5-38
解:主从 JK 触发翻的工作过程是上升沿接收,下降沿翻转。根据状态转换图可画出波 形图如下图所示。
5-9 TTL 主从触发器的输入端 J、K、Rd 、Sd 及 CP 的波形图如图 5-39 所示,试画出 输出端Q 的波形图。
《数字逻辑》鲍家元、毛文林高等教育出版社课后答案【khdaw_lxywyl】

kh da w. co m
答 案 网
课后答案网
2.21 直接根据逻辑表达式,填写卡诺图并化简下列各式为最简 “与或”表达式。 ⑴ F = B+AC ⑵F=D
2.26 如果输入只有原变量而无反变量。用禁止法将下列函数转换 成可用最少的与非门实现,并画出逻辑图。 ⑴ F = AC BC AB BC (逻辑图略) ⑵ F = AABC•BABC ⑶ F = C AB B AB (逻辑图略) ⑷ F = XY Z (逻辑图略) 2.29 确定习图2-1中的输入变量,并使输出功能为: F (A,B,C,D) = ∑m(6,7,12,13 ) 解: F (A,B,C,D) = (AB) ⊕(BC)
(5) F = (B+C+D) (B+C+D) (A+C+D)
ww
⑹ F = D+BC+ABC = (B+C+D) (B+C+D) (A+C+D)
w.
⑸ F = AC+BD = (A+C) (B+C)
课
= (A+D) (B+C) (B+D)
后
(6) F = (B+D) (B+C) (A+C+D) (A+C+D) ⑶ F = ABC+ABD+ACD (7) F = CE = (A+C) (C+D) (B+D) (A+B+C) (8) F = (A+D) (B+D) (A+B+C) (B+C+E) (A+C+E) ⑷ F = AB+CD = (C+D) (B+C) (A+C) 或
《数字逻辑》第5章习题答案

S3 01 11 10 C4
S2
S1
S0 C0
74LS283
A3 A2 A1 A0 B3 B2 B1 B0 1
【5-12】解:
1. 输出 F 的表达式为
F C0 AB C0 AB C1 AB C0 AB C1C0 AB
2. 用八选一数据选择器和门电路实现逻辑图如图 A5.12 所示。图中 D0=D3=D4=D7=B;D1=1;D2=0;D5=D6= B
F C1 C0 A F
2 MUX 1 G0 74LS151 7 0 EN 0 1 2 3 4 5 6 7 "1" B
图 A5.12
【5-13】解: 1. 输出函数表达式为
L AB
G AB
Q AB AB
该电路为一位数码比较器。 2. 将一位数码比较器的输出 L、Q、G 接到 74LS85 的串行输入端即可。 【5-14】解: 设合格为“1” ,通过为“1” ;反之为“0” 。根据题意,列真值表见表 A5.14。
0 0 0 1 0 0 0 1 0 1 0 1
化简可得
F ACD BCD ABCD ABCD AB(C D).CD AB
【5-16】解: 由图可知表达式为
Y ACD ABD BC CD
当 B=0 且 C=D=1 时:Y= A A 当 A=D=1 且 C=0 时:Y=B+ B 当 B=1,D=0 或 A=0,B=D=1 时:Y=C+ C 当 A=0,C=1 或 A=C=1,B=0 时:Y=D+ D 【5-17】解: 根据题意,列真值表见表 A5.16。
图 A5.5
P 1 AB ACD
数字逻辑第五章课后习题答案

&
&
&
&
X1
X2
X3
设计的脉冲异步时序电路
5-3、解:
X1
X3 x2 >
X3
A/0
<
X1
B/0
X3 X2
D/1
X1 X3
X1
X2
X2
C/0
原始状态图
现态
y A B C D
次态 yn+1
x1
x2
x3
B
A
A
B
C
A
B
A
D
B
A
A
原始状态表
输出
Z 0 0 0 1
5-4、解:(1)写出电路的激励函数和输出函数表达式: Y2=x2+x1y2 y—1+x—1y1; Y1=x2x1+x1y2—+x2—y1;Z=x2—y1 —
x2x1=11 c/-
c/-
c/-
○c /1
○c /1
最简流程表
x2x1=10 b/○b /1 b/-
12 3 45 67 8
CP Q1 Q2 Q3
时间图
5-2、解:表所示为最小化状态表,根据状态分配原则,无“列”相
邻(行相邻在脉冲异步时序电路中不适用。),在“输出”相邻
中,应给 AD、AC 分配相邻代码。取 A 为逻辑 0,如下卡诺图所示,
状态赋值为:A=00,B=11;C=01;D=10。于是,二进制状态表如
J3 K3 CP3 010 010 110 010 011 011 111 011
次态
Q1(n+1) Q2(n+1 ) Q3(n+1)
数字逻辑电路刘常澍主编第五章习题答案

数字逻辑电路刘常澍主编第五章习题答案5-30、分析图P5-30所示由两片中规模同步计数器CT74LS161构成的计数分频器的模值。
图中(1)为低位计数器,(2)为高位计数器。
图P5-30解:电路由两个计数器异步级联组成,计数器(1)用同步置数法构成一个十进制计数器,状态循环为0000~1001,即M1=10;计数器(2)用异步复位法构成一个九进制计数器,状态循环为0000~1000,即M2=9;在计数器(1)置入数值0000时,置数脉冲的上升沿供给计数器(2)一个CP脉冲,也就是计数器(1)向计数器(2)的进位。
整个计数器的模值M=M2某M1=9某10=90。
5-31、分析图P5-31所示由两片中规模同步计数器CT74LS161构成的计数分频器的模值,图中(1)为低位计数器,(2)为高位计数器。
图P5-31解:电路由两个CT74LS161计数器同步级联组成,都是十六进制计数器,计数器(1)在状态1111时CO=1,允许CP触发计数器(2)计数,计数器用异步复位法构成,在状态为(C8)16时产生复位信号,该状态不是计数循环状态,则计数循环为0~(C7)16,整个计数器的模值M=(C8)16,对应的十进制数为200,也可以写成M=200。
5-32、分析图P5-32所示由两片中规模同步计数器CT74LS160构成的计数分频器的模值,图中(1)为低位计数器,(2)为高位计数器。
图P5-3256解:电路由两个CT74LS160计数器异步级联组成,计数器(1)是十进制计数器,M1=10,在状态1001时CO=1,反相后触发计数器(2)计数,计数器(2)用同步置数法构成,在状态为0101时产生置数信号,该状态应是计数循环状态,置入数值0000,则计数循环为0000~0101,M2=6。
M=M2某M1=6某10=60。
5-33、用同步十进制计数集成芯片CT74LS160采用异步复位法构成模值M为5的计数器,并画出接线图和全状态图。
(2021年整理)数字逻辑第五章

(完整)数字逻辑第五章编辑整理:尊敬的读者朋友们:这里是精品文档编辑中心,本文档内容是由我和我的同事精心编辑整理后发布的,发布之前我们对文中内容进行仔细校对,但是难免会有疏漏的地方,但是任然希望((完整)数字逻辑第五章)的内容能够给您的工作和学习带来便利。
同时也真诚的希望收到您的建议和反馈,这将是我们进步的源泉,前进的动力。
本文可编辑可修改,如果觉得对您有帮助请收藏以便随时查阅,最后祝您生活愉快业绩进步,以下为(完整)数字逻辑第五章的全部内容。
第五章触发器------—----——-—--—-——-—-——------———--—-———--———————-——-—-—-———-—————-——-—---1 :具有:置0、置1、保持和翻转功能的触发器是( ).A:JK触发器B:SR触发器C:D触发器D:T触发器您选择的答案: 正确答案: A知识点:JK触发器的特性为:J=0, K=0时,Q状态为保持;J=0, K=1时,Q状态为置0;J=1, K=0时,Q状态为置1;J=1, K=1时,Q状态为翻转--—--———----—----—---—---—---—-——--—-——--——--—--------——--—--———-—--—-------2 :对于JK触发器,输入J=0,K=1,CLK脉冲作用后,触发器的次态应为()。
A:0B:1C:Q'D:不确定您选择的答案: 正确答案: A知识点:JK触发器的特性为:J=1, K=1时,Q状态为翻转,即Q= Q’-————---———---————--————--—-——-————--—---—-——-—-—---——--—--------——--—--—-—-3 :有一个或非门构成的SR锁存器,欲使该锁存器保持原态即Q*=Q,则输入信号应为()。
A:S=R=0B:S=R=1C:S=1,R=0D:S=0,R=1您选择的答案:正确答案: A知识点:或非门构成的SR锁存器的特性为:R=1, S=0 Q*=0, Q*'=1,即锁存器被置0(0状态);R=0, S=1 Q*=1, Q*'=0,即锁存器被置 1(1状态);R=S=0, Q*=Q,即锁存器保持原态;R= S=1 Q*=Q*'=0,此为不允许输入。
《数字逻辑》(第二版)习题答案 第五章

习题五1. 简述时序逻辑电路与组合逻辑电路的主要区别。
解答组合逻辑电路:若逻辑电路在任何时刻产生的稳定输出值仅仅取决于该时刻各输入值的组合,而与过去的输入值无关,则称为组合逻辑电路。
组合电路具有如下特征:①由逻辑门电路组成,不包含任何记忆元件;②信号是单向传输的,不存在任何反馈回路。
时序逻辑电路:若逻辑电路在任何时刻产生的稳定输出信号不仅与电路该时刻的输入信号有关,还与电路过去的输入信号有关,则称为时序逻辑电路。
时序逻辑电路具有如下特征:○1电路由组合电路和存储电路组成,具有对过去输入进行记忆的功能;○2电路中包含反馈回路,通过反馈使电路功能与“时序”相关;○3电路的输出由电路当时的输入和状态(过去的输入)共同决定。
2. 作出与表1所示状态表对应的状态图。
表1 状态表现态y2 y1次态y2 ( n+1)y1(n+1) /输出Zx2x1=00 x2x1=01 x2x1=11 x2x1=10ABCD B/0B/0C/0A/0B/0C/1B/0A/1A/1A/0D/0C/0B/0D/1A/0C/0解答根据表1所示状态表可作出对应的状态图如图1所示。
图13. 已知状态图如图2所示,输入序列为x=11010010,设初始状态为A,求状态和输出响应序列。
图 2解答状态响应序列:A A B C B B C B输出响应序列:0 0 0 0 1 0 0 14. 分析图3所示逻辑电路。
假定电路初始状态为“00”,说明该电路逻辑功能 。
图 3 解答○1 根据电路图可写出输出函数和激励函数表达式为xK x,J ,x K ,xy J y xy Z 1111212=====○2 根据输出函数、激励函数表达式和JK 触发器功能表可作出状态表如表2所示,状态图如图4所示。
表2图4现态 y 2 y 1 次态 y 2( n+1)y 1(n+1)/输出Zx=0 x=1 00 01 10 1100/0 00/0 00/0 00/001/1 11/0 11/0 11/1○3 由状态图可知,该电路为“111…”序列检测器。
数字逻辑习题解答

(3) F = B + D
8
第一章 数字逻辑基础
�
1-20 (1)
CD AB
00 X 1 0 X
01 0 X 1 0
11 0 X 1 0
10 X 1 0 1
00 01 11 10
(1)F = AB + BD + BD
9
第一章 数字逻辑基础
� �
1-21 分别画出题中给定的逻辑函数 Z,Y的卡诺图,并花 间写出最简与或表达式。通过卡诺图和最简与或 表达式可以看出,Z与Y互为反函数。
G = AB Y = AB ⋅C R = C
Y = AB + C = AB ⋅C
由于G和Y的表达式中都有
所以用6个与非门可以实现。
24
第三章 组合逻辑电路
�
3-16
Y1 = m7 + m3 + m2 + m1 Y2 = m4 + m5 + m2 + m3 Y4 = m0 + m7 Y3 = (A+ B)(A+C) = A+ B+ A+ C
解 : 与 非 门 的 三 个 输 入 端 接 高 电 平 ,1 输 =0 出为Y
与 非 门 的 输 入 端 一 个 接 高 电 平 , 一 个 接 低 电 平3, =1 输出为Y 三态门的使能端输入无效电平, 5 输 出 Y为 高 阻 态 ; 三 态 门 的 使 能 端 输 入 依 然 是 无 效 电 平6, 输 出 Y为 高 阻 态 ; 异或非门的输入端一个为高电平,一个为低电平 =0 输 出 为Y 7,
(1)Z = AB+BC+C A Y = AB+BC+ AC (2)Z =D+BA+CB+CA+CBA Y = ABCD+ABCD+AB CD
数字逻辑(欧阳星明)第五章

4.描述电路的逻辑功能。 由状态图可知,该电路是一个2 位二进制数可逆计数器。 当输入x=0 时,可逆计数器进行加1计数,其计数序列为 00 01 10 11
当输入x=1时,可逆计数器进行减1计数,其计数序列为 00 01 10 11 在时序逻辑电路分析中,除了状态图和状态表之外,通常 还用到时间图。时间图能较形象、生动地体现时序电路的工作 过程,并可和实验观察的波形相比较,是描述时序电路工作特 性的一种常用方式。
7
第五章 同步时序逻辑电路
(2)现态与次态 同步时序电路中的现态与次态是针对某个时钟脉冲而言的。 现态----指时钟脉冲作用之前电路所处的状态。 次态----指时钟脉冲作用之后电路到达的状态。 注意:前一个脉冲的次态即后一个脉冲的现态!如 1 2 cp 次态=现态 次态=现态 (3)对时钟的要求 脉冲的宽度:必须保证触发器可靠翻转; 脉冲的频率:必须保证前一个脉冲引起的电路响应完全结 束后,后一个脉冲才能到来。 2. 异步时序逻辑电路 异步时序逻辑电路的存储电路可由触发器或延时元件组成, 电路中没有统一的时钟信号同步,电路输入信号的变化将直接导 致电路状态的变化。 8 3
19
第五章 同步时序逻辑电路
5.2.2分析举例 例1 用表格法分析下图所示同步时序逻辑电路。 解:该电路由两个J-K触 发器和一个异或门组成,电 路的输入为x,电路的状态 (即触发器状态)用y2 、y1 表示。 电路的输出即状态变量,因 此 , 该 电 路 属 于 Moore 型 电 路的特例。
1.写出输出函数和激励函数表达式 该电路的输出即为状态,各触发器的激励函数表达式为 J1=K1=1 ;J2=K2=x⊕y1
24
第五章 同步时序逻辑电路
根据状态响应序列,可 作出时间图如下图所示。由 于前一个时钟脉冲的次态即 为后一个时钟脉冲的现态, 所以,时间图中可以将现态 和次态共用一个波形表示。
数字逻辑课后习题答案(华中科技大学出版社-欧阳星明主编)ppt课件

精选编辑ppt
7
习题课
1.8 如何判断一个二进制数B=b6b5b4b3b2b1b0能否被(4)整除?
解答: 因 为 B= b6b5b4b3b2b1b0 , 所 以 ( B)2= b6×26+
反函数: FAB C EBD B G E 对偶函数:F 'A B C E B D E B G
精选编辑ppt
17
习题课
2.5 回答下列问题: (1)如果已知X+Y=X+Z,那么Y=Z。正确吗?为什么? (2)如果已知XY=XZ,那么Y=Z。正确吗?为什么? (3)如果已知X+Y=X+Z,且XY=XZ,那么Y=Z。正确吗?
解答:
(1) 反函数:
FAB AB
F A B A B (A B )A ( B ) A B A B
对偶函数: F '(A B )A (B )A B A B
(2) F(A B )A (C )C (D) E E
反函数: F ( A B A C C ( D E )E ) A B E A C E C D E
babaaba?aab?互补率1右边??bbabba???2左边结合率cbaa??cccaba?bbcaccba???bbccaabbccaaccbbaabbaa??????bbccaaccbbaaccbbaa????3左边右边14cacbba??cacbba??cacbabaabc??右边?c?b4右边习题课习题课23用真值表验证下列表达式
习题课
第 一 章 基本知识
1.1 什么是数字信号?什么是模拟信号?试各举一例。
《数字逻辑-应用与设计》部分习题参考答案

6.4d 激励表达式: T1=F1+F3’F2’ T2=F2+F3’F1’x1’+F3’x1x2’x3+F3’F2’F1’x3’ T3=F3F2’+F2F1+F1x1’+F1x3’
十进制 +12 -12 +9.5 -22.5
+19.75 -17.25
以 1 为基的补码 01100 10011 01001.1
1 01001.0 10011.11 101110.10
以 2 为基的补码 01100 10100 01001.1
1 01001.1 10011.11 101110.11
Made by HeYuchu&QinPiqi
5.b 略(见课本附录 B-奇数号习题参考答案)
6.1c 激励表达式:
S3=F2F1’x S2=F3’F1x+F3F1’x S1=F1’x+F2F1’+F3x R3=F3 R2=x’+F3’F1’ R1=F3’F2’F1+F1x’
6.1d 激励表达式:
R1=F1 R2=F2 R3=F1’ S1=F3’F2’F1’ S2=F3’F2’F1’x1’+F3’F2’F1’x3’+F3’F2’x1x2’x3 S3=F2F1+F1x1’+F1x2+F1x3’
or=A’B+A’C=(A+B’)’+(A+C’)’=[(A+B’)(A+C’)]’ f. (A’B’)’(CD’)’=(A’B’+CD’)’=(A+B)’+(C’+D)’ g. W+Q=(W’Q’)’ h. (A+B+C)D=(AD+BD+CD)=(A’+D’)’+(B’+D’)’+(C’+D’)’ i. (AB’+C’D+EF)’=[(A’+B)’+(C+D’)’+(E’+F’)’]’=(A’+B)(C+D’)(E’+F’) j. [(A+B)’+C’]’=(A’B’+C’)’=(A’B’)’C=(A+B)C
《数字电路与系统设计》第5章习题答案

5.11画出图P5.11电路Q端的波形。
设初态为“0”。
图P5.14 图P5.15 5.15 画出图P5.15电路中Q端的波形。
解:Q 端波形如图P5.15所示。
5.16 试作出图P5.16电路中Q A 、Q B 的波形。
解:Q 端波形如图P5.16所示。
R D CP CP ⊕Q 2
Q 1Q 2
A R D
B Q A
Q B
图P5.16 图P5.17
5.17 试作出图P5.17电路中Q 1、Q 2 的波形。
解:Q 端波形如图P5.17所示。
5.18 试作出图P5.18电路中Q 1和Q 2的波形(设Q 1和Q 2的初态均为“0”),并说明Q 1和
Q 2对于CP 2各为多少分频。
解:Q 端波形如图P5.18所示。
Q 1和Q 2对于CP 2都是4分频,即
图P5.18 图P5.19
5.19 已知电路如图P5.19,试作出Q 端的波形。
设Q 的初态为“0”。
解:Q 端波形如图P5.19所示。
5.20 已知输入u I 、输出u O 波形分别如图P5.20所示,试用两个D 触发器将该输入波形u I
转换成输出波形u O 。
解:实现电路如图P5.20所示。
图P5.20
?)
?,(2
22
1==CP Q CP Q f f f f CP 2CP 1Q 1Q 2
CP A Q
u I
u O。
数字逻辑(第六版 白中英)课后习题答案

第五章 习题答案1. 画出与阵列编程点解:---2. 画出或阵列编程点解:----X 1X 2X 3X 43. 与、或阵列均可编程,画出编程点。
解;1A-BB -F 324. 4变量LUT 编程解:A 0A 1A 2A 3SOP 输出5. 用VHDL 写出4输入与门解: 源代码:LIBRARY IEEE ;USE IEEE .STD_LOGIC_1164.ALL ;ENTITY and4 ISPORT (a ,b ,c ,d :IN STD_LOGIC ;x :OUT STD_LOGIC );END and4;ARCHITECTURE and4_arc OF and4 ISBEGINx <=a AND b AND c AND d ;END and4_arc ;6. 用VHDL 写出4输入或门解:源代码:LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;ENTITY or4 ISPORT (a,b,c,d:IN STD_LOGIC;x:OUT STD_LOGIC);END or4;ARCHITECTURE or4_arc OF or4 ISBEGINx<=a OR b OR c OR d;END or4_arc;7.用VHDL写出SOP表达式解:源代码:LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;ENTITY sop ISPORT (a,b,c,d,e,f:IN STD_LOGIC;x:OUT STD_LOGIC);END sop;ARCHITECTURE sop_arc OF sop ISBEGINx<=(a AND b) OR (c AND d) OR (e AND f);END sop_arc;8.用VHDL写出布尔表达式解:源代码:LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;ENTITY boolean ISPORT (a,b,c:IN STD_LOGIC;f:OUT STD_LOGIC);END boolean;ARCHITECTURE boolean_arc OF boolean ISBEGINf<=(a OR (NOT b) OR c) AND (a OR b OR (NOT c)) AND ((NOT a) OR (NOT b) OR (NOT c));END boolean_arc;9.用VHDL结构法写出SOP表达式解:源代码:――三输入与非门的逻辑描述LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;ENTITY nand3 ISPORT (a,b,c:IN STD_LOGIC;x:OUT STD_LOGIC);END nand3;ARCHITECTURE nand3_arc OF nand3 ISBEGINx<=NOT (a AND b AND c);END nand3_arc;――顶层结构描述文件LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;ENTITY sop ISPORT (in1,in2,in3,in4,in5,in6,in7,in8,in9:IN STD_LOGIC;out4:OUT STD_LOGIC);END sop;ARCHITECTURE sop_arc OF sop ISCOMPONENT nand3PORT (a,b,c:IN STD_LOGIC;x:OUT STD_LOGIC);END COMPONENT;SIGNAL out1,out2,out3:STD_LOGIC;BEGINu1:nand3 PORT MAP (in1,in2,in3,out1);u2:nand3 PORT MAP (in4,in5,in6,out2);u3:nand3 PORT MAP (in7,in8,in9,out3);u4:nand3 PORT MAP (out1,out2,out3,out4);END sop;10.用VHDL数据流法写出SOP表达式解:源代码:LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;ENTITY sop ISPORT (in1,in2,in3,in4,in5,in6,in7,in8,in9:IN STD_LOGIC;out4:OUT STD_LOGIC);END sop;ARCHITECTURE sop_arc OF sop ISBEGINout4<=(in1 AND in2 AND in3) OR (in4 AND in5 AND in6 ) OR (in7 AND in8 AND in9);END sop_arc;13.用VHDL设计3-8译码器解:源代码:LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;ENTITY decoder_3_to_8 ISPORT(a,b,c,g1,g2a,g2b:IN STD_LOGIC;y:OUT STD_LOGIC _VECTOR(7 downto 0));END decoder_3_to_8;ARCHITECTURE rt1 OF decoder_3_to_8 ISSIGNAL indata:STD_LOGIC _VECTOR(2 downto 0);BEGINindata<=c & b & a;PROCESS(indata,g1,g2a,g2b)BEGINIF(g1=′1′ AND g2a=′0′ AND g2b=′0′)THENCASE indata ISWHEN "000"=>y<="11111110";WHEN "001"=>y<="11111101";WHEN "010"=>y<="11111011";WHEN "011"=>y<="11110111";WHEN "100"=>y<="11101111";WHEN "101"=>y<="11011111";WHEN "110"=>y<="10111111";WHEN others=>y<="01111111";END CASE;ELSEy<="11111111";END IF;END PROCESS;END rt1;14.用VHDL设计七段显示译码器解:源代码:LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;ENTITY segment7 ISPORT(xin:IN STD_LOGIC _VECTOR(3 downto 0);lt,rbi:IN STD_LOGIC;yout:OUT STD_LOGIC _VECTOR(6 downto 0);birbo:INOUT STD_LOGIC);END segment7;ARCHITECTURE seg7448 OF segment7 ISSIGNAL sig_xin:STD_LOGIC _VECTOR(3 downto 0);BEGINsig_xin<=xin;PROCESS(sig_xin,lt,rbi,birbo)BEGINIF(birbo=′0′)THENyout<="0000000";ELSIF (lt=′0′)THENyout<="1111111";birbo<=′1′;ELSIF (rbi=′0′AND sig_xin="0000")THENyout<="0000000";birbo<=′0′;ELSIF (rbi=′1′ AND sig_xin="0000")THENyout<="1111110";birbo<=′1′;ELSEbirbo<=′1′;CASE sig_xin ISWHEN "0001"=>yout<="0110000";WHEN "0010"=>yout<="1101101";WHEN "0011"=>yout<="1111001";WHEN "0100"=>yout<="0110011";WHEN "0101"=>yout<="1011011";WHEN "0110"=>yout<="0011111";WHEN "0111"=>yout<="1110000";WHEN "1000"=>yout<="1111111";WHEN "1001"=>yout<="1110011";WHEN others=>yout<="0100011";END CASE;END IF;END PROCESS;END seg7448;15.用VHDL设计8/3优先编码器解:源代码:LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;ENTITY priorityencoder ISPORT(din:IN STD_LOGIC _VECTOR(7 downto 0);ei:IN STD_LOGIC;yout:OUT STD_LOGIC _VECTOR(2 downto 0);eo,gs:OUT STD_LOGIC);END priorityencoder;ARCHITECTURE cod74148 OF priorityencoder ISBEGINPROCESS(ei,din)BEGINIF(ei=′1′)THENyout<="111";eo<=′1′;gs<=′1′;ELSEIF(din(7)=′0′ ) THENyout<="000";eo<=′1′;gs<=′0′;ELSIF(din(6)=′0′ ) THENyout <="001";eo<=′1′;gs<=′0′;ELSIF(din(5)=′0′ ) THENyout<="010";eo<=′1′;gs<=′0′;ELSIF(din(4)=′0′ ) THENyout<="011";eo<=′1′;gs<=′0′;ELSIF(din(3)=′0′ ) THENyout<="100";eo<=′1′;gs<=′0′;ELSIF(din(2)=′0′ ) THENyout<="101";eo<=′1′;gs<=′0′;ELSIF(din(1)=′0′ ) THENyout<="110";eo<=′1′;gs<=′0′;ELSIF(din(0)=′0′ ) THENyout<="111";eo<=′1′;gs<=′0′;ELSIF(din="11111111") THENyout<="111";eo<=′0′;gs<=′1′;END IF;END IF;END PROCESS;END cod74148;16.用VHDL设计BCD码至二进制码转换器。
数字逻辑第5章习题参考解答

5.31 BUT门的可能定义是:“如果A1和B1为1,但A2或B2为0,则Y1为1;Y2的定义是对称的。
”写出真值表并找出BUT门输出的最小“积之和”表达式。
画出用“与非-与非”电路实现该表达式的逻辑图,假设只有未取反的输入可用。
你可以从74x00、04、10、20、30组件中选用门电路。
解:真值表如下利用卡诺图进行化简,可以得到最小积之和表达式为Y1=A1·B1·A2’+A1·B1·B2’Y2=A1’·A2·B2+B1’·A2·B2Y2采用74x04得到各反相器采用74x10得到3输入与非采用74x00得到2输入与非5.32做出练习题5.31定义的BUT 门的门级设计,要求以cmos 实现时使用的晶体管数目最少,可以从74x00、04、10、20、30组件中选用门电路.写出输出表达式(不一定是二级“积之和”)并画出逻辑图。
解:cmos 晶体管用量:反相器2个 2输入与非门4个 3输入与非门6个 为了尽量减少晶体管用量,可以采用下列表达式,以便实现器件的重复使用:F1=(A1·B1)·(A2’+B2’) =(A1·B1)·(A2·B2) ’= [(A1·B1)’+(A2·B2)’’]’F2=[(A2·B2)’+(A1·B1)’’]’电路图:晶体管用量:20只 (原设计中晶体管用量为40只)5.34已知函数,,,(3,7,11,12,13,14)W X Y Z F =∑,说明如何利用练习题5.31定义的单个BUT 门和单个二输入或门实现F.解:BUT 门输出采用最小项和的形式表达为()∑=2,2,1,114,13,121B A B A Y ,()∑=2,2,1,111,7,32B A B A Y将两个输出相或就可以得到要求实现的函数。
数字逻辑_习题五_答案

〈习题五〉作业参考答案5.5 给出逻辑电路图如图5.24所示,试分析该电路的逻辑功能,并给出逻辑功能的真值表。
1nnQ S RQ S R +⎧=+⎨•=⎩这是一个与由或非门构成的基本R-S 触发器功能一样的触发器。
5.7假设给出的主从J-K触发器的输入波形如图所示,并假设初始状态为0,试画出Q及Q端的波形。
解:5.8 写出图5.27所示的各触发器的次态方程。
答:1、1n nD QQ+==2、1n nD QQ+==3、11n n n n nn n n nTQ TQ Q Q Q Q Q QQ+=+=+=+=4、1000n n n nn n nTQ TQ Q Q Q QQ+=+=+=+=5、100n n nn n n n nJ Q KQ Q Q Q Q QQ+=+=+=+=6、10000n n n nn nJ Q KQ Q Q QQ+=+=+=+=5.9 有一触发器的电路结构如图5.28所示,试给出该触发器的状态转移真值表,写出其特征方程。
CJKQQ答:当CP=1时,电路不接受输入信号X ,1n n QQ +=。
当CP=0时,电路接收输入信号X ,1n Q X +=。
其状态转移真值表如下:画出卡诺图,进行化简。
由此可得其特征方程为:1n nQ CP X CP Q +=•+•。
5.13如何用T 触发器实现D 和J-K 触发器的逻辑功能,画出相应的逻辑电路图。
解: (1)作出D 触发器的状态转移真值表,再根据次态求出在实现D 触发器的前提下T 的输入,如下:0 1 1 0 1 0 1 1 111作卡诺图化简出Tn 可得:T=D ⊕画逻辑电路图如下:(2)作出J-K 触发器的状态转移真值表,再根据次态求出在实现J-K 触发器的前提下T 的输入,如下:画出T 关于J化简得到:T=n n KQ QJ +逻辑电路图如下:。
数字逻辑习题和解答 (5)

请设计一个带有异步清 0 和置 1 端的上升边沿触发的 T 触发器。 B5.5 请设计一个状态图如图 B5.5 所示的 Mealy 型状态机。 该状态机有 2 个输入信号:reset 和 X,1 个输出信号 Z。该状态机有 SA、SB、SC 和 SD 共 4 个状态。reset 为异步复位信号,当 reset 为“1”时,状态机复位到 SA 状态; 当 reset 为“0”时,状态机正常工作。
( = (XQ Q
n 2
n 0
) ( + X Q Q )⋅ Q + (X Q
n 2 n 0 n 1
n 0
) + XQ )⋅ Q
n 0
n 1
所以, J
n Q0n +1 = Q0
2
= X Q 1 Q 0 + X Q1n Q0n
n n
n
n
K 2 = X Q0n + XQ0n = X ⊕ Q0n
n K 1 = X Q0n + XQ0n = X ⊕ Q0
S CLK R 1S Q C1 1R Q
(a)
Q Q
CLK S
R
(b)
题 5.7 解:
CLK S R Q
图 P5.7
图 题解 5.7
5.9
图 P5.9 为由两个门控 RS 锁存器构成的某种主从结构触发器, 试分析该触发器逻辑功能, 要求: (1)列出特性表; (2)写出特性方程; (3)画出状态转换图; (4)画出状态转换图。
Q
Q1
1D C1 (a)
Q Q
Q2
C1 1K Q
X (b)
图 P5.11
题 5.11 解:
图 题解 5.11
数字逻辑与数字系统设计习题参考答案

2.3解:根据逻辑图可直接写出逻辑表达式:(a) F= ;(b) F=
解:设3个输入变量分别为A、B、C,输出为F,按题意,其中有奇数个为1,则输出F=1,因此可写出其逻辑表达式为F= 。根据逻辑表达式可绘制逻辑习题2.3图如下:
习题2.3图
2.4解:根据逻辑图可直接写出逻辑表达式:(a) F= ;(b) F=
2.5解:
(1)若A+B=A+C,则B=C
不正确。若A=1,B和C为不同值(如B=0,C=1或B=1,C=0),A+B=A+C仍然成立。
(2)若AB=BC,则A=C
不正确。若B=0,A和C为不同值,等式仍然成立。
(3)若1+A=B,则A+AB=B
1.6(1)(117)8=(1001111)2=(79)10
(2)(7456)8=(111100101110)2=(3886)10
(3)(23765.64)8=(10 0111 1111 0101.1101)2=(10229.8125)10
(4)(0.746)8=(0.11111)2=(0.96875)10
W=A+BD+BCX= Y= Z=
= = = =
根据化简并变换后的逻辑表达式可绘制逻辑习题4-12图所示下:
4.13解:
//4.6的VerilogHDL描述
module ex6(a,b,s,f);//
input a,b,s;
output f;
assign f=(s?b:a);
endmodule
- 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。
5.31BUT门的可能定义是:“如果A1和B1为1,但A2或B2为0,则Y1为1;Y2的定义是对称的。
”写出真值表并找出BUT门输出的最小“积之和”表达式。
画出用“与非-与非”电路实现该表达式的逻辑图,假设只有未取反的输入可用。
你可以从74x00、04、10、20、30组件中选用门电路。
解:真值表如下
利用卡诺图进行化简,可以得到最小积之和表达式为
Y1=A1·B1·A2’+A1·B1·B2’
Y2=A1’·A2·B2+B1’·A2·B2Y2
采用74x04得到各反相器
采用74x10得到3输入与非
采用74x00得到2输入与非
5.32做出练习题5.31定义的BUT 门的门级设计,要求以cmos 实现时使用的晶体管数目最少,可以从74x00、04、10、20、30组件中选用门电路.写出输出表达式(不一定是二级“积之和”)并画出逻辑图。
解:cmos 晶体管用量:反相器2个2输入与非门4个3输入与非门6个
为了尽量减少晶体管用量,可以采用下列表达式,以便实现器件的重复使用:
F1=(A1·B1)·(A2’+B2’)=(A1·B1)·(A2·B2)’=[(A1·B1)’+(A2·B2)’’]’
F2=[(A2·B2)’+(A1·B1)’’]’
电路图:
晶体管用量:20只(原设计中晶体管用量为40只)
5.34已知函数,,,(3,7,11,12,13,14)W X Y Z F =∑,说明如何利用练习题5.31定义的单个BUT 门和单个二输入或门实现F.
解:BUT 门输出采用最小项和的形式表达为
()∑=2,2,1,114,13,121B A B A Y ,()∑=2,2,1,111,7,32B A B A Y
将两个输出相或就可以得到要求实现的函数。
5.19指出用一块或多块74x138或74x139二进制译码器以及与非门,如何构建下面每个单输出或多输出的逻辑功能(提示:每个实现等效于一个最小项之和)。
解:a ),,(2,4,7)X Y Z F
=∑
b),,,,(3,4,5,6,7)(0,1,2)A B C A B C F ==∑
∏
c)
,,,,(1,3,5,6)(2,3,4,7)
W X Y W X Y F G ==∑∑
5.36假设要求设计一种新的组件:优化的十进制译码器,它只有十进制输入组合。
与取消6个输出的4-16译码器相比,怎样使这样的译码器价格降至最低?写出价格最低译码器的全部10个输出的逻辑等式。
假设输入和输出高电平有效且没有使能输入。
解:取消6个输出所对应的与非门,将6个输入组合作为无关项以化简其余输出的乘积项:设输入为:a,b,c,d ab
cd Y0=a’·b’·c’·d’Y1=a’·b’·c’·dY2=b’·c·d’Y3=b’·c·dY4=b·c’·d’ Y5=b·c’·dY6=b·c·d’Y7=b·c·dY8=a·c’·d’Y9=a·d 5.45设计10-4编码器,输入用10中取1码,输出用BCD 码。
解:简化真值表为:
Y3 Y2 Y1 Y0 Y3 Y2 Y1 Y0 0 0 0 0 0 5 0 1 0 1 1 0 0 0 1 6 0 1 1 0 2 0 0 1 0 7 0 1 1 1 3 0 0 1 1 8 1 0 0 0 4 0 1 1 1 9 1 0 0 1
Y2=I7+I6+I5+I4 Y1=I7+I6+I3+I2 Y0=I9+I7+I5+I3+I1
5.46只用4个8输入与非门画出16-4编码器的逻辑图。
在你的设计中,输入和输出的有效电平是什么?
解:Y3=I15+I14+I13+I12+I11+I10+I9+I8
Y2=I15+I14+I13+I12+I7+I6+I5+I4 Y1=I15+I14+I11+I10+I7+I6+I3+I2 Y0=I15+I13+I11+I9+I7+I5+I3+I1 输入和输出都采用高电平有效。
如果希望提高电路效率,可以采用输入低电平有效,设计函数如下: Y3=(I15·I14·I13·I12·I11·I10·I9·I8)’
Y2=(I15·I14·I13·I12·I7·I6·I5·I4)’
×
×
× × × ×
Y1=(I15·I14·I11·I10·I7·I6·I3·I2)’
Y0=(I15·I13·I11·I9·I7·I5·I3·I1)’
5.21图X5-21电路有什么可怕的错误?提出消除这个错误的方法。
解:该电路中两个2-4译码器同时使能,会导致2个3态门同时导通,导致逻辑电平冲突。
为解决这一问题,可将使能端分开,进行反相连接,各自使能,电路连接如下:(图略)
或采用多路复用器74X151实现该电路。
5.22利用表5-2和表5-3中有关74LS组件的信息,确定在图5-66所示的32-1多路复用电路中,从任何输入到任何输出的最大传播延迟。
你可以使用“最坏情况”分析方法。
解:图5-66所用器件及最大延迟为:
74X13938ns
74X15130ns(使能 Y’)
14X2015ns
最长路径应为:从74X139选择端到74X139输出,再进入74X151使能端到74X151Y’端,再通过74X20。
总延迟为83ns。
5.54设计适合于24引脚IC封装的3输入,5位多路复用器,写出真值表并画出逻辑图和逻辑符号。
解:设数据输入A(4..0),B(4..0),C(4..0),数据输出Y(4..0)选择端S1,S0
则Y=S1·S0·A+S1·S0’·B+S1’·S0·C
S1 S0 Y
0 0 X
0 1 C
1 0 B
1 1 A
逻辑符号:
5.55对于图X5-55所示CMOS电路实现的逻辑功能,写出真值表并画出逻辑图(电路包含3.7.1节介绍的传输门)。
S A B Z S A B Z
0 0 0 0 1 0 0 0
0 0 1 0 1 0 1 1
0 1 0 1 1 1 0 0
0 1 1 1 1 1 1 1
Z=AS’+BS为2选1多路器
逻辑图为:
补充习题:
1设计每次处理2位的相等比较器迭代单元,该单元有1个输出Y和5个输入C,A1,A0,B1,B0;当A与B不相等时输出为1,相等时输出与C相同;写出输出函数的最小积之和表达式。
解:Y=A1B1’+A1’B1+A0B0’+A0’B0+C
2设计每次处理2位的加法器迭代单元,该单元有3个输出S1,S0,CO,5个输
入CI ,A1,A0,B1,B0;S 为相加的本位和,CO 为向高位的进位,CI 为来自低位的进位;写出各输出函数的最小积之和表达式。
解:根据二进制运算规则,可写出卡诺图如下: A1A0CI=0CI=1 B1B000011110 00 01 11 10 分解化简:S0 CI=0CI=1 B1B0
S0=A0·B0’·CI’+A0’·B0·CI’+A0·B0·CI+A0’·B0’·CI 分解化简S1: A1A0
CI=0CI=1 B1B0
S1=A1’A0’B1CI’+A1’B1B0’CI’+A1B1’B0’CI’+A1A0’B1’CI’+A1’B1’B0CI+ +A1’A0B1’CI+A1A0B1CI+A1B1B0CI+A1’A0B1’B0+A1A0B1B0+A1’A0’B1B0’+ A1A0’B1’B0’
分解化简CO: CI=0CI=1 B1B0
CO=A1B1+A0B1C1+A1B0C1+A1A0C1+B1B0C1+A0B1B0+A1A0B0
3利用74x138和与非门设计全加器;写出各输出函数的最小项和表达式,画出电路连接图。
解:设输入变量为
X,Y,CIN,输出为S,COUT 则S=X·Y’·CIN’+X’·Y·CIN’+X’·Y’·CIN+X·Y·CIN=,,(1,2,4,7)X Y CIN ∑ COUT=X·Y+X·CIN+Y·CIN=,,(3,5,6,7)X Y CIN ∑
000 001 011 010 001 010 100 011 011 100 110 101 011 011 101 100 001 010 100 011 010 011 101 100 100 101 111 110 011 100 110 101 1 1 1 1 1 1
1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1。