基于Proteus的数字电路分析与设计第三章 门电路
合集下载
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
VC2(VB3) V=5
R4
130
T3
1
T1
0
D1 D2
VC1(VB2)
T2
V=0.0374221
D4
VC4
V=4.50137
VE2(VB4)
1
T4
V=9.50227e-09
R3
1k
3.2.2 TTL与非门（TTL NAND gate）
Vcc
R1
4k
VB1 V=0.775636
R2
1.6k
VC2(VB3) V=5
开启电压
输入特性曲线
IC(mA )
100A
放大区
80A 60A
40A
20A IB=0
3 6 9 12 UCE(V)
截止区
输出特性曲线
三、双极型三极管的基本开关电路
在数字电路中，三极管作为开关元件，主要工作在饱和 和截止两种开关状态，放大区只是极短暂的过渡状态。
四、双极型三极管的开关等效电路
(1) 截止状态
3.0 概述
门电路是实现逻辑运算的电子电路，与已经讲过的 逻辑运算相对应。常用的门电路在逻辑功能上有与门、 或门、非门、与非门、或非门、与或非门、异或门等。
正逻辑：高电平表示逻辑1、低电平表示逻辑0。 负逻辑：高电平表示逻辑0、低电平表示逻辑1。
获得高、低电平的基本方法：利用半导体开关元件的 导通、截止（即开、关）两种工作状态。
R4
130
T3
1
T1
1
D1 D2
VC1(VB2)
T2
V=1.63707
VE2(VB4) V=0.820699
D4
VC4
V=0.0179277
0
T4
R3
1k
TTL集成门电路的封装：
双列直插式
如：TTL门电路芯片（四2输入与非门，型号74LS00 )
电源VCC（+5V）
外形
地GND
管脚
74LS00内含4个2输入与非门， 74LS20内含2个4输入与非门。
输入级 倒相级 输出级
称为推拉式 电路或图腾 柱输出电路
1.输入为低电平（0.2V）时
不足以让 T2、T5导通
0.9V
三个PN结 导通需2.1V
T2、T5截止
1.输入为低电平（0.2V）时
vo
vo= 5－vR2－vbe4－vD2 ≈ 3.4V 输出高电平
2. 输入为高电平（3.4V）时
电位被嵌 在2.1V
3.1 三极管的基本开关电路
3.1.1 双极型三极管的开关特性
一、双极型三极管的结构
C 集电极
集电极 C
N
B
P
基极 N
C B
B
P N
基极 P
C B
E
E
发射极
E
E
发射极
NPN型三极管
PNP型三极管
二、双极型三极管的输入特性和输出特性
IB(A)
80
饱4
和
60
区3
40
2 20
0.4 0.8 UBE(V) 1
发射结反偏
1V
截止
全导通
vB1=VIH+VON=4.1V
T2、T5饱和导通
2. 输入为高电平（3.4V）时 vo =VCE5≈0.3V 输出低电平
可见，无论输入如何，T4和T5总是一管 导通而另一管截止。
这种推拉式工作方式，带负载能力很强。
1. 悬空的输入端相当于接高电平。
2. 为了防止干扰，一般应将悬空的 输入端接高电平。
二. Proteus仿真
Vcc
R4
R2
130
R1
1.6k
4k
VC2(VB3)
T3
V=5
VB1 V=0.793974
VC1(VB2)
0
T1
T2
V=0.0189791
D2
VC4 V=4.50137
VE2(VB4)
1
T4
V=9.50187e-09
D1
R3
1k
二. Proteus仿真
Vcc
R4
R2
130
1.6k
VC2(VB3) V=5
R4
130
T3
0
T1
1
D1 D2
VC1(VB2)
T2
V=0.0374221
D4
VC4
V=4.50137
VE2(VB4)
1
T4
V=9.50227e-09
R3
1k
3.2.2 TTL与非门（TTL NAND gate）
Vcc
R1
4k
VB1 V=0.794486
R2
1.6k
或非门
与或非门
74LS86
3.4 其它功能门电路
3.4.1 CMOS传输门
C和C＇是控制信号，当输入电压vI在0~VDD之间时： （1）当C = 0，C＇= 1时，T1和T2都不具备开启条件 而截止，输入与输出之间相当于开关断开一样，呈现 高阻状态（大于1kΩ，输出既不是1也不是0）。 （2）当C = 1，C＇= 0时，T1和T2至少有一个是导通 的，使vI与vO之间呈现低阻状态（小于1kΩ），传输 门导通。
❖ “非”运算关系实现一个逻辑电平值转 换为相反的逻辑电平值，即输入为1时，输 出为0；输入为0时，输出为1。因此，实现 “非”操作的门又被称作反相器。
表 1-4 “非”运算逻辑关系真值表
A
Y
0
1
1
0
3.2.2 TTL与非门（TTL NAND gate）
Vcc
R1
4k
VB1 V=0.794486
R2
集 成 门
双极型
Integrated Circuit , TTL) ECL
电
PMOS
路 MOS型（Metal-Oxide-
NMOS
Semiconductor，MOS）
CMOS
TTL — 晶体管-晶体管逻辑集成电路 MOS — 金属氧化物半导体场效应管集成电路
3.2.1 TTL反相器
一、TTL反相器的电路结构和工作原理
R4
130
T3
0
T1
0
D1 D2
VC1(VB2)
T2
V=0.0184557
D4
VC4
V=4.50137
VE2(VB4)
1
T4
V=9.50186e-09
R3
1k
3.2.2 TTL与非门（TTL NAND gate）
Vcc
R1
4k
VB1 V=2.38238
R2
1.6k
VC2(VB3) V=0.856931
R1
1.6k
4k
VC2(VB3)
T3
V=0.856948
VB1 V=2.39998
VC1(VB2)
1
T1
T2
V=1.63691
D2
VC4 V=0.0179277
VE2(VB4)
0
T4
V=0.820625
D1
R3
1k
❖ 1.“与”运算（AND operation）
ቤተ መጻሕፍቲ ባይዱ
表1-2 “与”运算逻辑关系真值表
A
BY
0
0
0
0
1
0
1
0
0
1
1
1
❖ 2.“或”运算（OR operation） “或”运算关系的描述为：当所有输入都为低电 平（0）时，输出为低电平（0）；当任何一个输 入为高电平（1）时，输出为高电平（1）。
表 1-3 “或”运算逻辑关系真值表
A
B
Y
0
0
0
0
1
1
1
0
1
1
1
1
❖ 3.“非”运算（NOT operation）
条件：发射结反偏 特点：电流约为0
开关等效电路
(2)饱和状态 条件：发射结正偏，集电结正偏 特点：UBES=0.7V，UCES=0.3V/硅
五、双极型三极管的动态开关特性
ui
uo +Vcc
t
t 0.3V
3.2 TTL门电路工作原理
TTL (Transistor-Transistor Logic
R4
130
T3
1
T1
0
D1 D2
VC1(VB2)
T2
V=0.0374221
D4
VC4
V=4.50137
VE2(VB4)
1
T4
V=9.50227e-09
R3
1k
3.2.2 TTL与非门（TTL NAND gate）
Vcc
R1
4k
VB1 V=0.775636
R2
1.6k
VC2(VB3) V=5
开启电压
输入特性曲线
IC(mA )
100A
放大区
80A 60A
40A
20A IB=0
3 6 9 12 UCE(V)
截止区
输出特性曲线
三、双极型三极管的基本开关电路
在数字电路中，三极管作为开关元件，主要工作在饱和 和截止两种开关状态，放大区只是极短暂的过渡状态。
四、双极型三极管的开关等效电路
(1) 截止状态
3.0 概述
门电路是实现逻辑运算的电子电路，与已经讲过的 逻辑运算相对应。常用的门电路在逻辑功能上有与门、 或门、非门、与非门、或非门、与或非门、异或门等。
正逻辑：高电平表示逻辑1、低电平表示逻辑0。 负逻辑：高电平表示逻辑0、低电平表示逻辑1。
获得高、低电平的基本方法：利用半导体开关元件的 导通、截止（即开、关）两种工作状态。
R4
130
T3
1
T1
1
D1 D2
VC1(VB2)
T2
V=1.63707
VE2(VB4) V=0.820699
D4
VC4
V=0.0179277
0
T4
R3
1k
TTL集成门电路的封装：
双列直插式
如：TTL门电路芯片（四2输入与非门，型号74LS00 )
电源VCC（+5V）
外形
地GND
管脚
74LS00内含4个2输入与非门， 74LS20内含2个4输入与非门。
输入级 倒相级 输出级
称为推拉式 电路或图腾 柱输出电路
1.输入为低电平（0.2V）时
不足以让 T2、T5导通
0.9V
三个PN结 导通需2.1V
T2、T5截止
1.输入为低电平（0.2V）时
vo
vo= 5－vR2－vbe4－vD2 ≈ 3.4V 输出高电平
2. 输入为高电平（3.4V）时
电位被嵌 在2.1V
3.1 三极管的基本开关电路
3.1.1 双极型三极管的开关特性
一、双极型三极管的结构
C 集电极
集电极 C
N
B
P
基极 N
C B
B
P N
基极 P
C B
E
E
发射极
E
E
发射极
NPN型三极管
PNP型三极管
二、双极型三极管的输入特性和输出特性
IB(A)
80
饱4
和
60
区3
40
2 20
0.4 0.8 UBE(V) 1
发射结反偏
1V
截止
全导通
vB1=VIH+VON=4.1V
T2、T5饱和导通
2. 输入为高电平（3.4V）时 vo =VCE5≈0.3V 输出低电平
可见，无论输入如何，T4和T5总是一管 导通而另一管截止。
这种推拉式工作方式，带负载能力很强。
1. 悬空的输入端相当于接高电平。
2. 为了防止干扰，一般应将悬空的 输入端接高电平。
二. Proteus仿真
Vcc
R4
R2
130
R1
1.6k
4k
VC2(VB3)
T3
V=5
VB1 V=0.793974
VC1(VB2)
0
T1
T2
V=0.0189791
D2
VC4 V=4.50137
VE2(VB4)
1
T4
V=9.50187e-09
D1
R3
1k
二. Proteus仿真
Vcc
R4
R2
130
1.6k
VC2(VB3) V=5
R4
130
T3
0
T1
1
D1 D2
VC1(VB2)
T2
V=0.0374221
D4
VC4
V=4.50137
VE2(VB4)
1
T4
V=9.50227e-09
R3
1k
3.2.2 TTL与非门（TTL NAND gate）
Vcc
R1
4k
VB1 V=0.794486
R2
1.6k
或非门
与或非门
74LS86
3.4 其它功能门电路
3.4.1 CMOS传输门
C和C＇是控制信号，当输入电压vI在0~VDD之间时： （1）当C = 0，C＇= 1时，T1和T2都不具备开启条件 而截止，输入与输出之间相当于开关断开一样，呈现 高阻状态（大于1kΩ，输出既不是1也不是0）。 （2）当C = 1，C＇= 0时，T1和T2至少有一个是导通 的，使vI与vO之间呈现低阻状态（小于1kΩ），传输 门导通。
❖ “非”运算关系实现一个逻辑电平值转 换为相反的逻辑电平值，即输入为1时，输 出为0；输入为0时，输出为1。因此，实现 “非”操作的门又被称作反相器。
表 1-4 “非”运算逻辑关系真值表
A
Y
0
1
1
0
3.2.2 TTL与非门（TTL NAND gate）
Vcc
R1
4k
VB1 V=0.794486
R2
集 成 门
双极型
Integrated Circuit , TTL) ECL
电
PMOS
路 MOS型（Metal-Oxide-
NMOS
Semiconductor，MOS）
CMOS
TTL — 晶体管-晶体管逻辑集成电路 MOS — 金属氧化物半导体场效应管集成电路
3.2.1 TTL反相器
一、TTL反相器的电路结构和工作原理
R4
130
T3
0
T1
0
D1 D2
VC1(VB2)
T2
V=0.0184557
D4
VC4
V=4.50137
VE2(VB4)
1
T4
V=9.50186e-09
R3
1k
3.2.2 TTL与非门（TTL NAND gate）
Vcc
R1
4k
VB1 V=2.38238
R2
1.6k
VC2(VB3) V=0.856931
R1
1.6k
4k
VC2(VB3)
T3
V=0.856948
VB1 V=2.39998
VC1(VB2)
1
T1
T2
V=1.63691
D2
VC4 V=0.0179277
VE2(VB4)
0
T4
V=0.820625
D1
R3
1k
❖ 1.“与”运算（AND operation）
ቤተ መጻሕፍቲ ባይዱ
表1-2 “与”运算逻辑关系真值表
A
BY
0
0
0
0
1
0
1
0
0
1
1
1
❖ 2.“或”运算（OR operation） “或”运算关系的描述为：当所有输入都为低电 平（0）时，输出为低电平（0）；当任何一个输 入为高电平（1）时，输出为高电平（1）。
表 1-3 “或”运算逻辑关系真值表
A
B
Y
0
0
0
0
1
1
1
0
1
1
1
1
❖ 3.“非”运算（NOT operation）
条件：发射结反偏 特点：电流约为0
开关等效电路
(2)饱和状态 条件：发射结正偏，集电结正偏 特点：UBES=0.7V，UCES=0.3V/硅
五、双极型三极管的动态开关特性
ui
uo +Vcc
t
t 0.3V
3.2 TTL门电路工作原理
TTL (Transistor-Transistor Logic