数字心率计的FPGA设计与实现

收稿日期:2009-08-06 修回日期:2009-12-11

第27卷 第8期

计 算 机 仿 真

2010年8月

文章编号:1006-9348(2010)08-0363-05

数字心率计的FPGA 设计与实现

付 扬,李 静

(北京工商大学计算机与信息工程学院,北京100048)

摘要:数字心率计的测量准确度和性价比是衡量其性能的重要指标,为提高其性能指标,首先设计了高精度的模拟电路,抑制了心率信号采集处理过程中的干扰,得到了明显突出的脉冲心率信号。然后重点设计了基于先进FPGA 技术的数字系统,设计中采用了有效方法,解决了瞬时心率计算如何节省FPGA 资源的难题,实现了FPGA 优化设计。通过对心率计的综合仿真,验证了系统设计的有效性和可行性,成功地用到了FPGA 芯片中。心率计的设计实现了瞬时心率、平均心率的测量。经仿真证明,各种心率状态显示和报警等。为数字心率计FPGA 的设计提供了技术依据,降低了成本和功耗,具有高性价比,符合功能要求。

关键词:仿真;心率计;瞬时心率;平均心率;现场可编程门阵列;硬件描述语言中图分类号:TN47 文献标识码:B

FPGA D esi gn and I m ple m entation of D i gital H eart -rate M eter

F U Yang ,LI Jing

(Co llege o f In f o r m ati on Eng ineer i ng,Beiji ng T echno logy and Bus i ness U niversity ,Be ijing 100048,Ch i na)AB STRACT :In o rder to i m prove the m easurem ent accuracy and co st perfor m ance rati o of dig ital heart-ra te m eter ,firstl y,h i gh-prec i s i on ana l og circu it i s desi gned to obta i n the heart rate pulse signa l by i nhi b iti ng t he si gnal i nterfer ence i n the acqu isiti on and processi ng .A nd t hen d i g ital sy stem is desi gned w ith e m phasis based on advanced FPGA techno logy .T he e ffecti v e w ay is stud i ed for the instantaneous heart rate ca l culation to solve the prob l em o f FPGA re sources sav i ng ,and opti m a l desi gn o f the FPGA i s achieved .F i na lly ,co m prehensi v e s i m u l a tion de m onstrates t he ef fecti veness and feas i bility of t he design .It i s s uccessfull y down l oaded to FPGA chip .The heart-ra te m eter ach i eves the m easurement and dig ital sho w o f i nstantaneous and average heart rate ,variety status d i sp l ay and a l a r m functi ons o f hea rt rate .T he FPGA desi gn of d i g ita l hea rt-ra te m e ter i s techno l ogy advanced ,m eas u re m ent is accuracy,the co st and pow er consu m pti on i s reduced and cost perfor m ance ratio i s h i gh .

K EYWORDS :S i m u l a tion ;H eart-ra te m ete r ;Instantaneous heart ra te ;A verage heart ra te ;F ield progra mm able gate array(FPGA );H ard w are descr i ption language(VHDL );

1 引言

心率是极为重要的生理参数之一,迅速准确测量心率是对现代医疗监测仪器的要求。在心率计设计中,模拟电路采用了具有高灵敏度的CS0073压电式脉搏传感器来获取脉搏信号,通过对脉搏信号的多级放大、各种滤波、整形等处理,实现了采集脉冲信号的高精度。数字系统采用先进的FPGA 技术,并在设计中实现了优化。

应用FPGA 技术设计的数字心率计与其它数字心率计相比,其性能有了很大的提高,主要体现两个方面的优势:其

一FPGA 设计使原来数字心率计电路板级产品集成为芯片

级产品,集成度高,内部程序并行运行,速度快,功耗和成本降低;其二是FPGA 技术具有灵活的VHDL 软件编程,不但准确描述其数字逻辑,保证数字系统的一致性和准确性,而且VHDL 语言在设计思想及描述方法方面可实现对FPGA 的优化设计。在本设计中,对各模块灵活地运用了VHDL 语句,特别是对心率计算模块的VHDL 描述方法进行探索和研究,大大节省了FPGA 的资源,降低了功耗,实现通过驾御软件语句来控制硬件构成的能力,优化了电路设计。

本文介绍了心率计功能、信号采集处理的模拟电路设计,重点介绍了数字系统的FPGA 设计,即在Q uartus 软件下,心率计数字系统各部分VHDL 模块的功能描述,详细介

绍了瞬时心率计算模块的优化设计和仿真,最后给出了系统

363