11第11章 触发器及时序逻辑电路
合集下载
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
触发器的特点：有记忆功能的逻辑部件。输出状态不只与现时 的输入有关，还与原来的输出状态有关。
触发器的分类：
按功能分：有RS 触发器、D 型触发器、 JK触发器、T 型等；
按触发方式划分：有电平触发方式、主从 触发方式和边沿触发方式 。
4
常用“专业术语”介绍 清零：使 RD= 0，输出端Q置0 预置：使 SD = 0，输出端Q置1。
16
5. 时序图（初态＝0）
t1 t2 t3
t4 t5
CP S
R Q 保持 置1 保持 置0 保持
t6 t7 t8
1）CP=0时 保持 2）CP=1时 基本RS 同时消失
置0
Q
不定状态出现在： （1）时钟有效（CP=1）时，两个输入有效后同时转换为无效； （2）两个输入有效，时钟由有效转换为无效。
1. 电路结构和逻辑符号
Q
Q
2. 工作原理和功能的表示方法 （1）特性表
1
1
QQ SD RD
SD RD Qn 000 001 010 011 100 101 110 111
Qn+1
0 1 0 0 1 1 X X
功能 保持 置0 置1 不确定
RD
SD
（2）特性方程
SDRD 00 01 11 10
Qn 0 0
2. 触发器的输出在何时变化？
上升沿触发还是下降沿触发？ 3. 触发器的初始状态如何设定？
QQ
RD K C J SD
直接置位端和直接复位端。
不需要掌握触发器的内部电路结构和原理。
3
概述
触发器的功能：形象地说， 它具有“一触即发”的功能。 在输入信号的作用下，它能够从一种稳态 ( 0 或 1 )转 变到另一种稳态 ( 1 或 0 )。
0 φφ
保持
1 00
保持
1 01 1 0
1 10 0 1
1 1 1 不确定
3.简化的功能表 11.1
R
S
Qn+1
0
0
Qn
0
1
1
1
0
0
1
1 不确定
Qn+1 为新状态， Qn 为原状态
4.
逻
Q
Q
辑 RD R C S SD 符
号
总结：基本触发器的功能表
RD SD
QQ
1 1 保持原状态
01
01
10
10
0 0 不定状态
第11章 触发器及时序逻辑电路
龚淑秋 制作
1
第11章 触发器及时序逻辑电路
11.1 RS触发器 11.2 JK触发器 11.3 D触发器 11.4 触发器功能的转换 11.5 寄存器 11.6 计数器 11.7 集成计数器
2
学完本章应掌握以下问题：
1. 触发器的输出随输入如何变化？
牢记 R-S、 JK 、D 及T 和T触发器的真值表。 逻辑符号
功能 保持 置0 置1 不确定
（4）时序图（初态＝0）
t0来自百度文库t1
t2
t4
t5
SD
RD
初态0 Q
Q
Q
Q
1
1
RD
SD
13
11.1 RS触发器
二、同步RS 触发器
1. 电路平结构时常 直接清零为端 1
置位端的处理
Q a
RD
直接清零端
c
Q b
SD
11.1
输出端 平时常
为1
d
直接置位端
QQ RD R C S SD
（约束条件）
110
0
7. 时序图（初态＝0）
111
1
t0 t1 t2 t3
t4
t5
SD
RD
初态0 Q
置1 保持 置0 Q
不定 不定
6. 状态转换图
SDRD=01 SDRD=1X
SDRD=X1
0
1
SDRD=10
Q
Q
&
&
SD
RD
电路结构
不定状态出现在：两个输 入有效后同时变为无效
11
一、基本 RS 触发器（或非门构成）
R
S
CP
输入端
“ 同步 ”的含义：RS 触发器的动作与时钟CP同步
。
14
2. 工作原理
CP=0时
CP=1时 11.1
Q
& a
1
RD 1 & c
Q
& b
1
1 SD &
d
Q
& a
1
RD R
& c
Q
& b
1
S
SD
& d
R
CP 0
S
触发器保持原态
R
CP 1
S
15
3.同步RS 触发器的功能表
CP R S Q Q
Q1 Q0
1 RD
01
SD 1
输出保持原状态：
Q0 Q1
9
2. 工作原理
11.1
输入RD=0, SD=0时
Q1
1Q
&
&
a
b
0 RD
SD 0
输出：全是1
3.基本触发器的功能表
RD SD
11 01 10 00
QQ
保持原状态 01 10
不定状态
4. 逻辑符号
QQ
注意：当RD、SD同时由0变为1时， 翻转快的门输出变为0，另一个不 得翻转。因此，该状态为不定状 态。
RD
SD
两个输入端
Q=0
“0”
态
Q=1
正是由于引入反馈，才使电路
Q=1 “1”
具有记忆功能 !
态
Q=0 #
6
2. 工作原理
输入RD=0, SD=1时
若原状态为“0” 态：
Q1 1
& a
Q=0
Q=1
0Q 0 &
b
0 RD 0
1 SD 1
Q=0
输出仍保持“0”
态：
Q=1
置“0”！
若原态为“1” 态：
Q0 1
0 SD 0
输出变为：Q 1 Q 0
1 RD 1
0 SD 0
输出保持：Q 1 Q 0
8
2. 工作原理
输入RD=1, SD=1时
若原状态：Q 1 Q 0
11.1 保持！
若原状态：Q 0 Q 1
Q0 0
& a
1Q 1
& b
Q1 1
& a
0Q 0 &
b
1 RD 1 0 SD 1 输出保持原状态：
复位端 RD S D 置位端
逻辑符号
10
5. 特性方程
真值表(特性表)
SDRD 00 01 11 10
Qn 0 X
1
0
0
SD RD Qn 000
Qn+1 X
1X 1 1 0
001
X
Qn1 SD RD Qn
010
1
011
1
SD R D 1或SD RD 0
100 101
0 0
QQ RD K C J SD
数据锁定： 触发器的输出状态固定不变， 这就称作“数据锁定”。它相 当于“保持”功能。
5
11.1 RS触发器
一、基本 RS 触发器（与非门构成）
1. 电路结构
反馈 反馈 两个输出端
Q
Q
输入有4 种情况：
RD SD
00 01 10
&
G1
&
G2
11 输出Q和Q互为相反逻辑
所以只有两种状态：
0
X
1
11 0 X 1
Qn1 SD RD Qn SD RD （0 约束条件）
12
（3）状态转换图
SDRD=10 SDRD=0X
SDRD=X0
0
1
SDRD=01
（1）特性表
SD RD Qn 000 001 010 011 100 101 110 111
Qn+1
0 1 0 0 1 1 X X
& a
11.1
Q=1 Q=0
1Q 0 &
b
0 RD 1
输出变为“0” 态：
见仿真分析
1 SD1
Q=0 Q=1
#7
2. 工作原理
输入RD=1, SD=0时 若原状态： Q 0 Q 1
11.1 置“1” ！ 若原状态：Q 1 Q 0
Q1 0
& a
0Q 1
& b
0
Q
0
& a
1
Q
1
& b
1 RD 1
触发器的分类：
按功能分：有RS 触发器、D 型触发器、 JK触发器、T 型等；
按触发方式划分：有电平触发方式、主从 触发方式和边沿触发方式 。
4
常用“专业术语”介绍 清零：使 RD= 0，输出端Q置0 预置：使 SD = 0，输出端Q置1。
16
5. 时序图（初态＝0）
t1 t2 t3
t4 t5
CP S
R Q 保持 置1 保持 置0 保持
t6 t7 t8
1）CP=0时 保持 2）CP=1时 基本RS 同时消失
置0
Q
不定状态出现在： （1）时钟有效（CP=1）时，两个输入有效后同时转换为无效； （2）两个输入有效，时钟由有效转换为无效。
1. 电路结构和逻辑符号
Q
Q
2. 工作原理和功能的表示方法 （1）特性表
1
1
QQ SD RD
SD RD Qn 000 001 010 011 100 101 110 111
Qn+1
0 1 0 0 1 1 X X
功能 保持 置0 置1 不确定
RD
SD
（2）特性方程
SDRD 00 01 11 10
Qn 0 0
2. 触发器的输出在何时变化？
上升沿触发还是下降沿触发？ 3. 触发器的初始状态如何设定？
RD K C J SD
直接置位端和直接复位端。
不需要掌握触发器的内部电路结构和原理。
3
概述
触发器的功能：形象地说， 它具有“一触即发”的功能。 在输入信号的作用下，它能够从一种稳态 ( 0 或 1 )转 变到另一种稳态 ( 1 或 0 )。
0 φφ
保持
1 00
保持
1 01 1 0
1 10 0 1
1 1 1 不确定
3.简化的功能表 11.1
R
S
Qn+1
0
0
Qn
0
1
1
1
0
0
1
1 不确定
Qn+1 为新状态， Qn 为原状态
4.
逻
Q
Q
辑 RD R C S SD 符
号
总结：基本触发器的功能表
RD SD
1 1 保持原状态
01
01
10
10
0 0 不定状态
第11章 触发器及时序逻辑电路
龚淑秋 制作
1
第11章 触发器及时序逻辑电路
11.1 RS触发器 11.2 JK触发器 11.3 D触发器 11.4 触发器功能的转换 11.5 寄存器 11.6 计数器 11.7 集成计数器
2
学完本章应掌握以下问题：
1. 触发器的输出随输入如何变化？
牢记 R-S、 JK 、D 及T 和T触发器的真值表。 逻辑符号
功能 保持 置0 置1 不确定
（4）时序图（初态＝0）
t0来自百度文库t1
t2
t4
t5
SD
RD
初态0 Q
Q
Q
Q
1
1
RD
SD
13
11.1 RS触发器
二、同步RS 触发器
1. 电路平结构时常 直接清零为端 1
置位端的处理
Q a
RD
直接清零端
c
Q b
SD
11.1
输出端 平时常
为1
d
直接置位端
QQ RD R C S SD
（约束条件）
110
0
7. 时序图（初态＝0）
111
1
t0 t1 t2 t3
t4
t5
SD
RD
初态0 Q
置1 保持 置0 Q
不定 不定
6. 状态转换图
SDRD=01 SDRD=1X
SDRD=X1
0
1
SDRD=10
Q
Q
&
&
SD
RD
电路结构
不定状态出现在：两个输 入有效后同时变为无效
11
一、基本 RS 触发器（或非门构成）
R
S
CP
输入端
“ 同步 ”的含义：RS 触发器的动作与时钟CP同步
。
14
2. 工作原理
CP=0时
CP=1时 11.1
Q
& a
1
RD 1 & c
Q
& b
1
1 SD &
d
Q
& a
1
RD R
& c
Q
& b
1
S
SD
& d
R
CP 0
S
触发器保持原态
R
CP 1
S
15
3.同步RS 触发器的功能表
CP R S Q Q
Q1 Q0
1 RD
01
SD 1
输出保持原状态：
Q0 Q1
9
2. 工作原理
11.1
输入RD=0, SD=0时
Q1
1Q
&
&
a
b
0 RD
SD 0
输出：全是1
3.基本触发器的功能表
RD SD
11 01 10 00
保持原状态 01 10
不定状态
4. 逻辑符号
注意：当RD、SD同时由0变为1时， 翻转快的门输出变为0，另一个不 得翻转。因此，该状态为不定状 态。
RD
SD
两个输入端
Q=0
“0”
态
Q=1
正是由于引入反馈，才使电路
Q=1 “1”
具有记忆功能 !
态
Q=0 #
6
2. 工作原理
输入RD=0, SD=1时
若原状态为“0” 态：
Q1 1
& a
Q=0
Q=1
0Q 0 &
b
0 RD 0
1 SD 1
Q=0
输出仍保持“0”
态：
Q=1
置“0”！
若原态为“1” 态：
Q0 1
0 SD 0
输出变为：Q 1 Q 0
1 RD 1
0 SD 0
输出保持：Q 1 Q 0
8
2. 工作原理
输入RD=1, SD=1时
若原状态：Q 1 Q 0
11.1 保持！
若原状态：Q 0 Q 1
Q0 0
& a
1Q 1
& b
Q1 1
& a
0Q 0 &
b
1 RD 1 0 SD 1 输出保持原状态：
复位端 RD S D 置位端
逻辑符号
10
5. 特性方程
真值表(特性表)
SDRD 00 01 11 10
Qn 0 X
1
0
0
SD RD Qn 000
Qn+1 X
1X 1 1 0
001
X
Qn1 SD RD Qn
010
1
011
1
SD R D 1或SD RD 0
100 101
0 0
QQ RD K C J SD
数据锁定： 触发器的输出状态固定不变， 这就称作“数据锁定”。它相 当于“保持”功能。
5
11.1 RS触发器
一、基本 RS 触发器（与非门构成）
1. 电路结构
反馈 反馈 两个输出端
Q
Q
输入有4 种情况：
RD SD
00 01 10
&
G1
&
G2
11 输出Q和Q互为相反逻辑
所以只有两种状态：
0
X
1
11 0 X 1
Qn1 SD RD Qn SD RD （0 约束条件）
12
（3）状态转换图
SDRD=10 SDRD=0X
SDRD=X0
0
1
SDRD=01
（1）特性表
SD RD Qn 000 001 010 011 100 101 110 111
Qn+1
0 1 0 0 1 1 X X
& a
11.1
Q=1 Q=0
1Q 0 &
b
0 RD 1
输出变为“0” 态：
见仿真分析
1 SD1
Q=0 Q=1
#7
2. 工作原理
输入RD=1, SD=0时 若原状态： Q 0 Q 1
11.1 置“1” ！ 若原状态：Q 1 Q 0
Q1 0
& a
0Q 1
& b
0
Q
0
& a
1
Q
1
& b
1 RD 1