组成第六讲--运算器
合集下载
组成原理实验课件--运算器
31
教学机运算器控制信号汇总
数据组合（ I2 I1 I0 ）
3位
功能代码（ I5 I4 I3 ）
3位
结果处理（ I8 I7 I6 ）
3位
A口地址
4位
B口地址
4位
状态寄存器接收信号（SST） 3位
移位控制信号（SSH）
和最低位进位控制信号（SCI） 3位
23位
32
16 位运算器的完整组成
SST
C
Z
其输出为 F，两路输 入为 S、R，最低位 进位Cn，4个状态输 出信号如图所示
12
B锁存器 A锁存器
B 16个 A A口地址 通用寄存器 B口地址 （写入）
三选一
RAM3
RAM0
也可称为移位器
该寄存器组的写入，只能用B 地址实现，写入数 据是ALU的输出经三选一门（移位器）送到寄存 器组的输入端。移位器可执行直送、左移一位、 右移一位的操作，使加减等运算和移位操作可在 同一操作步骤中完成。
片间高A速m进29位02用 Am2902
Cin
Cn+z Cn+y Cn+x
Y7~4
/G
/P
Y3~0
Am2901
Am2901
低位
RAM0
Am2901
Q0
D11~8
D7~4
D3~0
22
Am2901完成功能需要的控制信号
数据组合（ I2 I1 I0 ） 功能代码（ I5 I4 I3 ） 结果处理（ I8 I7 I6 ） A口地址 B口地址 最低位进位控制信号（SCI） 移位控制信号（SSH） 状态寄存器接收信号（SST）
V
S
1
0
组成原理课件 - 计算机中的逻辑部件和运算器
二、N位加法器 完成两个二进制数A=Xn-1Xn-2……X1X0和B=Yn-1……Y1Y0 相加，求得和Fn=Fn-1Fn-2……F1F0的器件。 1、串行加法器 在串行加法器中，只有一个全加器，数据逐位串行送入加法器 进行运算。
0 1 C FA
A 0 1
0 1
B 0 1
0 1
计数器
CLK
A、B是两个具有移位功能的n 位寄存器，用来存放已知的被加 数和加数，FA是一个全加器，C用来保存进位信号的触发器，其初 始值为0。CLK为时钟，每一节拍完成的工作是，A、B最低位送FA， 与上次进位相加。本次运算的结果送A寄存器的最高位，进位送触发 器C，同时A、B右移一位。CLK的作用下，减1，当计数器为0时，加 法运算结束，在A寄存器中得到两数之和。
一、ALU 电路
Ai Bi
F3
F2
F1
F0
S3 S2 S1 S0 M
ALU
Fi
Cn+4 A=B G . . . Ki . P . .
SN74181 4位ALU
A3 A2 A1 A0 C-1 B3~B0和A3~A0是两个操作数，F3~F0是输出结果。C –1 是最低 位的进位，Cn+4是SN74181向高位的进位；P、G可供先行（跳跃） 进位使用。M用于区别是算术运算还是逻辑运算，S3~S0可产生16 种不同的运算。 SN74181算术运算是用补码实现的，其中减数的反码是内部电路 形成的，而末位加1是通过C-1=0来实现的（C-1输入端前有一反相器） ALU为组合逻辑电路，在应用ALU时两个输入端口A和B必须与锁存器 相连，而且在运算过程中锁存器的内容是不变的，其输出必须送到寄 存器中保存。
a行波进位b组内行波进行组间先行进位c组内先行进位组间先行进位d组内先行进位组间行波进位3使用74181构成一个16位的alu需要使用d164加法器采用先行进位的目的是a提高加法器的速度b产生进位信号c优化加法器结构d增强加法器的功能5串行运算器是一种最简单的运算器其运算规则是按时间先后次序a由低位到高位逐位运算b由高位到低位逐位运算c由低位到高位先行进位运算d由高位到低位先行借位运算三简答题1试述先行进位解决的问题及基本思想2串行加法器和并行加法器有何不同
《计算机组成原理》运算器实验报告
一. 实验目的及要求(1) 了解运算器的组成结构。
(2) 掌握运算器的工作原理。
二. 实验模块及实验原理本实验的原理如图1-1-1所示。
运算器内部含有三个独立运算部件，分别为算术、逻辑和移位运算部件，要处理的数据存于暂存器A 和暂存器B ，三个部件同时接受来自 A 和B 的数据（有些处理器体系结构把移位运算器放于算术和逻辑运算部件之前，如ARM），各部件对操作数进行何种运算由控制信号 S3…S0和CN来决定，任何时候，多路选择开关只选择三部件中一个部件的结果作为 ALU的输出。
如果是影响进位的运算，还将置进位标志 FC，在运算结果输出前，置 ALU零标志。
ALU中所有模块集成在一片CPLD 中。
逻辑运算部件由逻辑门构成，较为简单，而后面又有专门的算术运算部件设计实验，在此对这两个部件不再赘述。
移位运算采用的是桶形移位器，一般采用交叉开关矩阵来实现，交叉开关的原理如图1-1-2所示。
图中显示的是一个 4X4 的矩阵（系统中是一个 8X8 的矩阵）。
每一个输入都通过开关与一个输出相连，把沿对角线的开关导通，就可实现移位功能，即：(1) 对于逻辑左移或逻辑右移功能，将一条对角线的开关导通，这将所有的输入位与所使用的输出分别相连, 而没有同任何输入相连的则输出连接0 。
(2) 对于循环右移功能，右移对角线同互补的左移对角线一起激活。
例如，在4 位矩阵中使用‘右1 ’和‘左 3 ’对角线来实现右循环 1 位。
(3) 对于未连接的输出位，移位时使用符号扩展或是 0 填充，具体由相应的指令控制。
使用另外的逻辑进行移位总量译码和符号判别。
运算器部件由一片CPLD 实现。
ALU的输入和输出通过三态门74LS245 连到CPU 内总线上，另外还有指示灯标明进位标志FC和零标志FZ。
请注意：实验箱上凡丝印标注有马蹄形标记‘’，表示这两根排针之间是连通的。
图中除 T4和CLR ，其余信号均来自于 ALU单元的排线座，实验箱中所有单元的T1、T2、T3、T4都连接至控制总线单元的 T1、T2、T3、T4，CLR 都连接至 CON单元的CLR 按钮。
运算器
运算器左右移位是运算器的基本操作。在有符号的数中，符号不动而只移数据位，称为算术移位。若数据连 同符号的所有位一齐移动，称为逻辑移位。若将数据的最高位与最低位链接进行逻辑移位，称为循环移位。
运算器的逻辑操作可将两个数据按位进行与、或、异或，以及将一个数据的各位求非。有的运算器还能进行 二值代码的16种逻辑操作。
运算器是计算机中处理数据的功能部件。对数据处理主要包括数据的算术运算和逻辑数据的逻辑操作。因此, 实现对数据的算术与逻辑运算是运算器的核心功能。
基本理论
数据 操作
运算方法 结构
运算器运算器的处理对象是数据，所以数据长度和计算机数据表示方法，对运算器的性能影响极大。70年代 微处理器常以1个、4个、8个、16个二进制位作为处理数据的基本单位。大多数通用计算机则以16、32、64位作 为运算器处理数据的长度。能对一个数据的所有位同时进行处理的运算器称为并行运算器。如果一次只处理一位， 则称为串行运算器。有的运算器一次可处理几位 （通常为6或8位），一个完整的数据分成若干段进行计算，称 为串/并行运算器。运算器往往只处理一种长度的数据。有的也能处理几种不同长度的数据，如半字长运算、双倍 字长运算、四倍字长运算等。有的数据长度可以在运算过程中指定，称为变字长运算。
Babbage的蒸汽动力计算机虽然最终没有完成，以今天的标准看也是非常原始的，然而，它勾画出现代通用 计算机的基本功能部分，在概念上是一个突破。
在接下来的若干年中，许多工程师在另一些方面取得了重要的进步，美国人Herman Hollerith（18601929），根据提花织布机的原理发明了穿孔片计算机，并带入商业领域建立公司。
实现运算器的操作，特别是四则运算，必须选择合理的运算方法。它直接影响运算器的性能，也关系到运算 器的结构和成本。另外，在进行数值计算时，结果的有效数位可能较长，必须截取一定的有效数位，由此而产生 最低有效数位的舍入问题。选用的舍入规则也影响到计算结果的精确度。在选择计算机的数的表示方式时，应当 全面考虑以下几个因素：要表示的数的类型（小数、整数、实数和复数）：决定表示方式，可能遇到的数值范围： 确定存储、处理能力。数值精确度：处理能力相关；数据存储和处理所需要的硬件代价：造价高低。
运算器的逻辑操作可将两个数据按位进行与、或、异或，以及将一个数据的各位求非。有的运算器还能进行 二值代码的16种逻辑操作。
运算器是计算机中处理数据的功能部件。对数据处理主要包括数据的算术运算和逻辑数据的逻辑操作。因此, 实现对数据的算术与逻辑运算是运算器的核心功能。
基本理论
数据 操作
运算方法 结构
运算器运算器的处理对象是数据，所以数据长度和计算机数据表示方法，对运算器的性能影响极大。70年代 微处理器常以1个、4个、8个、16个二进制位作为处理数据的基本单位。大多数通用计算机则以16、32、64位作 为运算器处理数据的长度。能对一个数据的所有位同时进行处理的运算器称为并行运算器。如果一次只处理一位， 则称为串行运算器。有的运算器一次可处理几位 （通常为6或8位），一个完整的数据分成若干段进行计算，称 为串/并行运算器。运算器往往只处理一种长度的数据。有的也能处理几种不同长度的数据，如半字长运算、双倍 字长运算、四倍字长运算等。有的数据长度可以在运算过程中指定，称为变字长运算。
Babbage的蒸汽动力计算机虽然最终没有完成，以今天的标准看也是非常原始的，然而，它勾画出现代通用 计算机的基本功能部分，在概念上是一个突破。
在接下来的若干年中，许多工程师在另一些方面取得了重要的进步，美国人Herman Hollerith（18601929），根据提花织布机的原理发明了穿孔片计算机，并带入商业领域建立公司。
实现运算器的操作，特别是四则运算，必须选择合理的运算方法。它直接影响运算器的性能，也关系到运算 器的结构和成本。另外，在进行数值计算时，结果的有效数位可能较长，必须截取一定的有效数位，由此而产生 最低有效数位的舍入问题。选用的舍入规则也影响到计算结果的精确度。在选择计算机的数的表示方式时，应当 全面考虑以下几个因素：要表示的数的类型（小数、整数、实数和复数）：决定表示方式，可能遇到的数值范围： 确定存储、处理能力。数值精确度：处理能力相关；数据存储和处理所需要的硬件代价：造价高低。
6第六讲_中央处理器(1-4)_指令周期
指令周期
用方框图语言表示指令周期 在进行计算机设计时，可以采用方框图语言来表示一条指令的指令周 期。 一个方框代表一个CPU周期，方框中的内容表示数据通路的操作或某种 控制。 一个菱形符号代表某种判别或测试，不过时间上它依附于它前面一个 方框的CPU周期，而不单独占用一个CPU周期。 符号“~”代表一个公操作。
21
c
指令寄存器 IR
000 000024 021 地址寄存器AR
JMP 21
c
缓冲寄存器DR 数据总线DBUS
地址总线ABUS
注意 执行“JMP 21”指令时，我们此处所给的四条指 令组成的程序进入了死循环，除非人为停机，否则这 个程序将无休止地运行下去，因而内存单元40中的和 数将一直不断地发生变化。 当然，我们此处所举的转移地址21是随意的，仅仅用来 说明转移指令能够改变程序的执行顺序而已。
—分析指令
—按指令规定内容执行指令
不同指令的操作步骤数 和具体操作内容差异很大
—检查有无中断请求
若无，则转入下一条指令的执行过程
形 成 下 一 条 指 令 地 址
指令周期的基本概念
1. 指令周期：CPU每取出并执行一条指令，都要完成一系列 的操作，这一系列操作所需用的时间通常叫做一个指令 周期。 2. 机器周期：机器周期也称为CPU周期。通常用内存中读取 一个指令字的最短时间来规定CPU周期。指令周期常常用 若干个CPU周期数来表示，
第五章 中央处理器
CPU的功能和组成 指令周期
CPU的功能和组成
什么是CPU？
所谓中央处理器是控制计算机来自动完成取出指令 和执行指令任务的部件。它是计算机的核心部件，通常简 称为CPU。
CPU的基本组成
计算机组成原理(运算器)
计算机组成原理
College of Computer Science, SWPU
算术、逻辑运算部件
SN74181外特性 数据输入端：A0 ~ A3、 B3 ~ B0 结果输出： F0 ~ F3 功能选择控制： M S0 S1 S2 S3 最低位进位输入： Cn 最高位进位输出： Cn+4构成组间串行进 位 小组进位辅助函数：G、P构成组间并行 进位
3、非逻辑（反相器）
R 逻辑表达式：
真值表
A Z A 0 1 Z 1 0
Y = A = A’
逻辑符号 A A A
1
Z Z
条件不具备 时结果反而 发生
Z Z
A
计算机组成原理
College of Computer Science, SWPU
6
复合逻辑运算
图形中的小圆圈表示非运算 与非 逻辑表达式： Z = AB 逻辑符号： & 或非 逻辑表达式： Z=A+B 逻辑符号： ≥1 与或非 逻辑表达式： Z = AB + CD 逻辑符号：
3
基本逻辑运算
1、与逻辑
开关A 断 断 合 合
A 0 0 1 1 开关B 灯F 断 灭 合 灭 断 灭 亮 合 B 0 1 0 1 F 0 0 0 1 逻辑表达式 Z=A· B=AB 逻辑符号 A B & Z Z Z
真值表
当且仅当所有 条件全部具备， 事件才能发生
A B
A B
计算机组成原理
College of Computer Science, SWPU
∑i
计算机组成原理
Ai College Bi of Computer Ci-1 Science, SWPU
计算机组成原理 运算器与运算方法
R3(H) R3(L) (d) 表示高低字段
或者：中、小规模集成RAM。
12
顺序脉冲发生器
顺序脉冲发生器：产生一组在时间上有先后顺序的脉冲。
用途： 机器执行指令时，是将一条指令分成一些有先后顺序 的基本动作； 控制器发生一系列节拍脉冲，控制这些基本动作有顺序 地的完成，实现一条指令的功能。
电路组成： 计数器：按设计要求计脉冲CP的个数。 译码器：将计数器状态翻译成对应输出端的高低电平，顺 序输出脉冲信号。
移位线路是一个多路选 择器。
图3.2 实现移位功能的 多路选择器（1位）
8
逻辑门电路的分类
组合逻辑电路
不具备记忆功能，任意时刻的输出信号仅取决 于该时刻的输入信号，而与电路过去的电平状 态无关。 建立在简单逻辑门基础上，可以直接用真值表 和逻辑表达式表示。如移位器。
时序逻辑电路
具有记忆功能，电路的输出不仅取决于当时的 输入状况，而且取决于电路的状态。 建立在触发器的基础上，如寄存器、计数器
Pm4Pm3Pm2 Gm1+Pm4Pm3Pm2P m1C0 与组内进位表达式相似
并行进位链结构相同.
31
组间由先行进位链构成的16位加法器
可将并行进位的概念用于更大位数的加法器上，随着加 法器位数的增加，加法电路变得越来越复杂。
32
3.2.3 ALU部件
多功能算术/逻辑单元(ALU)的基本思想： 将全加器的功能扩展以完成多种算术逻辑运算。
组间为串行进位构成的16位加法器
Hale Waihona Puke 组内并行、组间串行：在各加法单元之间，进位信号
是串行传送的，而在加法单元内，进位信号是并行
传送的。
29
16位加法器
并行进位的概念可用于16位加法器； 进一步提高16位加法器的运算速度。 组间进位： C4=G4+P4G3+ P4P3G2+ P4P3P2G1+P4P3P2P1C0 表示成：Cm=Gm+PmC0
或者：中、小规模集成RAM。
12
顺序脉冲发生器
顺序脉冲发生器：产生一组在时间上有先后顺序的脉冲。
用途： 机器执行指令时，是将一条指令分成一些有先后顺序 的基本动作； 控制器发生一系列节拍脉冲，控制这些基本动作有顺序 地的完成，实现一条指令的功能。
电路组成： 计数器：按设计要求计脉冲CP的个数。 译码器：将计数器状态翻译成对应输出端的高低电平，顺 序输出脉冲信号。
移位线路是一个多路选 择器。
图3.2 实现移位功能的 多路选择器（1位）
8
逻辑门电路的分类
组合逻辑电路
不具备记忆功能，任意时刻的输出信号仅取决 于该时刻的输入信号，而与电路过去的电平状 态无关。 建立在简单逻辑门基础上，可以直接用真值表 和逻辑表达式表示。如移位器。
时序逻辑电路
具有记忆功能，电路的输出不仅取决于当时的 输入状况，而且取决于电路的状态。 建立在触发器的基础上，如寄存器、计数器
Pm4Pm3Pm2 Gm1+Pm4Pm3Pm2P m1C0 与组内进位表达式相似
并行进位链结构相同.
31
组间由先行进位链构成的16位加法器
可将并行进位的概念用于更大位数的加法器上，随着加 法器位数的增加，加法电路变得越来越复杂。
32
3.2.3 ALU部件
多功能算术/逻辑单元(ALU)的基本思想： 将全加器的功能扩展以完成多种算术逻辑运算。
组间为串行进位构成的16位加法器
Hale Waihona Puke 组内并行、组间串行：在各加法单元之间，进位信号
是串行传送的，而在加法单元内，进位信号是并行
传送的。
29
16位加法器
并行进位的概念可用于16位加法器； 进一步提高16位加法器的运算速度。 组间进位： C4=G4+P4G3+ P4P3G2+ P4P3P2G1+P4P3P2P1C0 表示成：Cm=Gm+PmC0
计算机组成原理 定点运算器的组成和结构
计算机组成原理第八章定点运算器的组成和结构1. 算术逻辑单元（简称ALU）•针对每一种算术运算，都必须有一个相对应的基本硬件配置，其核心部件是加法器和寄存器。
当需完成逻辑运算时，势必需要配置相应的逻辑电路，而ALU电路是既能完成算术运算又能完成逻辑运算的部件。
一、ALU电路下图是ALU框图。
图中A i和B i为输入变量；K i为控制信号，K i的不同取值可决定该电路作哪一种算术运算或哪一种逻辑运算；F i是输出函数。
现在ALU电路已制成集成电路芯片，如74181是能完成四位二进制代码的算逻运算部件ALU是一种功能较强的组合逻辑电路。
它能进行多种算术运算和逻辑运算。
ALU的基本逻辑结构是超前进位加法器，它通过改变加法器的进位产生函数G和进位传递函数P来获得多种运算能力。
二、快速进位链随着操作数位数的增加，电路中进位的速度对运算时间的影响也越大，为了提高运算速度，本节将通过对进位过程的分析设计快速进位链引例：简单串行级联的4位全加器如下图所示：将4个全加器相连可得4位加法器（图2.7),但其加法时间长。
这是因为其位间进位是串行传送的。
本位全加和Fi必须等低位进位Ci-1来到后才能进行，加法时间与位数有关。
只有改变进位逐位传送的路径，才能提高加法器工作速度。
解决办法之一是采用“超前进位产生电路”来同时形成各位进位，从而实行快速加法。
我们称这种加法器为超前进位加法器。
根据各位进位的形成条件，可分别写出Ci的逻辑表达式：C1=X1Y1+(X1+Y1)C0=G1+P1C0其中: Gi=Xi·Yi 称为进位产生函数Pi=Xi+Yi 称为进位传递函数Gi的意义是：当XiYi 均为“1”时定会产生向高位的进位Pi的意义是：当Xi和Yi中有一个为“1”时，若同时低位有进位输入,则本位也将向高位传送进位。
写成通用式为：C1=G1+P1C0C2=G2+P2C1=G2+P2(G1+P1C0)= G2+P2G1+P2P1C0C3=G3+P3 G2+ P3 P2G1+ P3 P2P1C0C4=G4+P4 G3+ P4 P3 G2+ P4 P3 P2G1+ P4 P3 P2P1C0当全加器的输入均取反码时，它的输出也均取反码。
第6讲 多功能算术与逻辑运算单元ALU
第19页
2013年8月9日3时13分
信息工程系 系统结构教研室
第二章 运算方法与运算器
4、多功能算术逻辑部件ALU
• 前面介绍了运算器的算术运算功能，为了完成多种算 术逻辑运算，需要将加法器的功能进行扩展，扩展的 基本思想如下：
参加运算的两个数Ai、Bi和低位进位 Ci-1先不进行全加，先把两个输入Ai、 Bi和四个控制参数S0、S1、S2、S3进 行组合，形成函数Xi和Yi，然后再将Xi、 Yi和低位进位Ci-1通过全加器进行全加。 这样一来，控制参数不同，得到的组 合函数也不同，从而实现多种算术和 逻辑运算。
– 利用这种4位一组的CLA电路和4位全加器可以构 成4位CLA加法器。注意，4位CLA加法器包含了 两部分逻辑：4位全加器和4位一组的先行进位链， 这个组内的进位为一级进位。
– 在组间，每个组的进位输入是前一个组的进位输 出，而每个组的进位输出是下一个组的进位输入.
2013年8月9日3时13分
信息工程系 系统结构教研室
2013年8月9日3时13分 信息工程系 系统结构教研室 第7页
第二章 运算方法与运算器
为了提高运算速度，现在广泛采用并行 进位（先行进位）结构，即并行地形成 各级进位。逻辑式如下：
C1 G1 P1C0 C 2 G 2 P2 G1 P2 P1C0 C3 G 3 P3G 2 P3P2G1 P3P2 P1C 0 C n G n Pn G n 1 (Pn P1 )C0
过全加器进行全加。这样,不同的控制参数可以得到
不同的组合函数,因而能够实现多种算术运算和逻辑
运算。因此,一位算术/逻辑运算单元的逻辑表达式为
2013年8月9日3时13分
Fi＝Xi⊕Yi⊕Cn＋i Cn＋i＋1＝XiY信息工程系 n＋i＋Cn＋iXi i＋YiC
2013年8月9日3时13分
信息工程系 系统结构教研室
第二章 运算方法与运算器
4、多功能算术逻辑部件ALU
• 前面介绍了运算器的算术运算功能，为了完成多种算 术逻辑运算，需要将加法器的功能进行扩展，扩展的 基本思想如下：
参加运算的两个数Ai、Bi和低位进位 Ci-1先不进行全加，先把两个输入Ai、 Bi和四个控制参数S0、S1、S2、S3进 行组合，形成函数Xi和Yi，然后再将Xi、 Yi和低位进位Ci-1通过全加器进行全加。 这样一来，控制参数不同，得到的组 合函数也不同，从而实现多种算术和 逻辑运算。
– 利用这种4位一组的CLA电路和4位全加器可以构 成4位CLA加法器。注意，4位CLA加法器包含了 两部分逻辑：4位全加器和4位一组的先行进位链， 这个组内的进位为一级进位。
– 在组间，每个组的进位输入是前一个组的进位输 出，而每个组的进位输出是下一个组的进位输入.
2013年8月9日3时13分
信息工程系 系统结构教研室
2013年8月9日3时13分 信息工程系 系统结构教研室 第7页
第二章 运算方法与运算器
为了提高运算速度，现在广泛采用并行 进位（先行进位）结构，即并行地形成 各级进位。逻辑式如下：
C1 G1 P1C0 C 2 G 2 P2 G1 P2 P1C0 C3 G 3 P3G 2 P3P2G1 P3P2 P1C 0 C n G n Pn G n 1 (Pn P1 )C0
过全加器进行全加。这样,不同的控制参数可以得到
不同的组合函数,因而能够实现多种算术运算和逻辑
运算。因此,一位算术/逻辑运算单元的逻辑表达式为
2013年8月9日3时13分
Fi＝Xi⊕Yi⊕Cn＋i Cn＋i＋1＝XiY信息工程系 n＋i＋Cn＋iXi i＋YiC
组成原理实验课件---运算器共54页
41、学问是异常珍贵的东西，从任何源泉吸 收都不可耻。——阿卜·日·法拉兹
42、只有在人群中间，才能认识自 己。——德国
43、重复别人所说的话，只需要教育； 而要挑战别人所说的话，则需要头脑。—— 玛丽·佩蒂博恩·普尔
组成原理实验课件---运算器
1、战鼓一响，法律无声。——英国 2、任何法律的根本；不，不成文法本 身就是 讲道理 ……法 律，也 ----即 明示道 理。— —爱·科 克
3、法律是最保险的头盔。——爱·科 克 4、一个国家如果纲纪不正，其国风一 定颓败 。—— 塞内加 5、法律不能使人人平等，但是在法律 面前人 人是平 等的。 ——波 洛克
44、卓越的人一大优点是：在不利与艰 难的遭遇里百
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
到总线上去。这是因为,当形成操作结果的输出时,两条总 线都被输入数占据,因而必须在ALU输出端设置缓冲寄存器。 为此,操作的控制要分两步完成:
计算机组成原理
1.在ALU的两个输入端输入操作数,形成结果并送入缓冲寄
存器; 2.把结果送入目的寄存器。假如在总线1,2和ALU输入端之 间再各加一个输入缓冲寄存器,并把两个输入数先放至这两 个缓冲寄存器,那么,ALU输出端就可以直接把操作结果送
计算机组成原理
按总线的逻辑结构来说，总线可分为单向传送总线和双向
传送总线。所谓单向总线，就是信息只能向一个方向传送。 所谓双向总线，就是信息可以向 两个方向传送，既可以収 送数据，也可以接收数据。 总线的逻辑电路往往是三态的，即输出电平有三种状态：
逻辑1逻辑0和浮空状态。
计算机组成原理
线旁路器把数据传出;如果一个操作数传送时需
要修改,那么就借助于ALU。很显然,三总线结构 的运算器的特点是操作时间快。
计算机组成原理
计算机组成原理
运算器组成实例
1、最简单的运算器 只有三个逻辑部件：
算术逻辑运算单元、
累加寄存器ac、数据 缓冲寄存器DR。
计算机组成原理
2、 早 期 的 小 型 机 的 运 算 器
ቤተ መጻሕፍቲ ባይዱ
计算机组成原理
计算机组成原理
计算机组成原理
浮点运算器
图为8087系列浮点运算器，可迚行三类七种数据运算。 主要功能：
1、可与配套cpu芯片异步并行工作
2、高性能80位字长内部结构，有八个80位字长的以 堆栈方式管理的寄存器组 3、浮点运算格式符合ieee指定的国际标准 4、能处理包括二迚制浮点数、二迚制整数和十迚制
计算机组成原理
逻辑表达式 控制参数S0,S1,S2,S3分别控制输 入Ai和Bi， 产生Yi和Xi的函数。其中Yi是受S0,S1控制的Ai 和Bi的组合函数，而Xi是受S2,S3控制的Ai和B i的组合函数，其函数关系如下表所示
2)
Yi S0 S1 0 0 1 1 0 1 0 1 Ai AiBi AiBi 0
Fi＝Yi⊕Xi⊕Cn+i
Cn＋i＋1＝Yi＋计算机组成原理 XiCn＋i
计算机组成原理
内部总线
由于计算机内部的主要工作过程是信息传送和加工的过程，因 此在机器内部各部件之间的数据传送非常频繁。为了减少内的
数据传送线并便于控制，通常将一些寄存器之间数据传送的
通路加以归并，组成总线结构，使不同来源的信息在此传输线 上分时传送。 根据总线所处的位置，总线分为内部总线和外部总线两类： 内部总线是指CPU内各部件的连线。 外部总线是指系统总线，即CPU与存储器、I/O系统之间的连线。
计算机组成原理
S2 S3 0 0 1 1 0 1 0 1
Xi 1 Ai＋Bi Ai＋Bi Ai
根据上面所列的函数关系,即可列出Xi和Yi
的逻辑表达式 Xi＝S2S3＋S2S3（Ai＋Bi）＋S2S3（Ai＋Bi） ＋S2S3Ai Yi＝S0S1Ai＋S0S1AiBi＋S0S1AiBi
迚一步化简并代入前面的求和与迚位表达式，可得ALU的 某一位逻辑表达式如下
数串三大类七种数据
5、扩展了配套cpu芯片的硬件指令，支持函数运算 6、内部出错管理功能
计算机组成原理
计算机组成原理
计算机组成原理
双总线结构的运算器如(b)所示。在这种结构中,两个操作
数同时加到ALU迚行运算,只需一次操作控制,而且马上就 可以得到运算结果。图中,两条总线各自把其数据送至ALU 的输入端。特殊寄存器分为两组,它们分别与一条总线交换 数据。这样,通用寄存器中的数就可迚入到任一组特殊寄存
器中去,从而使数据传送更为灵活。ALU的输出不能直接加
迚位信号从最低位传递到最高位而最后输出稳定，至少需要
计算机组成原理
n×20ns，这在高速计算中显然是不利的。
二是就行波迚位加法器本身来说，它只能完成加法和减法 两种操作而不能完成逻辑操作。 为此，本节我们先介绍多功能算术/逻辑运算单元(ALU)， 它不仅具有多种算术运算和逻辑运算的功能，而且具有先
行迚位逻辑，从而能实现高速运算。
（1）基本思想 一位全加器(FA)的逻辑表达式为 Fi=Ai⊕Bi⊕Ci Ci+1=AiBi+BiCi+CiAi
计算机组成原理
式中Fi是第i位的和数，Ai,Bi是第i位的被加数和加数，Ci
是第i位的迚位输入，Ci+1为第i位的迚位输出。 为了将全加器的功能迚行扩展以完成多种算术/逻辑运算， 我们先不将输入Ai，Bi和下一位的迚位数Ci直接迚行全加， 而是将Ai和Bi先组合成由控制参数S0,S1,S2,S3控制的组合
了把两个操作数输入到ALU,需要分两次来做,而且还需要
A,B两个缓冲寄存器。
这种结构的主要缺点是操作速度较慢。虽然在这种结构中 输入数据和操作结果需要三次串行的选通操作,但它并不会 对每种指令都增加很多执行时
计算机组成原理
间。只有在对全都是CPU寄存器中的两个操作数迚行操作
时,单总线结构的运算器才会造成一定的时间损失。但是由 于它只控制一条总线,故控制电路比较简单。
函数Xi和Yi(如上图所示)，然后再将Xi，Yi和下一位迚位
数通过全加器迚行全加。这样，不同的控制参数可以得到 不同的组合函数 ，因而能够实现多种算术运算和逻辑运算。
计算机组成原理
图2.10 ALU的逻辑结构原理框图
计算机组成原理
因此，一位算术/逻辑运算单元的逻辑表达式为 Fi=Xi⊕Yi⊕Cn+1 Cn+i+1=XiYi+YiCn+i+Cn+iXI 上式中迚位下标用n+i代替原来一位全加器中的 i,i代表集成在一片电路上的ALU的二迚制位 数，对于4位一片的ALU，i=0,1,2,3。n代表若 干片ALU组成更长字长的运算器时每片早路的 迚位输入，例如当4片组成16位字长的运算器 时，n=0，4，8，12。
运算器是计算机的加工处理部件，最基本的结构必须有算术逻辑运 算单元、数据寄存器、累加器、多路转换器和数据总线等部件。 前面我们曾介绍由一位全加器(FA)构成的行波迚位加法器，它可以 实现补码数的加法运算和减法运算。但是这种加法/减法器存在两 个问题：一是由于串行迚位，它的运算时间很长。假如加法器由n 位全加器构成，每一位的迚位延迟时间为20ns，那么最坏情冴下，
计算机的运算器大体有如下三种结构形式
计算机组成原理
单总线结构的运算器如(a)所示。由于所有部件都接到同一
总线上,所以数据可以在任何两个寄存器之间,或者在任一 个寄存器和ALU之间传送。如果具有阵列乘法器或除法器, 那么它们所处的位置应与ALU相当。对这种结构的运算器 来说,在同一时间内,只能有一个操作数放在单总线上。为
计算机组成原理
定点运算器的基本结构
运算器包括ALU\阵列乘除器\寄存器\多路开关\三态缓冲 器\数据总线等逻辑部件。运算器的设计,主要是围绕ALU 和寄存器同数据总线之间如何传送操作数和运算结果迚行 的。在决定方案时,需要考虑数据传送的方便性和操作速度,
在微型机和单片机中还要考虑在硅片上制作总线的工艺。
至总线1或总线2上去。
计算机组成原理
三总线结构的运算器如演示(C)所示。在三总线结构
中,ALU的两个输入端分别由两条总线供给, 而ALU的输出则与第三条总线相连。这样,算术
逻辑操作就可以在一步的控制之内完成。由于
ALU本身有时间延迟,所以打入输出结果的选通 脉冲必须考虑到包括这个延迟。另外,设置了一 个总线旁路器。如果一个操作数不需要修改,而 直接从总线2传送到总线3,那么可以通过控制总
一个DE触収器和一个三态缓冲器组成。DE触収器是在
一个普通D触収器上另加一个E输入端（允许端）而构 成的。此处E输入端用以控制D的输入。若E＝0,即使D
为“1”,也不能输入。当接收数据时,E＝1三态门被禁止,因
而数据总线上的数据被接收到锁存器。当収送数据时,E ＝0,三态门被允许,因而锁存器的数据収送至数据总线上。
由三态门组成的双向数据总线
计算机组成原理
(a)是带有缓冲驱动器的4位双向数据总线。其中所用的 基本电路就是三态逻辑电路。当“収送”信号有效时,数据 从左向右传送。反之,当“接收”信号有效时,数据从右向左
传送。这种类型的缓冲器通常根据它们如何使用而叫作
总线扩展器、总线驱动器、总线接收器等等。 (b)所示的是带有锁存器的4位双向数据总线。它主要由
计算机组成原理
1.在ALU的两个输入端输入操作数,形成结果并送入缓冲寄
存器; 2.把结果送入目的寄存器。假如在总线1,2和ALU输入端之 间再各加一个输入缓冲寄存器,并把两个输入数先放至这两 个缓冲寄存器,那么,ALU输出端就可以直接把操作结果送
计算机组成原理
按总线的逻辑结构来说，总线可分为单向传送总线和双向
传送总线。所谓单向总线，就是信息只能向一个方向传送。 所谓双向总线，就是信息可以向 两个方向传送，既可以収 送数据，也可以接收数据。 总线的逻辑电路往往是三态的，即输出电平有三种状态：
逻辑1逻辑0和浮空状态。
计算机组成原理
线旁路器把数据传出;如果一个操作数传送时需
要修改,那么就借助于ALU。很显然,三总线结构 的运算器的特点是操作时间快。
计算机组成原理
计算机组成原理
运算器组成实例
1、最简单的运算器 只有三个逻辑部件：
算术逻辑运算单元、
累加寄存器ac、数据 缓冲寄存器DR。
计算机组成原理
2、 早 期 的 小 型 机 的 运 算 器
ቤተ መጻሕፍቲ ባይዱ
计算机组成原理
计算机组成原理
计算机组成原理
浮点运算器
图为8087系列浮点运算器，可迚行三类七种数据运算。 主要功能：
1、可与配套cpu芯片异步并行工作
2、高性能80位字长内部结构，有八个80位字长的以 堆栈方式管理的寄存器组 3、浮点运算格式符合ieee指定的国际标准 4、能处理包括二迚制浮点数、二迚制整数和十迚制
计算机组成原理
逻辑表达式 控制参数S0,S1,S2,S3分别控制输 入Ai和Bi， 产生Yi和Xi的函数。其中Yi是受S0,S1控制的Ai 和Bi的组合函数，而Xi是受S2,S3控制的Ai和B i的组合函数，其函数关系如下表所示
2)
Yi S0 S1 0 0 1 1 0 1 0 1 Ai AiBi AiBi 0
Fi＝Yi⊕Xi⊕Cn+i
Cn＋i＋1＝Yi＋计算机组成原理 XiCn＋i
计算机组成原理
内部总线
由于计算机内部的主要工作过程是信息传送和加工的过程，因 此在机器内部各部件之间的数据传送非常频繁。为了减少内的
数据传送线并便于控制，通常将一些寄存器之间数据传送的
通路加以归并，组成总线结构，使不同来源的信息在此传输线 上分时传送。 根据总线所处的位置，总线分为内部总线和外部总线两类： 内部总线是指CPU内各部件的连线。 外部总线是指系统总线，即CPU与存储器、I/O系统之间的连线。
计算机组成原理
S2 S3 0 0 1 1 0 1 0 1
Xi 1 Ai＋Bi Ai＋Bi Ai
根据上面所列的函数关系,即可列出Xi和Yi
的逻辑表达式 Xi＝S2S3＋S2S3（Ai＋Bi）＋S2S3（Ai＋Bi） ＋S2S3Ai Yi＝S0S1Ai＋S0S1AiBi＋S0S1AiBi
迚一步化简并代入前面的求和与迚位表达式，可得ALU的 某一位逻辑表达式如下
数串三大类七种数据
5、扩展了配套cpu芯片的硬件指令，支持函数运算 6、内部出错管理功能
计算机组成原理
计算机组成原理
计算机组成原理
双总线结构的运算器如(b)所示。在这种结构中,两个操作
数同时加到ALU迚行运算,只需一次操作控制,而且马上就 可以得到运算结果。图中,两条总线各自把其数据送至ALU 的输入端。特殊寄存器分为两组,它们分别与一条总线交换 数据。这样,通用寄存器中的数就可迚入到任一组特殊寄存
器中去,从而使数据传送更为灵活。ALU的输出不能直接加
迚位信号从最低位传递到最高位而最后输出稳定，至少需要
计算机组成原理
n×20ns，这在高速计算中显然是不利的。
二是就行波迚位加法器本身来说，它只能完成加法和减法 两种操作而不能完成逻辑操作。 为此，本节我们先介绍多功能算术/逻辑运算单元(ALU)， 它不仅具有多种算术运算和逻辑运算的功能，而且具有先
行迚位逻辑，从而能实现高速运算。
（1）基本思想 一位全加器(FA)的逻辑表达式为 Fi=Ai⊕Bi⊕Ci Ci+1=AiBi+BiCi+CiAi
计算机组成原理
式中Fi是第i位的和数，Ai,Bi是第i位的被加数和加数，Ci
是第i位的迚位输入，Ci+1为第i位的迚位输出。 为了将全加器的功能迚行扩展以完成多种算术/逻辑运算， 我们先不将输入Ai，Bi和下一位的迚位数Ci直接迚行全加， 而是将Ai和Bi先组合成由控制参数S0,S1,S2,S3控制的组合
了把两个操作数输入到ALU,需要分两次来做,而且还需要
A,B两个缓冲寄存器。
这种结构的主要缺点是操作速度较慢。虽然在这种结构中 输入数据和操作结果需要三次串行的选通操作,但它并不会 对每种指令都增加很多执行时
计算机组成原理
间。只有在对全都是CPU寄存器中的两个操作数迚行操作
时,单总线结构的运算器才会造成一定的时间损失。但是由 于它只控制一条总线,故控制电路比较简单。
函数Xi和Yi(如上图所示)，然后再将Xi，Yi和下一位迚位
数通过全加器迚行全加。这样，不同的控制参数可以得到 不同的组合函数 ，因而能够实现多种算术运算和逻辑运算。
计算机组成原理
图2.10 ALU的逻辑结构原理框图
计算机组成原理
因此，一位算术/逻辑运算单元的逻辑表达式为 Fi=Xi⊕Yi⊕Cn+1 Cn+i+1=XiYi+YiCn+i+Cn+iXI 上式中迚位下标用n+i代替原来一位全加器中的 i,i代表集成在一片电路上的ALU的二迚制位 数，对于4位一片的ALU，i=0,1,2,3。n代表若 干片ALU组成更长字长的运算器时每片早路的 迚位输入，例如当4片组成16位字长的运算器 时，n=0，4，8，12。
运算器是计算机的加工处理部件，最基本的结构必须有算术逻辑运 算单元、数据寄存器、累加器、多路转换器和数据总线等部件。 前面我们曾介绍由一位全加器(FA)构成的行波迚位加法器，它可以 实现补码数的加法运算和减法运算。但是这种加法/减法器存在两 个问题：一是由于串行迚位，它的运算时间很长。假如加法器由n 位全加器构成，每一位的迚位延迟时间为20ns，那么最坏情冴下，
计算机的运算器大体有如下三种结构形式
计算机组成原理
单总线结构的运算器如(a)所示。由于所有部件都接到同一
总线上,所以数据可以在任何两个寄存器之间,或者在任一 个寄存器和ALU之间传送。如果具有阵列乘法器或除法器, 那么它们所处的位置应与ALU相当。对这种结构的运算器 来说,在同一时间内,只能有一个操作数放在单总线上。为
计算机组成原理
定点运算器的基本结构
运算器包括ALU\阵列乘除器\寄存器\多路开关\三态缓冲 器\数据总线等逻辑部件。运算器的设计,主要是围绕ALU 和寄存器同数据总线之间如何传送操作数和运算结果迚行 的。在决定方案时,需要考虑数据传送的方便性和操作速度,
在微型机和单片机中还要考虑在硅片上制作总线的工艺。
至总线1或总线2上去。
计算机组成原理
三总线结构的运算器如演示(C)所示。在三总线结构
中,ALU的两个输入端分别由两条总线供给, 而ALU的输出则与第三条总线相连。这样,算术
逻辑操作就可以在一步的控制之内完成。由于
ALU本身有时间延迟,所以打入输出结果的选通 脉冲必须考虑到包括这个延迟。另外,设置了一 个总线旁路器。如果一个操作数不需要修改,而 直接从总线2传送到总线3,那么可以通过控制总
一个DE触収器和一个三态缓冲器组成。DE触収器是在
一个普通D触収器上另加一个E输入端（允许端）而构 成的。此处E输入端用以控制D的输入。若E＝0,即使D
为“1”,也不能输入。当接收数据时,E＝1三态门被禁止,因
而数据总线上的数据被接收到锁存器。当収送数据时,E ＝0,三态门被允许,因而锁存器的数据収送至数据总线上。
由三态门组成的双向数据总线
计算机组成原理
(a)是带有缓冲驱动器的4位双向数据总线。其中所用的 基本电路就是三态逻辑电路。当“収送”信号有效时,数据 从左向右传送。反之,当“接收”信号有效时,数据从右向左
传送。这种类型的缓冲器通常根据它们如何使用而叫作
总线扩展器、总线驱动器、总线接收器等等。 (b)所示的是带有锁存器的4位双向数据总线。它主要由