用种方式实现三人表决电路
组合逻辑电路的设计——三人表决器可编辑全文
S
1
六、教学过程
3
2
与或门电路图
上一页 下一页 返回 退出
任务三、函数表达式的化简
S
1
3
2
Y BC AC AB BC AC AB BC • AC• AB
AA ABC A•B•C
上一页 下一页 返回 退出
S
与非表达式：
1
3
2
Y AB• A页 返回 退出
同意 逻辑1 不同意 逻辑0
晋级 逻辑1
淘汰
逻辑0
上一页 下一页 返回 退出
任务一、根据功能要求列真值表
ABCY 0000 0010 0100 0111 1000 1011 1101 1111
S 1
3
2
真 值 表
正逻辑： 三位评委A、B、C输入, 同意为“1”，不同意为“0”； 选手输出Y结晋级为“1”，淘汰为“0”。
2、周立波具有一票否决权
S 1
3
2
上一页 下一页 返回 退出
S 1
3
2
谢谢指导！
上一页 下一页 返回 退出
A A A A
ABC ABC ABC ABC ABC ABC
(ABC ABC) (ABC ABC) (ABC ABC) AB AC A(B C)
BC(A A) AC(B B) AB(C C)
BC AC AB
A A 1、A •1 A
上一页 下一页 返回 退出
点亮，否则不亮。
上一页 下一页 返回 退出
评委
选手
A
B
C
Y
S 1
3
2
评委通过--√，不通过--ₓ 选手晋级— 淘汰---
上一页 下一页 返回 退出
案例一：三人表决器实验
三人表决器制作实验一、项目目的正确理解数字电路的要求，能知道与门、或门、非门的含义；做到了解要用到的每个芯片的引脚是什么门电路，可以去图书馆查阅书籍也可上网去阅读相关的网页资料。
做到能真正了解电路的构造原理，这样才可以更好学好这门电路的元器件的应用。
请同学们为中国达人秀的评委设计一个表决器，功能要求：三个评委各控制A、B、C三个按钮中的一个，以少数服从多数的原则表决事件，按下表示同意，否则为不同意，若表决通过，则灯亮，反之不亮。
二、项目要求1)判断正确的引脚位置；2)理解数字电路的原理，掌握操作步骤，能正确安装所选定的电路；3)掌握测试仪表仪器检测原件的使用及调整；4)会根据测试结果分析故障产生的原因；5)会利用原理图纸，判断具体故障的原因；6)必须得出实验的仿真结果；7)根据自己所仿真的电路原理图画出实物装配图。
三、项目内容1、原理图2、工作原理介绍电路由74LS08的三个与门电路和74LS32两个或门电路构成，当A 、B 、C 中任意两人按下按钮后，工作电路向74LS08中任意一个与门电路输入端输入两个高电平，输出端Y 输入进74LS32任意一个或门电路中；电路只要满足一个条件即输出端有电压输出；所以发光二极管能点亮。
3、元件清单4、芯片 ①74LS08实物图 引脚图②74LS32实物图 引脚图元件序号 主要参数 数 量 R1 1K Ω 3 R2 360Ω 1 U1 74LS08 1 U2 74LS321 按钮开关 3 发光二极管15、逻辑电路图请通过逻辑电路图写出相对应的逻辑表达式：6、通过逻辑表达式列出真值表：输入输出A B C F00 0 000 1 00 1 0 00 1 1 110 0 010 1 11 1 0 11 1 1 17、调试1)应该检查电阻连接的位置，不能使芯片悬空；2)74LS08的输入端应该是电阻与开关相连的一端；3)电路通路，但二极管不亮，有可能是二极管烧坏，需更换。
三人表决器_数电小实验之三人表决器
三⼈表决器_数电⼩实验之三⼈表决器数电⼩实验20级会员们的模电实验已经结束了，他们的培训计划已经从模电实验进⾏到了数电实验。
他们将学习到⼀个新的知识——逻辑电路。
接下来让我们⼀起深⼊了解本次任务吧！实验：三⼈表决器的设计和搭建要求：1.写出真值表、逻辑表达式、画出实验电路；2.只能⽤74HC00和74HC20；实验任务设计⼀个3变量的多数表决电路(当三个输⼊端中有2个及以上输⼊“1”时，输出端才为“1”)，然后在实验板上实现⾃⼰设计的逻辑电路，并验证是否正确。
实验原理采⽤74HC00+74HC20设计⽽成，三⼈各控制A、B、C三个按键中的⼀个，以少数服从多数的原则表决事件，按下表⽰同意，否则为不同意。
若两⼈及两⼈以上同意，发光⼆极管点亮，否则不亮。
1.真值表如下：2.逻辑表达式：根据真值表，我们可以写出输出函数的与或表达式，即：3.实验电路：74HC00四与⾮门：芯⽚介绍：74HC00 是TTL2 输⼊端四与⾮门，⾼电平4V，低电平1V，与⾮门电路经常⽤来实现组合逻辑的运算。
74HC20四输⼊双与⾮门:74HC20是常⽤的双四输⼊与⾮门集成电路，常⽤在各种数字电路和单⽚机系统中。
认真学习的20级会员们：看着⼩20们努⼒的⾝影，像是看到了去年的我们，这些实验不仅提⾼了他们的动⼿实践能⼒，也为将来的单⽚机学习打下了良好的基础。
届届传承的精神：热⼼善良的学长们，时刻⿎舞着20级们的学习，不仅为他们拓展了数电实验的新知识，同时也激发了他们的学习兴趣，使他们在学习中更有⾃信。
成功不是将来才有的，⽽是从决定去做的那⼀刻起，持续累积⽽成，现在的点滴付出，在不久的将来，将会有意想不到的结果。
因为疫情使协会会员们来得晚放假得早，但协会会员们都克服了种种困难，在较短的时间内完成了各⾃的学习任务且表现良好。
希望未来20级会员们能够尽快成长，在协会撑起⼀⽚天。
扫码关注我们郑州铁院⽆线电做事先做⼈编辑：物联⽹19A1苏笑颜⽂字：物联⽹19A1苏笑颜校审：铁道车辆19A2孟珊如审核：王云飞、张凯。
实验五 三人表决器实验报告
实验五三人表决器实验报告一、实验目的本次实验的主要目的是设计并实现一个三人表决器，通过逻辑门电路来判断三个输入信号的多数情况，从而输出相应的表决结果。
通过这个实验，我们将深入理解数字逻辑电路的基本原理和设计方法，提高我们的电路分析和设计能力。
二、实验原理三人表决器的功能是当有两个或三个输入为“1”时，输出为“1”；否则，输出为“0”。
我们可以使用逻辑门电路来实现这个功能。
首先，我们可以使用与门和或门来构建这个电路。
将三个输入信号分别标记为 A、B、C。
我们先将 A、B 进行与运算，得到结果 D；再将 B、C 进行与运算，得到结果 E；然后将 A、C 进行与运算，得到结果 F。
接着，将 D、E、F 进行或运算，得到结果 G。
最后，将 G 再进行一次非运算，就得到了最终的表决结果 Y。
其逻辑表达式为：Y ＝（（A ∧ B）∨（B ∧ C）∨（A ∧ C））。
三、实验器材1、数字电路实验箱2、 74LS00 四 2 输入与非门芯片3、 74LS08 四 2 输入与门芯片4、 74LS32 四 2 输入或门芯片5、导线若干四、实验步骤1、按照实验原理，在数字电路实验箱上连接电路。
将 74LS00、74LS08 和 74LS32 芯片插入相应的插槽中，并使用导线将各个芯片的引脚连接起来，形成完整的三人表决器电路。
2、连接输入信号。
将三个开关分别连接到 A、B、C 输入端口，用于模拟三个表决人的表决情况。
3、观察输出结果。
打开实验箱电源，通过拨动三个开关的状态（“0”表示反对，“1”表示赞成），观察输出端口的指示灯状态，以确定表决结果。
4、记录实验数据。
分别记录不同输入组合情况下的输出结果，并填写在实验表格中。
五、实验数据及结果分析｜输入 A ｜输入 B ｜输入 C ｜输出 Y ｜｜｜｜｜｜｜ 0 ｜ 0 ｜ 0 ｜ 0 ｜｜ 0 ｜ 0 ｜ 1 ｜ 0 ｜｜ 0 ｜ 1 ｜ 0 ｜ 0 ｜｜ 1 ｜ 0 ｜ 0 ｜ 0 ｜｜ 0 ｜ 1 ｜ 1 ｜ 1 ｜｜ 1 ｜ 0 ｜ 1 ｜ 1 ｜｜ 1 ｜ 1 ｜ 0 ｜ 1 ｜｜ 1 ｜ 1 ｜ 1 ｜ 1 ｜通过对实验数据的分析，我们可以发现，当输入为000、001、010、100 时，输出为 0；当输入为 011、101、110、111 时，输出为 1，这与我们预期的三人表决器的功能完全一致。
三人表决器电路原理
三人表决器电路原理三人表决器是一种电路装置，用于实现三个人之间的表决功能。
它通常由几个电子元件组成，包括多个开关、逻辑门和计数器等等。
这些元件通过相互连接并进行适当的控制，可以实现有效的表决操作。
三人表决器的原理是基于逻辑门和计数器的工作原理。
逻辑门是一种电子电路元件，根据输入信号的逻辑关系来输出相应的逻辑结果。
计数器是一种可在输入信号变化时进行计数的电子电路元件。
通过合理地结合和运用这些元件，可以实现三人表决器的功能。
三人表决器电路的工作原理如下：1. 开关控制：三人表决器通常需要三个开关来实现三个人的表决操作。
开关的设定有两种方式，一种是单击型开关，表示选中；另一种是双击型开关，表示取消选中。
三个开关可以分别与逻辑门的输入端相连，用来控制逻辑门的输出。
2. 逻辑门控制：逻辑门是实现三人表决器功能的核心部件，它可以根据输入的逻辑状态来判断输出的逻辑状态。
常用的逻辑门有与门、或门、非门等。
在三人表决器中，可以根据实际需要选择合适的逻辑门。
3. 计数器控制：在每一次表决过程中，计数器都需要根据开关的状态来进行计数。
计数器的输出结果可以作为逻辑门输入的一部分，用于控制逻辑门的输出状态。
当计数器达到特定值时，可以触发相应的事件，如显示表决结果等。
4. 兼容性考虑：在设计三人表决器时，应考虑各种元件之间的兼容性。
如开关、逻辑门和计数器的输入和输出电平应保持一致，以确保它们正常工作。
三人表决器电路在实际应用中有着广泛的用途。
例如在选举中，三人表决器可以用来统计候选人的得票情况；在会议中，它可以用来决定某项提案是否通过等等。
通过合理地设计和调整，三人表决器可以适应不同场合的需要，并发挥重要的作用。
综上所述，三人表决器是一种利用逻辑门和计数器等电子元件实现的电路装置。
它通过合理地控制和运用这些元件，可以实现三个人之间的表决功能。
在实际应用中，它可以帮助我们快速准确地进行表决，并提高工作效率。
三人表决器
三人表决器电路
方法1.用与非门实现三人表决器的电路设计
（1）电路分析
设主裁判为变量A, 副裁判为变量B 和C ，表示成功与否的等为F ，根据逻辑要求列出真值表。
如表10.2所示。
A B C F A B C F 0 0 0
0 1 0 0 0 0 0 1
0 1 0 1 1 0 1 0
0 1 1 0 1 0 1 1 1 1 1 1 1 根据真值表得出变量F 的逻辑表达式
F ＝ABC C AB C B A ++
（2）化简 F ＝ABC C AB C B A ++
＝C B A ABC C AB ABC +++
＝)()(B B AC C C AB +++
＝AC AB +
（3）逻辑变换
由于74LS00进行的与非逻辑关系，所以将上式F 变换为由与非表达的逻辑关系式，即
表10.2 函数 F 真值表
F ＝AC AB
（4）逻辑电路图（见图10.4）
方法2、用与门、或门组合实现三人表决器的电路设计
（1）电路分析
设主裁判为变量A, 副裁判为变量B 和C ，表示成功与否的等为F ，根据逻辑要求列出真值表。
根据真值表得出变量F 的逻辑表达式
F ＝ABC C AB C B A ++
（2）逻辑电路图。
三人表决器实验
三人表决器实验我们实验采取3种输入方式:原理图方式,VHDL方式,VerilogHDL.你可以只看一种.下面我分别一一介绍三人表决器的功能描述三个人分别用手指拨动开关SW1、SW2、SW3来表示自己的意愿，如果对某决议同意，各人就把自己的指拨开关拨到高电平（上方），不同意就把自己的指拨开关拨到低电平（下方）。
表决结果用LED（高电平亮）显示，如果决议通过那么实验板上L2（黄灯）亮；如果不通过那么实验板上L1（红灯）亮；如果对某个决议有任意二到三人同意，那么此决议通过，L2亮；如果对某个决议只有一个人或没人同意，那么此决议不通过，L1亮。
1.1 采用原理图设计三人表决器我们根据三人表决器的直值表，可以通过卡诺图化简可以得到：L2=SW1SW2+SW1SW3+SW2SW3L1=_L2那么我们可以在MAX+plusII中用原理图实现上面的三人表决器下面仅把和VHDL不同的详细写下，相同或基本相同的就一带而过：（1）打开MAX+plusII（2）新建一个图形文件：File菜单>new新建文件时选择Graphic Editor file点OK（3）输入设计文件我们现在在图形文件中输入电路，我们这个电路需要AND2、OR3、NOT三个逻辑门电路和输入输出端，你可以Symbol ->Enter Symbol（或者双击空白处）弹出窗口：在Symbol Name中输入and2，点OK同样可以加入or3、input、output、not对input、output，鼠标左键双击PIN_NAME，那么PIN_NAME被选中，并且变黑，然后输入你要改的名字，如SW1把元件拖动到合适位置，将光标放到元件的引线出，可以发现光标变为十字星，此时摁住左键就可以进行连线。
最后的电路图如下图（4）保存文件：保存为majority_voter.gdf,Automatic Extension选.gdf把文件设为当前工程：FILE->PROJECT->SET PROJECT TO CURRENT FILEMAX+PLUS II的标题条将显示新的项目名字至此，程序输入就已经完成了（5）检查编译指定下载的芯片型号指定芯片的管脚（参见10分钟学会PLD设计2 －设计的编译）此时的图形为：下图为SW1放大的图，其中majority_voter@41中前部分为设计的文件名，后面41为EPM7128SLC84-15的41脚，也就是说电路图中SW1被指定到EPM7128SLC84-15的41脚（而实验板上41脚被连接到指拨开关SW1上了，这样电路图上SW1就和实验板上的硬件SW1实现了连接）。
实验一三人表决电路
实验名称：三人多数表决电路学生姓名：班级：学号：
一、实验目的及要求:
1.实验目的：
(1)熟悉利用QuartusⅡ的原理图输入方法设计组合电路。
(2)学会对实验板上的FPGA/CPLD进行编程下载。
(3)硬件验证自己的设计项目。
2.实验要求：
用与非门设计三人多数表决电路。
(1)要求所设计的电路有三个输入端：A 、 B 、 C
(2)一个输出端：Y
(3)要求对所设计的电路仿真。
(4)下载到实验板上。
二、实验原理：
根据三人多数表决的要求可知：输出
Y+
=①
+
AC
BC
AB
若用与非门进行设计，则对①式右端进行两次取反即可得到下式：
(('AC
AB
Y=②
BC
)'
()
)'
()'
由②式易知整个电路由三个二输入的与非门和一个三输入的与非门组成。
三、实验步骤：
⒈原理图输入
在QuartusⅡ软件界面下，在bdf
.文件中输入原理图如下：
⒉依次进行编译、综合、适配等步骤。
批阅老师：年月日
⒊建立波形文件并对其进行仿真，其中功能仿真图形如下：
其时序仿真图形如下：
四、实验说明：
时序仿真相比功能仿真更符合实际，输出端会有一定的延时。
批阅老师：年月日。
用4种方式实现三人表决电路
方法一（用SSI设计）： （用74LS00，74LS20）
分析：
①设A、B、 C ：三人的意见。 同意为逻辑“1”；不同意为逻辑“0”
输入 A B 0 0 1 1 0 0 1 1
输出 C L 0 1 0 1 0 1 0 1 0 0 0 1 0 1 1 1
5
0 L：表决结果。 0 事件通过为逻辑“1”；没通过为逻辑“0” 0
用译码器138和与非门74LS20的实物接线图
8
方法三：（用8选1数据选择器74LS151实现设计）
L AB BC AC
L ABC ABC ABC ABC m3 m5 m6 m7
2．将输入变量接至数据选择器的地址输入端，即A=A2，B=A1， C=A0。输出变量接至数据选择器的输出端，即L=Y。将逻辑函数L的 最小项表达式与74151的功能表相比较，
多
少
多
少
一般
优于SSI
低
较高
结论:MSI设计优于SSI设计的。
13
74151
G A 2 A 1 A 0 D 7 D D 5 D 4D 3 D 2 D D 6 1 0
A B C
0 1
9
用数据选择器74LS151实现接线图
10
方法四：（用4选1数据选择器74LS153实现
F A BC AB C ABC ABC
该逻辑函数含有三个逻辑变量，可选其 中的两个(A,B ) 作为数据选择器的地址 输入变量，一个(C) 作为数据输入变量。
Y A B D0 A BD1 AB D2 ABD3
将逻辑函数F整理后与Y比较，可得：
D0 0 D1 C D2 C
三人多数表决电路
真验十九三人普遍表决电路的安排之阳早格格创做一、安排脚段1、掌握用门电路安排拉拢逻辑电路的要领.2、掌握用中规模集成拉拢逻辑芯片安排拉拢逻辑电路的要领.3、央供共教们不妨根据给定的题目，用几种要领安排电路.二、安排央供1、用三种要领安排三人普遍表决电路.2、分解百般要领的便宜战缺面.3、思索四人普遍表决电路的安排要领.央供用三种要领安排一个三人普遍表决电路.央供自拟真验步调，用所给芯片真止电路.三、参照电路设按键共意灯明为输进下电仄（逻辑为1），可则，没有按键共意为输进矮电仄（逻辑为0）.输出逻辑为1表示赞成；输出逻辑为0表示表示阻挡于.根据题意战以上设定，列逻辑状态表如表19-1.由逻辑状态表可知，能使输出逻辑为1的惟有四项：第4、6、7、8 项.故，表决器的辑逻表白式应是：从化简后的逻辑表白式可知，前一项括号中表白的是一个同或者门闭系.果此，做逻辑图如下.经时常使用去安排拉拢逻辑电路的MSI芯片主假如：译码器战数据采用器.安排步调前几步共上，写出的逻辑函数表白式不妨没有化简，曲交用最小项之战的形式，而后根据题图19—1 三人表决电路目央供采用符合的器件，而且绘出本理图真止.四、真验设备与器件本真验的设备战器件如下：真验设备：数字逻辑真验箱，逻辑笔，万用表及工具；真验器件：74LS00、74LS20、74LS138、74LS153等.五、真验报告央供1、写出简曲安排步调，绘出真验线路.2、根据真验截止分解百般安排要领的便宜及使用场合.真验二十序列脉冲检测器的安排一、安排脚段1、教习时序逻辑电路的安排与调试要领.2、相识序列脉冲爆收器战序列脉冲检测器的功能辨别及安排要领.二、安排央供及技能指标1、安排一个序列脉冲检测器，当连绝输进旗号110时，该电路输出为1，可则输出为0.2、决定合理的总体筹备.对于百般筹备举止比较，以电路的进步性、结构的繁简、成本的下矮及创造的易易等圆里做概括比较.自拟安排步调，写出安排历程，采用符合的芯片，完毕绘出电路图.3、组成系统.正在一定幅里的图纸上合理筹备，常常是按旗号的流背，采与左进左出的程序晃搁各电路，并标出需要的证明.注意：还需安排一个序列脉冲爆收器，动做序列脉冲检测器的输进旗号.4、用示波器瞅察真验中各面电路波形，并与表里值相比较，分解真验论断.三、安排证明与提示图20-1串止输进序列脉冲检测器本理框图.它的功能是：对于输进旗号X逐位举止检测，若输进序列中出现“110”，当末尾的“0”旗号序列仍为“110”端Z为“0”.时钟CP12345678输进X01101110图20-1 串止输进序列脉冲检测器本理框图输出Z00010001调试重心：1、分块调试，即先调试出序列脉冲爆收器的电路，再调试序列脉冲检测器的电路.2、序列脉冲爆收器战序列脉冲检测器应包管共步.脉冲爆收器电路的形式很多，为使电路简朴化，不妨用十进造计数器的最下位动做输出.四、真验设备与器件本真验的设备战器件如下：真验设备：数字逻辑真验箱、单踪示波器、逻辑笔，万用表及工具；真验器件：74LS00、74LS112、74LS290、555定时器战电阻电容若搞.四、安排报告央供1、绘出总体本理图及总电路框图.2、单元电路分解.3、尝试截止及调试历程中所逢到的障碍分解.真验十一多路才华抢问拆置一、真验脚段1、教习数字电路中D触收器、分频电路、多谐振荡器、CP时钟脉冲源等单元电路的概括使用.2、认识多路才华抢问拆置的处事本理.3、相识简朴数字系统真验、调试及障碍排除要领.二、真验本理图11-1为供四人用的才华抢问拆置线路，用以推断抢问劣先权.图11-1才华抢问拆置本理图图中F1为四D触收器74LS175，它具备大众置0端战大众CP端,引足排列睹附录；F2为单4输进与非门74LS20；F3是由74LS00组成的多谐振荡器；F4是由74LS74组成的四分频电路，F3、F4组成抢问电路中的CP时钟脉冲源，抢问开初时，由主持人扫除旗号，按下复位开闭S，74LS175的输出Q1～Q4齐为0，所有收光二极管LED均燃烧，当主持人宣布“抢问开初”后，最先做出推断的参赛者坐时按下开闭，对于应的收光二极管面明，共时，通过与非门F2收出旗号锁住其余三个抢问者的电路，没有再交受其余旗号，曲到主持人再次扫除旗号为止.三、真验设备与器件1、+5V曲流电源；2、逻辑电仄开闭；3、逻辑电仄隐现器；4、单踪示波器；5、数字频次计；6、曲流数字电压表；7、74LS175、74LS20、74LS74战74LS00.四、真验真质与步调1、尝试各触收器及各逻辑门的逻辑功能.2、图11-1交线，抢问器五个开闭交真验拆置上的逻辑开闭、收光二极管交逻辑电仄隐现器.3、断开抢问器电路中CP脉冲源电路，单独对于多谐振荡器F3及分频器F4举止调试，安排多谐振荡器10K电位器，使其输出脉冲频次约4KHz，瞅察F3及F4输出波形及尝试其频次.4、试抢问器电路功能交通+5电源，CP端交真验拆置上连绝脉冲源，与沉复频次约1KHz.（1）抢问开初前，开闭K1、K2、K3、K4均置“0”，准备抢问，将开闭S置“0”，收光二极管齐燃烧，再将S置“1”.抢问开初，K1、K2、K3、，K4某一开闭置“1”，瞅察收光二极管的明、灭情况，而后再将其余三个开闭中任一个置“1”，瞅察收光二极的明、灭有可改变.（2）沉复（1）的真质，改变K1、K2、K3、K4任一个开闭状态，瞅察抢问器的处事情况.（3）完齐尝试断开真验拆置上的连绝脉冲源，交进F3及F4，再举止真验.五、真验预习央供若正在图11-1电路中加一个计时功能，央供计时电路隐现时间透彻到秒，最多节造为2分钟，一朝超出限时，则与消抢问权，电路怎么样矫正.六、真验报告1、分解才华抢问拆置各部分功能及处事本理.2、归纳数字系统的安排、调试要领.3、分解真验中出现的障碍及办理办法.真验十二数字电子秒表一、真验脚段1、教习数字电路中JK触收器、时钟爆收器及计数、译码隐现等单元电路的概括应用.2、教习电子秒表的调试要领.二、真验本理图12-1为电子秒表的电本理图.按功能分成三个单元电路举止分解.1、统造电路图12-1中单元Ⅰ为用集成JK触收器组成的统造电路为三进造计数器，图12-2为三进造计数器的状态变换图.其中00状态为电子秒表脆持状态, 01状态为电子秒表浑整状态, 10状态为电子秒表计数状态.JK触收器正在电子秒表中的本能是为计数器提供浑整旗号战计数旗号.注意：调试的时间先对于JK触收器浑整.2、时钟爆收器图12-1中单元Ⅱ为用555定时器形成的多谐振荡器，是一种本能较佳的时钟源.安排电位器 RW ，使正在输出端3赢得频次为50HZ 的矩形波旗号，当JK 触收器Q2＝1时，门5开开，此时50HZ 脉冲旗号通过门5动做计数脉冲加于计数器①的计数输进端CP2.4、计数及译码隐现二—五—十进造加法计数器74LS90形成电子秒表的计数单元，如图12-1中单元Ⅲ所示.其中计数器①交成五进造形式，对于频次为50HZ 的时钟脉冲举止五分频，正在输出端Q3博得周期为0.1S 的矩形脉冲，动做计数器②00011011图12-2 JK 触收器组成的三进造状态变图12-1 电子秒表本理图图12-3 74LS90引足排列的时钟输进.计数器②及计数器③交成8421码十进造形式，其输出端与真验拆置上译码隐现单元的相映输进端连交，可隐现0.1～0.9秒；1～9.9秒计时.注：集成同步计数器74LS9074LS90是同步二—五—十进造加法计数器，它既不妨做二进造加法计数器，又不妨做五进造战十进造加法计数器.图12-3为74LS90引足排列，表12-1为功能表.表12-1功能；而且还可借帮R0(1)、R0(2)对于计数器浑整，借帮S9(1)、S9(2)将计数器置9.其简曲功能详述如下：(1)计数脉冲从CP1输进，Q0动做输出端，为二进造计数器.(2)计数脉冲从CP2输进，Q3Q2Q1动做输出端，为同步五进造加法计数器.(3)若将CP2战Q0贯串，计数脉冲由CP1输进，Q3、Q2、Q1、Q0动做输出端，则形成同步8421码十进造加法计数器.(4)若将CP1与Q3贯串，计数脉冲由CP2输进，Q0、Q3、Q2、Q1动做输出端，则形成同步二五混同进造计数器.(5)浑整、置9功能.1）同步浑整当R0(1)、R0(2)均为“1”；S9(1)、S9(2)中有“0”时，真止同步浑整功能，即Q3Q2Q1Q0＝0000.2）置9功能当S9(1)、S9(2)均为“1”；R0(1)、R0(2)中有“0”时，真止置9功能，即Q3Q2Q1Q0＝1001. 三、真验设备1、＋5V曲流电源；2、单踪示波器；3、曲流数字电压表；4、数字频次计；5、单次脉冲源；6、连绝脉冲源；7、逻辑电仄开闭；8、逻辑电仄隐现器；9、译码隐现器；10、74LS00×2、555×1、74LS90×3战74LS112、电位器、电阻战电容若搞.四、真验真质与步调由于真验电路中使用器件较多，真验前必须合理安插各器件正在真验拆置上的位子，使电路逻辑领会，交线较短.真验时，应依照真验任务的序次，将各单元电路逐个举止交线战调试，即分别尝试基础RS触收器、单稳态触收器、时钟爆收器及计数器的逻辑功能，待各单元电路处事仄常后，再将有闭电路逐级连交起去举止尝试……，曲到尝试电子秒表所有电路的功能.那样的尝试要领有好处查看战排除障碍，包管真验成功举止.1、统造电路（JK触收器）的尝试尝试要领为:加三个单脉冲,瞅是可完毕类似图12-2的三个灵验状态的一次循环.2、时钟爆收器的尝试尝试要领参照真验十五，用示波器瞅察输出电压波形并丈量其频次，安排RW，使输出矩形波频次为50Hz3、计数器的尝试(1) 计数器①交成五进造形式，RO(1)、RO(2)、S9(1)、S9(2)交逻辑开闭输出插心，CP2交单次脉冲源,CP1交下电仄“1”，Q3～Q0交真验设备上译码隐现输进端D、C、B、A,按表12-1尝试其逻辑功能，记录之.(2) 计数器②及计数器③交成8421码十进造形式，共真质（1）举止逻辑功能尝试.记录之.(3) 将计数器①、②、③级连，举止逻辑功能尝试.记录之.4、电子秒表的完齐尝试各单元电路尝试仄常后，按图12-1把几个单元电路连交起去，举止电子秒表的总体尝试.加三个单脉冲,瞅察是可处事正在三个灵验循环状态（浑整、计数、停止）.注意：三个灵验循环状态的程序没有克没有及错.5、电子秒表准确度的尝试利用电子钟或者脚表的秒计时对于电子秒表举止校准.五、预习报告1、复习数字电路中JK触收器，时钟爆收器及计数器等部分真质.2、除了本真验中所采与的时钟源中，采用其余二种分歧典型的时钟源，可供本真验用.绘出电路图，采用元器件.3、列出电子秒表单元电路的尝试表格.4、列出调试电子秒表的步调.六、真验报告1、归纳电子秒表所有调试历程.2、分解调试中创造的问题及障碍排除要领.。
实验：三人多数表决电路设计(非电)
安全注意事项
01
02
03
04
确保电源适配器接地良好，避 免触电危险。
在使用万用表和示波器时，应 遵循操作规程，避免损坏仪器
或造成人身伤害。
在连接电路时，应确保所有连 接点牢固可靠，避免发生短路
或断路。
在实验过程中，应保持实验室 整洁，避免灰尘或其他杂物进 入电路中，影响实验结果。
03
实验步骤与操作
05
实验结论与建议
实验结论
01 02
成功实现三人多数表决电路
通过实验验证，我们成功地设计并实现了一个能够根据三个输入信号中 的多数进行表决的电路。该电路能够准确地判断三个输入信号中，哪个 是多数信号，并将该信号作为输出。
验证了电路的可靠性和稳定性
在多次实验中，该电路均能准确地完成表决任务，未出现任何故障或误 差。这表明该电路具有较高的可靠性和稳定性。
步骤一：电路设计
确定输入与输出
首先，我们需要明确实验的输入 和输出。在这个实验中，输入是 三个开关的状态（开或关），输
出是一个灯泡的亮或灭。
设计逻辑门
为了实现多数表决功能，我们需要 使用逻辑门。可以选择使用AND 和OR逻辑门来实现这个功能。
连接逻辑门
将逻辑门按照设计的逻辑关系连接 起来，以实现多数表决的功能。
数表决电路的功能。
利用逻辑门电路的输入和输出特 性，根据实际需求进行电路设计。
通过调整逻辑门电路的参数，优 化电路的性能指标，如响应速度、
稳定性等。
02
实验材料与设备
材料清单
• 3个开关
• 3个LED灯 • 3个电阻 • 3个二极管 • 1个蜂鸣器 • 1块面包板 • 导线若干
设备清单
设计三人表决电路
用于判断是否有人投赞成票，以确定 是否需要进入AND门进行组合。
三人表决电路的逻辑表达式
01
02
03
输入信号
A、B、C分别表示三个人 投赞成票与否。
输出信号
OUT表示整个电路的表决 结果。
逻辑表达式
OUT=(A&B|C)&(B&C|A) &(A&C|B)
03 三人表决电路的实现方式
硬件实现
案例二：多主体系统
案例描述
在一个多主体系统中，有三个主体需要就某个行动达成一致。每个主体有一个表决权，当至少两个主 体同意时，该行动才能被执行。
电路设计
同样可以使用逻辑门电路来实现三人表决电路。每个主体的表决输入信号通过一个与门连接到输出端 ，当至少两个主体同意时，输出信号为高电平，表示该行动可以执行。这样可以确保多主体系统中的 各个主体能够协同工作，达成一致的行动目标。
未来研究方向
功能扩展
研究如何将该电路扩展至更多人参与的表决 场景，提高其通用性。
安全性增强
研究如何增强表决电路的安全性，防止恶意 篡改或干扰。
性能提升
探索更高效的逻辑门和布线策略，以减小电 路体积和提高运行速度。
应用场景拓展
探索该电路在更多领域的应用可能性，如电 子选举、智能家居控制等。
THANKS FOR WATCHING
设计三人表决电路
目录
• 引言 • 三人表决电路的逻辑设计 • 三人表决电路的实现方式 • 表决电路的性能测试和优化 • 应用场景和案例分析 • 总结与展望
01 引言
目的和背景
目的
设计一个能够实现三人表决功能的电路，即当至少有两人同意时，电路输出为 1，否则输出为0。
[新版]三人投票表决电路
![[新版]三人投票表决电路](https://img.taocdn.com/s3/m/e3b8ffc03086bceb19e8b8f67c1cfad6195fe9c5.png)
3人投票表决电路的设计00000
金小松2220113152200790000
一、实验目的：00000
1、用VHDL语言和原理图进行3人投票表决电路的设计0000
2、下载自己设计的程序并验证其准确性0000
二、实验内容：00000
1、用原理图输入方法设计3人投票表决电路0000
2、用VHDL语言设计3人投票表决电路，并与原理图设计的结果进行比较000
000
3、利用实验板的LED显示进行有验证00000
三、实验步骤与处理过程：00000
1、首先用原理图输入自己事先设计好的电路图，其设计的输入图如下：00000
2、利用输入的原理图编译并生成新的图形设计文件如下：00000
3、进行功能编译，得到的功能仿真图和时序仿真图如下：00000
4、输入管脚，管脚分配表如下：0000
5、利用VHDL语言设计3人投票表决电路。
此过程中得到的编写的程序、生成的设计图形、功能编译得到的波形图以及管脚分配图如下所示：00000
四、实验体会00000
本次实验用时明显较上次缩短了，上次实验用VHDL语言设计简单的与电路用时一个小时。
而本次采用原理图输入和VHDL语言设计3人投票表决电路用时不到40分钟。
效率明显提高了。
不过此次实验的下载和验证内容没有成功完成，可能是自己所用的实验箱连线有问题也可能是自己有些地方没有做正确。
这就要求我在课后再多花时间去熟悉下载程序和验证。
另外，本次通过本次实验，我更加熟练地掌握了VHDL语言的结构和编写，现在已经能够编写较为简单的程序。
0000
00
00。
三人多数表决电路
实验十九三人多数表决电路的设计一、设计目的1、掌握用门电路设计组合逻辑电路的方法。
2、掌握用中规模集成组合逻辑芯片设计组合逻辑电路的方法。
3、要求同学们能够根据给定的题目，用几种方法设计电路。
二、设计要求1、用三种方法设计三人多数表决电路。
2、分析各种方法的优点和缺点。
3、思考四人多数表决电路的设计方法。
要求用三种方法设计一个三人多数表决电路。
要求自拟实验步骤，用所给芯片实现电路。
三、参考电路设按键同意灯亮为输入高电平（逻辑为1），否则，不按键同意为输入低电平（逻辑为0）。
输出逻辑为1表示赞成；输出逻辑为0表示表示反对。
根据题意和以上设定，列逻辑状态表如表19-1。
6、7、8项。
故，表决器的辑逻表达式应是：从化简后的逻辑表达式可知，前一项括号中表达的是一个异或门关系。
因此，作逻辑图如下。
图19—1 三人表决电路经常用来设计组合逻辑电路的MSI芯片主要是：译码器和数据选择器。
设计步骤前几步同上，写出的逻辑函数表达式可以不化简，直接用最小项之和的形式，然后根据题目要求选择合适的器件，并且画出原理图实现。
四、实验设备与器件本实验的设备和器件如下：实验设备：数字逻辑实验箱，逻辑笔，万用表及工具；实验器件：74LS00、74LS20、74LS138、74LS153等。
五、实验报告要求1、写出具体设计步骤，画出实验线路。
2、根据实验结果分析各种设计方法的优点及使用场合。
实验二十 序列脉冲检测器的设计一、设计目的1、学习时序逻辑电路的设计与调试方法。
2、了解序列脉冲发生器和序列脉冲检测器的功能区别及设计方法。
二、设计要求及技术指标1、设计一个序列脉冲检测器，当连续输入信号110时，该电路输出为1，否则输出为0。
2、确定合理的总体方案。
对各种方案进行比较，以电路的先进性、结构的繁简、成本的高低及制作的难易等方面作综合比较。
自拟设计步骤，写出设计过程，选择合适的芯片，完成画出电路图。
3、组成系统。
在一定幅面的图纸上合理布局，通常是按信号的流向，采用左进右出的规律摆放各电路，并标出必要的说明。
技能训练-仿真设计三人投票表决电路
技能训练-仿真设计三人投票表决电路一．实训目的1．掌握简单应用电路的设计及测试方法2．掌握使用仿真软件Multisim 10进行电路的仿真调试3. 熟悉逻辑电路设计的流程二．实训器材1．设计题目试设计一个3人表决电路，多数人同意，提案通过，否则提案不通过。
2. 设计步骤用小规模集成电路设计组合逻辑电路的一般步骤如下：（1）分析设计任务，确定输入变量、输出变量，找到输出与输入之间的因果关系，列出真值表；（2）由真值表写出逻辑表达式；（3）化简变换逻辑表达式；（4）根据表达式画出逻辑图。
3. 根据逻辑图选择集成电路芯片，并进行仿真调试。
（1）设计流程可参照例（2）选择不同的逻辑图，就会有不同的仿真电路，同理，实现同一功能的实际电路也会不同。
4. 仿真电路示例，如图1-80所示。
图1-80 三人投票表决仿真电路5．自己设计实训表格，将仿真结果填入表格中。
四．注意事项1．熟悉Multisim 10仿真软件的基本操作，了解各个元件的位置。
2．仿真仅仅是对电路设计的验证、调试，电路设计的关键在原理图的设计。
3. 想一想：针对本任务的设计题目，试用不同的逻辑电路图及不同的集成电路芯片实现本题目的要求。
五．实训考核任务：仿真设计三人投票表决电路班级姓名组号扣分记录得分项目配分考核要求评分细则正确连接电路20分能使用仿真软件，并能正确连接电路1．不会使用仿真软件扣10分2．未能正确连接电路扣5分能用与非门实现本题目的要求30分能正确进行仿真，能满足本题目的要求1．连接方法不正确，每处扣5分2．不能正确进行仿真，扣5分3．结果不准确，每次扣5分能用或门30能正确进行仿真，1．连接方法不正确，每处。
项目二 3人表决器的原理图输入设计
二、项目资讯
可编程逻辑器件的设计应用流程
包括设计准备、设计输 入、设计处理和器件编 程四个步骤
相应的功能仿真（前仿 真）、时序仿真（后仿 真）和器件测试三个设 计验证过程。
三、项目分析
1.电路功能分析
3人表决器属于组合逻辑电路，其功能如下所示。
Y ABC ABC ABC ABC
A A BC ABC ABC
教师评价+自评
能正确使用Quartus II软件综 合、编译、仿真并下载程序到 学习板，能正确调试电路，达 到项目要求。
4．项目总结报 告（10%）
5．职业素养（ 25%）
教师评价
格式符合标准、内容完整、有 详细过程记录和分析，并能提 出一些新的建议。
教师评价+自评+ 互评
安全、文明工作，具有良好的 职业操守，学习积极性高，遵 守纪律，虚心好学，具有良好 的团队合作精神，热心帮助同 学，能用专业语言准确、流利 地进行交流
楚、准确。
五、项目评价与总结提高
2.项目总结
表决器属于组合逻辑，在进行原理图设计时，可以采用真值 表->列公式(卡诺图)->最简表达式的步骤来进行设计。
Quartus II原理图设计的主要步骤包括：新建工程、建立编 辑原理图设计文件、编译、仿真及器件编程等。
3.拓展与提高
采用原理图输入方式，利用基本门电路实现2位比较器。 采用原理图输入方式，利用基本门电路实现8-3编码器。 采用原理图输入方式，利用基本门电路实现举重裁判器。
四、项目实施——2. 项目编译
(1) 分析综合
选择Processing→Start→Start Analysisi & Synthesis命令
项目1 三人表决器
项目1 三人表决器任务一认识三人表决器电路原理在我们的日常学习、工作和生活中，在对某一事件是否要进行时，有很多时候是根据多数人的意见和建议，通过投票表决方式来决定的。
例如：有事件Y，由A、B、C三人投票，多数人同意时，事件Y就通过，否则就不通过。
1．三人表决器原理电路：图1-1三人表决器电路原理图图中，开关A、B、C分别代表A、B、C三个人，绿发光管代表事件Y。
2．三人表决器工作原理：A、B、C输入1（即开关接+V CC ，高电平）时表示同意，输入0（即开关接地，低电平）时表示不同意；事件Y输出1（即绿色发光管发亮）时表示通过，输出0（即绿色发光管灭）时表示不能通过（此时红色发光管亮）。
思考：A、B、C三人中两人或两人以上同意的有几种可能性？根据实际情况列出三个人输入不同情况下，事件Y是否通过的表格（称逻辑真值表）。
输入（三人）输出（绿色发光管）A B C Y0（不同意）0（不同意）0（不同意）0（不发光）0（不同意）0（不同意）1（同意）0（不发光）0（不同意）1（同意）0（不同意）0（不发光）0（不同意）1（同意）1（同意）1（发光）1（同意）0（不同意）0（不同意）0（不发光）1（同意）0（不同意）1（同意）1（发光）1（同意）1（同意）0（不同意）1（发光）1（同意）1（同意）1（同意）1（发光）我们可以用逻辑表达式表示：Y=AB+AC+BC任务二元器件的认识与检测一．集成门电路的认识在电路的制作过程中，元器件的识别与检测是非常重要的一个环节。
逻辑门电路的相关知识见知识链接一。
1．集成引脚排列及引脚功能：如图1-2所示。
（a）74LS08（与门）引脚图（b）74LS32（或门）引脚图（c）74LS04（非门）引脚图图1-2 引脚功能图2．元器件、材料清单表1-1 三人表决器元件清单表序号名称型号规格数量测量结果1 集成块74LS08 12 74LS32 13 74LS04 14 集成插座14脚 35 发光二极管绿色 16 红色 17 万能板 18 开关单刀双掷 33．元器件的检测（1）门电路功能测试在数字实验箱上完成。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
LA B C A B C AC B ABC
③用卡诺图进行化简。
L AB C 0 1 00
01
1
④画出逻辑图 。
11 1 1
10
1
LA BBC AC
ABBCAC
⑤选择芯片并连接。
图 三人多数表决器逻辑图
TTL: 2输入与门：74LS00 4输入与非门：74LS20
6至数据选择器的地址输入端，即A=A2，B=A1，
C=A0。输出变量接至数据选择器的输出端，即L=Y。将逻辑函数L的 最小项表达式与74151的功能表相比较，
Y m 0 D 0 m 1 D 1 m 2 D 2 m 3 D 3 m 4 D 4 m 5 D 5 m 6 D 6 m 7 D 7
分析：
①设A、B、 C ：三人的意见。
输入 AB
同意为逻辑“1”；不同意为逻辑“0” 0 0
L：表决结果。
00
事件通过为逻辑“1”；没通过为逻辑“0”0 1
列出真值表如右表所示。
01
②由真值表写出逻辑表达式：
10 10
LA B C A B C AC B ABC 1 1
11
输出 CL
00 10 00 11 00 11 01 11
7
方法二（用译码器138和与非门74LS20设计）
LAB C A BCAC B AB A C BC A BCAC B ABC Y 3Y 5Y 6Y 7
用译码器138和与非门74LS20的实物接线图
8
方法三：（用8选1数据选择器74LS151实现设计）
LA B B C AC
L A B A B C C A C A B m B 3 m 5 C m 6 m 7
D0 0 D1 C D2 C D3 1
11
用数据选择器74LS153实现接线图
12
比较：
SSI设计
电路形式 复杂
需芯片 个数 多
接线 多
可靠性 一般
对芯片功能的 理解要求
低
MSI设计 比SSI简单 少
少 优于SSI
较高
结论:MSI设计优于SSI设计的。
13
.
3
二、三人表决电路设计
要求：设计一个三人表决电路，结果按“少数 服从多数”的原则决定。
方法：
（1） ：只用74LS00 ，74LS20实现。
（SSI设计）
（2） ：用74LS138和74LS20实现。
（MSI 设计）
（3） ：用74LS151或LS153实现。
（MSI 设计）
4
方法一（用SSI设计）： （用74LS00，74LS20）
显然，Y式中出现的最小项，对应的数据输入端应接1， Y式中没出现的最小项，对应的数据输入端应接0。即 D3=D5=D6=D7=1；D0=D1=D2=D4=0。
Y
Y
Y
74151
G A 2 A 1 A 0 D 7D 6 D 5 D 4D 3 D 2 D 1D 0
0
A BC
1
9
用数据选择器74LS151实现接线图
项目二：三人表决电路设计
1
一、设计思路
1．使用中、小规模集成电路来设计组合电路是最常 见的逻辑电路设计方法。设计组合电路的一般步骤如图所 示。
2
2．组合逻辑电路的设计
步骤：①根据对逻辑功能要求，列真值表
②由真值表写出逻辑表达式 ③根据要求化简和变换逻辑函数表达式 ④根据要求画出逻辑图 ⑤芯片选择，接成实物 ⑥分析并比较设计的优劣 设计目标：电路简单，所用器件最少,可靠性好等
10
方法四：（用4选1数据选择器74LS153实现
F A B C A B C AC B ABC
该逻辑函数含有三个逻辑变量，可选其 中的两个(A,B ) 作为数据选择器的地址 输入变量，一个(C) 作为数据输入变量。
YA B D 0A B1D A B D 2AB 3 D
将逻辑函数F整理后与Y比较，可得：