三输入异或门 EDA

三输入异或门

目录

一、电路逻辑功能 (2)

1.1、电路设计流程 (2)

1.2、真值表与表达式 (2)

1.3、电路逻辑图 (3)

1.4、线路图 (3)

1.5、ERC验证及T-Spice仿真 (4)

二、版图设计 (6)

2.1、总体版图设计流程 (6)

2.2、总体版图以及DRC验证 (7)

2.3、三输入异或门T-Spice仿真 (8)

三、三输入异或门版图设计的LVS验证 (9)

四、结论 (10)

一、电路逻辑功能

1.1、电路设计流程

1.2、真值表与表达式

表达式：Y =A⊕B⊕C=C B A+C B A+C B A+ABC

真值表：

A B C Y F

0 0 0 0 1 0 0 1 1 0 0 1 0 1 0

0 1 1 0 1

1 0 0 1 0 1 0 1 0 1 1 1 0 0 1 1 1 1 1 0

1.3、电路逻辑图

1.4、线路图

1.5、ERC验证及T-Spice仿真

二、版图设计

2.1、总体版图设计流程

操作步骤：

1．新建文件夹：在电脑E 盘新建文件夹，文件夹名为XOR。

2．打开L-Edit 软件：在桌面上双击L-Edit v13.0 快捷键，打开L-Edit v13.0 软件。3．另存新文件：选择File——Save As 命令，打开“另存为”对话框，在“保存在”下拉列表框中选择存储目录（存储在刚才新建的文件夹XOR中），在“文件名”文本框中输入文件名称，例如：XOR。

4．取代设定：选择File——Replace Setup 命令，单击出现的对话框的From file 下拉列表右侧的Browser按钮，选择d:\My Documents\Tanner EDA\Tanner Toolsv13.0\L-Edit and LVS\SPR\Lights\Layout\lights.tdb 文件，如图所示，再单击OK 按钮。接着出现一个警告对话框，按确定按钮，就可将lights.tdb 文件的设定选择性应用在目前编辑的文件，包括格点设定、图层设定等。

5．重新命名：将Cell0 的名称重新命名，可选择Cell——Rename 命令，打开 Rename Cell Cell0 对话框，将cell0 名称改成XOR。

6．复制组件：选择Cell——Copy 命令，打开Select Cell to Copy 对话框，单击其中的

Browser 按钮，在出现的对话框中选择第八次实验（反相器版图设计）所做的inv.tdb，再在Select Cell to Copy 对话框中选择Basecontactn 组件，如图所示，单击 OK 按钮，则可将Basecontactn 组件复制至ex13.tdb 文件中。之后再以同样的方式将Basecontactp、input、nmos、pmos、out 组件复制到ex13.tdb 文件中。

7．引用组件：引用上述复制的组件Basecontactn、Basecontactp、input、nmos、pmos、out，选择Cell——Instance 命令，打开Select Cell to Instance 对话框，可以看到，在组件列表中有这6 个组件，选择Basecontactn组件再单击 OK 按钮，可以看到编辑画面出现一个Basecontactn 组件。

8．编辑以上引用组件成与或非门版图：编辑出的与或非门版图如图所示，对其进行设计规则检查（DRC检查）直至无错误为止。

9．提取设置：提取设置主要是对将要提取出的SPICE 文件进行一些设置，选择 Tools——Extract Setup 命令，在弹出的Setup Extract 对话框的General 中勾选Extract Standard Rule Set，然后单击像铅笔图样的图标。点击图标后会弹出另外一个对话框，如下图所示。在Setup Extract Standard Rule Set 对话框的General 选项Extract definition file 下选择文件lights.ext

（d:\MyDocuments\TannerEDA\Tanner\Tools\v13.0\L-Edit\and\LVS\SPR\Lights\Layout\ lights.ext），其他不变。在Output 选项中把SPICE include statement 下面的文字清除即可。

10．提取SPICE 文件：选择 Tools——Extract 命令，即提取出了所画异或门版图的SPICE 文件。

11．打开SPICE 文件：进入E 盘ex13 文件夹中打开异或门 SPICE 文件。SPICE 文件如下图所示。

2.2、总体版图以及DRC验证

2.3、三输入异或门T-Spice仿真

逻辑图：

三、三输入异或门版图设计的LVS验证

四、结论

三输入一输出异或门版图设计是正确的，本次的论文课题主要为研究一个三输入异或门的电路与版图的具体设计与实现。采用EDA技术里的Tanner Tools软件工具对其进行整体设计，完成电路的设计后，由输出SPICE文件与W-Edit工具对进行模拟仿真；然后在绘制无误的版图及后续软件的基础上，同样进行模拟及仿真，并与之前的仿真结果进行在波形上的对比。

在此次的学习试验过程中，可以说在知识的了解与软件的应用方面收获颇多。不仅对三输入异或门与构成它的所有元器件的原理有了深入的了解，并且对Tanner软件的使用能力有了很大程度的提高。增强了我的独立操作、探索能力和解决困难的坚定与自信。这让我更进一步认识到自主探索学习的优势，只有亲自动手钻研，才能透彻了理解所涉及的知识。