半导体封装测试制程介绍

Ship
3. Final Test
Contact pushor Contact blade Dut socket
TESTER
IC 测试
Loadboard
Handler
TEST HEAD
Interface
Handler 必须与 tester 相结合(此动作叫 mount 机)及接上interfacer才能测试, 动作为handler 的手臂将DUT放入socket 此时 contact pushor下压, 使 DUT的脚正确与 socket 接触后, 送出 start 讯号, 透过 interface 给 tester, 测完后, tester 送回 binning 及EOT 讯号; handler做分动作. 客户产品的尺寸及脚同, handler 提供同的模具 (kits)供使用.
请点照片, 可观赏影片
请点照片, 可观赏影片
一. 半导体制作过程 (三)
ASSEMBLY HOUSE (封装厂)
晶割 (Wafer Saw) 1 黏晶 (Die Attach) 2 焊线 (Wire bond) 3 封胶 (Molding) 4 化学处 (电镀/合成/酸洗..) 脚成型 (Trim form) 6 印字 (Top Mark) 7 检测 (Inspection) 8
Final Test
Final Test
Final Test
Board Assembly
B/L Assembly
BoardBaidu NhomakorabeaInsertion & Assembly Board Testing
Finished Goods Inventory
Probing
Wafer Sort
Wafer Bank
Die Bank
3. Final Test Process Flow (1)
ASE & Other Assembly House
IQA IQA
Burn In Burn In
Final Test Final Test
QA QA
TESTING HOUSE Turn Key Business Solution Provider
表面粘著 (Surface Mount Technology) 板子组装 (PCB Module)
PRODUCTION LINE (成品组装厂)
最终产品 (Final Product)
2. Wafer Sort (Probing)
Test Head Tester
晶圆测试
Loadboard Probe Card Wafer Probe Chuck Prober Interface
Sample CP2 or 100% Cp2
Off Line Inking
Next
ASE TEST ASE TEST
Bake Cassette Transfer & Baking
Standard Wafer Sort Flow Chart ( 2 of 2 )
Wafer Visual Inspection Packing and Packing QA Sort Data Reporting
3. Final Test Process Flow (2)
Front End: W/S, F/T, B/I
Top_mark Top_mark
Lead Scan Lead Scan
Bake Bake
T&R T&R
Pack Pack
TESTING HOUSE Turn Key Business Solution Provider
2. Standard Wafer Sort Flow Chart ASE TEST ASE TEST
ASET Wafer Bank IQA
(1 of 2)
Wafer ID sorting Circuit Probing (CP1 & CP2)
Yield Judgement
Laser Repair
ASE TEST
Thanks for your attention.
�
当 probe card 的探针正确接触wafer 内一颗 die的每个bondpads后, 送出start 讯号透过 Interface 给 tester 开始测试, tester 完成测试送回分讯号 ( End of test) 给Prober, 产时必须 tester 与 prober 做结(docking) 才 能测试.
Assembly
Bin Inventory
ASE TEST
ASESH Inc.
Y2002.10.29
半导体/封装/测试制程简报
1. 半导体制作过程 2. Wafer Sort & Process Flow 3. Final Test & Process Flow
Page: 2
ASE TEST Inc. Internal Use Only
请点照片, 可观赏影片
5
一. 半导体制作过程 (四)
TESTING HOUSE (测试厂)
晶圆测试 (Wafer Sort) 化实验 (Burn In) 最终测试 (Final Test) 外观检测 (V/M Inspection)
请点照片, 可观赏影片
Final Test
请点文字, 可观赏影片
B/L ASSEMBLY (板子组装厂)
ASESH, Inc.
半导体/封装/测试制程介绍
EDITOR: Apple Hwang
Product Design Design House
IC Design Test Program Materials Fab
Front Eng Fab
Wafer Fab
Wafer Sort
Assembly
Assembly
World Class Quality
一. 半导体制作过程 (一)
DESIGN HOUSE (设计厂)
产品需求 (Product Request) 电设计 (Circuit R&D) 电模拟 (Simulation) 电布图 (Circuit Layout) 布图模拟 (Layout Simulation)
光罩制作 (Mask) 晶柱成长 (Czochralski Growth) 晶圆片 (Wafer Slice)
请点照片, 可观赏影片
一. 半导体制作过程 (二)
WAFER FAB (晶元厂)
晶圆制程 (Wafer Process) – 氧化模成型 – 感光剂涂布 – 乾板设计组合 – 曝光显像 – 定影显像 – 蚀刻溶解 – 高温扩散 / 子植入 – 属蒸著 – 成型晶圆