xilinx FPGA的配置设计课件
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
xilinx FPGA的配置设计
5. Master Select MAP模式
• Master Serial MAP模式支持Virtex-Ⅱ等FPGA产 品。Master Serial MAP模式通过读取串行 PROM的数据，实现FPGA的在线配置。在 Master Select MAP模式中必须使用Xilinx公司专 用的 PROM。Master Serial MAP模式的配置时 钟 CCLK源于 FPGA内部。
• Master Serial模式支持Xilinx公司的所有 FPGA产品。 Master Serial模式通过读取串行 PROM的数据，实 现FPGA的在线配置。在 Master Serial模式中必须 使用Xilinx公司专用的 PROM。Master Serial模式的 配置时钟 CCLK源于 FPGA内部。
xilinx FPGA的配置设计
6. Slave Select MAP模式
• Slave Select MAP模式支持Virtex-Ⅱ等FPGA产品。 Slave Select MAP模式类似于 Master Serial MAP模 式，但其配置时钟CCLK由FPGA外部提供。在Slave Select MAP模式中需要其他可编程微控制器的支持。
• Virtex-Ⅱ系列器件的下载配置流程如图6.1.1所示， 主要包括：
（1）Power Up（加电） Power Up是Virtex-Ⅱ系列器件的加电过程。其中， 内核电压VCCINT＝1.5V，I／OBank 4的 VCCO和 VCCAUX的供电电压应大于 1.5V。
xilinx FPGA的配置设计
6.1 Xilinx的FPGA下载配置电路设计
• 6.1.1 Xilinx FPGA的下载配置模式 针对不同的器件类型和应用场合，Xilinx公司为其 FPGA系列产品提供了多种下载配置模式，如下所 示：
xilinx FPGA的配置设计
1. JTAG模式
• JTAG模式是基于 IEEE1149.1和 IEEE1532的下载配 置模式，通过TDI（数据输入）、TDO（数据输 出）、TMS（测试模式）和TCK（测试时钟）等四 根信号线实现FPGA的下载与配置。在JATG模式中 需要其他可编程微控制器的支持。
xilinx FPGA的配置设计
知识要点：
• 下载配置模式 • 下载配置流程 • 下载电缆 • 配置芯片 • 配置电路设计
xilinx FPGA的配置设计
教学建议:Baidu Nhomakorabea
• 本章的重点是掌握Xilinx公司和Altera公司的FPGA 器件的下载配置电路设计。建议学时数为4学时。 注意区分Xilinx公司和Altera公司的FPGA器件的下 载配置电路设计的不同点。注意同一公司，不同 下载模式的下载配置电路的设计也是不同的。注 意不同型号的配置芯片使用方法以及配置电路的 设计，多个器件配置电路的连接方法。本章给出 了一些典型的设计例，学习中可以通过改变器件 型号和配置模式，进行配置电路设计的练习，加 深对问题的理解。
xilinx FPGA的配置设计
2. Parallel模式
• Parallel模式仅支持Virtex系列和SpartanⅡ系列器 件，通过8bit的并行数据下载，实现FPGA的高速 配置。Parallel模式的配置时钟CCLK由FPGA外部提 供。
xilinx FPGA的配置设计
3. Master Serial模式
xilinx FPGA的配置设计
6.1.2 Virtex-Ⅱ系列器件下载配置电路设计
• Xilinx公司不同类型的FPGA器件下载配置模式不完 全相同， 下面以Virtex-Ⅱ系列器件为例说明Xilinx 公司的FPGA的下载配置设计过程。
xilinx FPGA的配置设计
Virtex-Ⅱ系列器件的下载配置流程
第6章 FPGA的下载配置电路设计
内容提要
• 本章介绍了Xilinx公司的FPGA下载配置模式， Virtex-Ⅱ系列器件下载配置流程、模式和电路设 计， Altera公司的下载电缆的结构和下载模式， Altera公司的下载电缆的配置电路设计，Altera公 司的配置芯片和配置芯片构成的配置电路设计。
下载配置时，需要对FPGA设计文件进行格式转换。在同 一个FPGA的下载配置电路中，为了满足不同应用 要求，可以通过改变FPGA的M2、M1和M0管脚连 接，实现FPGA下载配置模式的切换，即利用同一 下载配置电路可以实现多种下载配置模式。
xilinx FPGA的配置设计
• 在实际应用中，使用嵌入式下载配置方式，可以 节约成本和简化PCB板设计。嵌入式下载配置利用 微处理器或其他可编程控制器件，对FPGA产品进 行下载配置。在嵌入式下载配置过程中，M2、M1、 M0引脚端应设置为JTAG、Slave Serial或 Slave Select MAP模式，下载配置的数据可以存放在 Xilinx公司专用PROM或其他存储器件中。当M2、 M1、M0设置为 Slave Serial模式时，通过控制 PROG＿B引脚端，可以实现FPGA的重新配置。当 M2、M1、M0设置为 Slave Select MAP模式时，通 过控制 PROG＿B、RDWR＿B和 CS＿B引脚端，可 以实现FPGA的重新配置和部分配置。
xilinx FPGA的配置设计
4. Slave Serial模式
• Slave Serial模式支持Xilinx公司的所有 FPGA产品。 Slave Serial模式类似于 Master Serial模式，但其配 置时钟CCLK由FPGA外部提供。在Slave Serial模式 中需要其他可编程微控制器支持。
xilinx FPGA的配置设计
6.1.1 Xilinx FPGA的下载配置模式
• Xilinx公司提供两种PROM对其FPGA系列产品进行在线配置。 其中，XC1800系列PROM可多次擦写，支持JTAG在线编程。 XC1700系列PROM为一次性编程器件，不支持JTAG在线编 程。使用第三方编程器对Xilinx公司的PROM系列产品进行
5. Master Select MAP模式
• Master Serial MAP模式支持Virtex-Ⅱ等FPGA产 品。Master Serial MAP模式通过读取串行 PROM的数据，实现FPGA的在线配置。在 Master Select MAP模式中必须使用Xilinx公司专 用的 PROM。Master Serial MAP模式的配置时 钟 CCLK源于 FPGA内部。
• Master Serial模式支持Xilinx公司的所有 FPGA产品。 Master Serial模式通过读取串行 PROM的数据，实 现FPGA的在线配置。在 Master Serial模式中必须 使用Xilinx公司专用的 PROM。Master Serial模式的 配置时钟 CCLK源于 FPGA内部。
xilinx FPGA的配置设计
6. Slave Select MAP模式
• Slave Select MAP模式支持Virtex-Ⅱ等FPGA产品。 Slave Select MAP模式类似于 Master Serial MAP模 式，但其配置时钟CCLK由FPGA外部提供。在Slave Select MAP模式中需要其他可编程微控制器的支持。
• Virtex-Ⅱ系列器件的下载配置流程如图6.1.1所示， 主要包括：
（1）Power Up（加电） Power Up是Virtex-Ⅱ系列器件的加电过程。其中， 内核电压VCCINT＝1.5V，I／OBank 4的 VCCO和 VCCAUX的供电电压应大于 1.5V。
xilinx FPGA的配置设计
6.1 Xilinx的FPGA下载配置电路设计
• 6.1.1 Xilinx FPGA的下载配置模式 针对不同的器件类型和应用场合，Xilinx公司为其 FPGA系列产品提供了多种下载配置模式，如下所 示：
xilinx FPGA的配置设计
1. JTAG模式
• JTAG模式是基于 IEEE1149.1和 IEEE1532的下载配 置模式，通过TDI（数据输入）、TDO（数据输 出）、TMS（测试模式）和TCK（测试时钟）等四 根信号线实现FPGA的下载与配置。在JATG模式中 需要其他可编程微控制器的支持。
xilinx FPGA的配置设计
知识要点：
• 下载配置模式 • 下载配置流程 • 下载电缆 • 配置芯片 • 配置电路设计
xilinx FPGA的配置设计
教学建议:Baidu Nhomakorabea
• 本章的重点是掌握Xilinx公司和Altera公司的FPGA 器件的下载配置电路设计。建议学时数为4学时。 注意区分Xilinx公司和Altera公司的FPGA器件的下 载配置电路设计的不同点。注意同一公司，不同 下载模式的下载配置电路的设计也是不同的。注 意不同型号的配置芯片使用方法以及配置电路的 设计，多个器件配置电路的连接方法。本章给出 了一些典型的设计例，学习中可以通过改变器件 型号和配置模式，进行配置电路设计的练习，加 深对问题的理解。
xilinx FPGA的配置设计
2. Parallel模式
• Parallel模式仅支持Virtex系列和SpartanⅡ系列器 件，通过8bit的并行数据下载，实现FPGA的高速 配置。Parallel模式的配置时钟CCLK由FPGA外部提 供。
xilinx FPGA的配置设计
3. Master Serial模式
xilinx FPGA的配置设计
6.1.2 Virtex-Ⅱ系列器件下载配置电路设计
• Xilinx公司不同类型的FPGA器件下载配置模式不完 全相同， 下面以Virtex-Ⅱ系列器件为例说明Xilinx 公司的FPGA的下载配置设计过程。
xilinx FPGA的配置设计
Virtex-Ⅱ系列器件的下载配置流程
第6章 FPGA的下载配置电路设计
内容提要
• 本章介绍了Xilinx公司的FPGA下载配置模式， Virtex-Ⅱ系列器件下载配置流程、模式和电路设 计， Altera公司的下载电缆的结构和下载模式， Altera公司的下载电缆的配置电路设计，Altera公 司的配置芯片和配置芯片构成的配置电路设计。
下载配置时，需要对FPGA设计文件进行格式转换。在同 一个FPGA的下载配置电路中，为了满足不同应用 要求，可以通过改变FPGA的M2、M1和M0管脚连 接，实现FPGA下载配置模式的切换，即利用同一 下载配置电路可以实现多种下载配置模式。
xilinx FPGA的配置设计
• 在实际应用中，使用嵌入式下载配置方式，可以 节约成本和简化PCB板设计。嵌入式下载配置利用 微处理器或其他可编程控制器件，对FPGA产品进 行下载配置。在嵌入式下载配置过程中，M2、M1、 M0引脚端应设置为JTAG、Slave Serial或 Slave Select MAP模式，下载配置的数据可以存放在 Xilinx公司专用PROM或其他存储器件中。当M2、 M1、M0设置为 Slave Serial模式时，通过控制 PROG＿B引脚端，可以实现FPGA的重新配置。当 M2、M1、M0设置为 Slave Select MAP模式时，通 过控制 PROG＿B、RDWR＿B和 CS＿B引脚端，可 以实现FPGA的重新配置和部分配置。
xilinx FPGA的配置设计
4. Slave Serial模式
• Slave Serial模式支持Xilinx公司的所有 FPGA产品。 Slave Serial模式类似于 Master Serial模式，但其配 置时钟CCLK由FPGA外部提供。在Slave Serial模式 中需要其他可编程微控制器支持。
xilinx FPGA的配置设计
6.1.1 Xilinx FPGA的下载配置模式
• Xilinx公司提供两种PROM对其FPGA系列产品进行在线配置。 其中，XC1800系列PROM可多次擦写，支持JTAG在线编程。 XC1700系列PROM为一次性编程器件，不支持JTAG在线编 程。使用第三方编程器对Xilinx公司的PROM系列产品进行