计算机组成原理第4章主存储器
计算机组成原理第四章作业答案
第四章作业答案解释概念：主存、辅存，Cache, RAM, SRAM, DRAM, ROM, PROM ,EPROM ,EEPROM CDROM, Flash Memory.解：1主存：主存又称为内存，直接与CPU交换信息。
2辅存：辅存可作为主存的后备存储器，不直接与CPU交换信息，容量比主存大，速度比主存慢。
3 Cache: Cache缓存是为了解决主存和CPU的速度匹配、提高访存速度的一种存储器。
它设在主存和CPU之间，速度比主存快，容量比主存小，存放CPU最近期要用的信息。
4 RAM; RAM是随机存取存储器，在程序的执行过程中既可读出信息又可写入信息。
5 SRAM: 是静态RAM，属于随机存取存储器，在程序的执行过程中既可读出信息又可写入信息。
靠触发器原理存储信息，只要不掉电，信息就不会丢失。
6 DRAM 是动态RAM，属于随机存取存储器，在程序的执行过程中既可读出信息又可写入信息。
靠电容存储电荷原理存储信息，即使电源不掉电，由于电容要放电，信息就会丢失，故需再生。
7 ROM: 是只读存储器，在程序执行过程中只能读出信息，不能写入信息。
8 PROM: 是可一次性编程的只读存储器。
9 EPROM 是可擦洗的只读存储器，可多次编程。
10 EEPROM: 即电可改写型只读存储器，可多次编程。
11 CDROM 即只读型光盘存储器。
12 Flash Memory 即可擦写、非易失性的存储器。
存储器的层次结构主要体现在什么地方？为什么要分这些层次？计算机如何管理这些层次？答：存储器的层次结构主要体现在Cache—主存和主存—辅存这两个存储层次上。
Cache—主存层次在存储系统中主要对CPU访存起加速作用，即从整体运行的效果分析，CPU访存速度加快，接近于Cache的速度，而寻址空间和位价却接近于主存。
主存—辅存层次在存储系统中主要起扩容作用，即从程序员的角度看，他所使用的存储器其容量和位价接近于辅存，而速度接近于主存。
计算机组成原理第四章存储系统(一)(含答案)
第四章、存储系统（一）4.1 存储系统层次结构随堂测验1、哈弗结构（Harvard Architecture）是指（）（单选）A、数据和指令分别存放B、数据和指令统一存放C、指令和数据分时存放D、指令和数据串行存放2、如果一个被访问的存储单元，很快会再次被访问，这种局部性是（）（单选）A、时间局部性B、空间局部性C、数据局部性D、程序局部性3、下列关于存储系统层次结构的描述中正确的是（）（多选）A、存储系统层次结构由Cache 、主存、辅助存储器三级体系构成B、存储系统层次结构缓解了主存容量不足和速度不快的问题C、构建存储系统层次结构的的原理是局部性原理D、构建存储系统层次结构还有利于降低存储系统的价格4、下列属于加剧CPU和主存之间速度差异的原因的是（）（多选）A、由于技术与工作原理不同，CPU增速度明显高于主存增速率B、指令执行过程中CPU需要多次访问主存C、辅存容量不断增加D、辅存速度太慢5、下列关于局部性的描述中正确的是（）（多选）A、局部性包括时间局部行和空间局部性B、局部性是保证存储系统层次结构高效的基础C、顺序程序结构具有空间局部性D、循环程序结构具有时间局部性4.2 主存中的数据组织随堂测验1、设存储字长为64位,对short 变量长度为16位，数据存储按整数边界对齐，关于short 变量j 在主存中地址的下列描述中正确的是（）（此题为多选题）A、j的物理地址mod 8 = 0B、j的物理地址mod 8 = 1C、j的物理地址mod 8 = 2D、j的物理地址mod 8 = 32、设存储字长为64位,对char 变量长度为8位，数据存储按整数边界对齐，关于char 变量j 在主存中地址的下列描述中正确的是（）（此题为多选题）A、j的物理地址mod 8 = 0B、j的物理地址mod 8 = 1C、j的物理地址mod 8 = 2D、j的物理地址mod 8 = 33、下列关于大端与小端模式的描述中，正确的是（）（此题为多选题）A、大端模式(Big-endian)是指数据的低位保存在内存的高地址中，而数据的高位，保存在内存的低地址中B、小端模式(Little-endian)是指数据的低位保存在内存的低地址中，而数据的高位保存在内存的高地址中C、0x12345678 按大端模式存放时，其所在存储单元最低字节单元存放的数据是0x12D、0x12345678 按小端模式存放时，其所在存储单元最高字节单元存放的数据是0x124、下列关于存储字长的描述中正确的是（）（此题为多选题）A、主存一个单元能存储的二进制位数的最大值B、存储字长与所存放的数据类型有关C、存储字长等于存储在主存中数据类型包含的二进制位数D、存储字长一般应是字节的整数倍5、某计算机按字节编址，数据按整数边界存放，可通过设置使其采用小端方式或大端方式，有一个float 型变量的地址为FFFF C000H ,数据X = 12345678H，无论采用大端还是小段方式，在内存单元FFFF C001H，一定不会存放的数是（）（此题为多选题）A、12HB、34HC、56HD、78H4.3 静态存储器工作原理随堂测验1、某计算机字长16位，其存储器容量为64KB，按字编址时，其寻址范围是（）（单选）A、64KB、32KBC、32KD、64KB2、一个16K*32位的SRAM存储芯片，其数据线和地址线之和为（）（单选）A、48B、46C、36D、39。
计算机组成原理第四章部分课后题答案（唐朔飞版）
计算机组成原理第四章部分课后题答案（唐朔飞版）4.1 解释概念：主存、辅存、Cache、RAM、SRAM、DRAM、ROM、PROM、EPROM、EEPROM、CDROM、Flash Memory。
主存：⽤于存放数据和指令，并能由中央处理器直接随机存取，包括存储器体M、各种逻辑部件、控制电路等辅存：辅助存储器，⼜称为外部存储器（需要通过I/O系统与之交换数据）。
存储容量⼤、成本低、存取速度慢，以及可以永久地脱机保存信息。
主要包括磁表⾯存储器、软盘存储器、磁带存储设备、光盘存储设备。
Cache：⾼速缓冲存储器，⽐主存储器体积⼩但速度快，⽤于保有从主存储器得到指令的副本很可能在下⼀步为处理器所需的专⽤缓冲器。
RAM：(Random Access Memory)随机存储器。
存储单元的内容可按需随意取出或存⼊，且存取的速度与存储单元的位置⽆关的存储器。
这种存储器在断电时将丢失其存储内容，故主要⽤于存储短时间使⽤的程序。
按照存储信息的不同，随机存储器⼜分为静态随机存储器（StaticRAM,SRAM)和动态随机存储器（Dynamic RAM,DRAM)。
SRAM：(Static Random Access Memory)它是⼀种具有静⽌存取功能的内存，不需要刷新电路即能保存它内部存储的数据。
DRAM：(Dynamic Random Access Memory)，即动态随机存取存储器最为常见的系统内存。
DRAM 只能将数据保持很短的时间。
为了保持数据，DRAM使⽤电容存储，所以必须隔⼀段时间刷新（refresh）⼀次，如果存储单元没有被刷新，存储的信息就会丢失。
（关机就会丢失数据）ROM：只读内存（Read-Only Memory）的简称，是⼀种只能读出事先所存数据的固态半导体存储器。
其特性是⼀旦储存资料就⽆法再将之改变或删除。
通常⽤在不需经常变更资料的电⼦或电脑系统中，资料并且不会因为电源关闭⽽消失。
PROM：(Programmable Read-Only Memory)－可编程只读存储器，也叫One-Time Programmable (OTP)ROM“⼀次可编程只读存储器”，是⼀种可以⽤程序操作的只读内存。
曹红根《计算机组成原理》第 4 章 存储器系统
求，但不满足单元数的要求。需要4片16K×8位的芯片采用字扩充
方式来构成存储器。
64K×8位的存储器需要16位地址线A15～A0，而16K×8位的芯片的 片内地址线为14根，所以用16位地址线中的低14位A13～A0进行片 内寻址，高两位地址A15、A14用于选择芯片，即选片寻址。 设存储器从0000H开始连续编址，则四块芯片的地址分配：
• 计算机发展的重要问题之一，就是如何设计 容量大、速度快、价格低的存储器。
2020/4/3
3
4.1.1 存储器分类
1．按与CPU的连接和功能分类
(1)主存储器
CPU能够直接访问的存储器。用于存放当前 运行的程序和数据。简称内存或主存。
(2)辅助存储器
为解决主存容量不足而设置的存储器，用
于存放当前不参加运行的程序和数据。当需要
对应位上。
② 将各芯片的数据线单独列出，分别接到数据总线的
对应位。
2020/4/3
39
例：用2114存储器芯片构成1K×8位的存储器。 2114为1K×4位的芯片，现存储器要求容量为1K×8位，单
元数满足，位数不满足，需要1K×8/1K×4＝2片 2114来 构成存储器。
1K×8位的存储器共需8根数据线D7～D0，两片2114各自的4 根数据线分别用于连接D7～D4和D3～D0。 2114本身具有10根地址线，称为片内地址线，与存储器要
2ms（128 行全部刷新一遍）
异步式刷新既充分利用2ms的最大刷新间隔，保 持存储系统的高速性，又大大缩短了主机的 “死区”，所以是一种最常用的刷新方式。
2020/4/3
36
4.2.4 半导体存储器的组成
由于一块存储器芯片的容量总是有限的，因此一个 存储器总是由一定数量的存储器芯片构成。 要组成一个主存储器，需要考虑的问题： ① 如何选择芯片 根据存取速度、存储容量、电源 电压、功耗及成本等 方面的要求进行芯片的选择。 ② 所需的芯片数量：
计算机组成原理第四章存储系统(一)(含答案)
计算机组成原理第四章存储系统(一)(含答案)4.1存储系统层次结构随堂测验1、哈弗结构（Harvard Architecture）是指（）（单选）A、数据和指令分别存放B、数据和指令统一存放C、指令和数据分时存放D、指令和数据串行存放2、如果一个被访问的存储单元，很快会再次被访问，这种局部性是（）（单选）A、时间局部性B、空间局部性C、数据局部性D、程序局部性3、下列关于存储系统层次结构的描述中正确的是（）（多选）A、存储系统层次结构由Cache、主存、辅助存储器三级体系构成B、存储系统层次结构缓解了主存容量不足和速度不快的问题C、构建存储系统层次结构的的原理是局部性原理D、构建存储系统层次结构还有利于降低存储系统的价格4、下列属于加剧CPU和主存之间速度差异的原因的是（）（多选）A、由于技术与工作原理不同，CPU增速度明显高于主存增速率B、指令执行过程中CPU需要多次访问主存C、辅存容量不断增长D、辅存速度太慢5、下列关于局部性的描述中正确的是（）（多选）A、局部性包括时间局部行和空间局部性B、局部性是保证存储系统层次结构高效的基础C、顺序程序结构具有空间局部性D、循环程序结构具有时间局部性4.2主存中的数据组织随堂测验1、设存储字长为64位,对short变量长度为16位，数据存储按整数边界对齐，关于short变量j在主存中地址的下列描述中正确的是（）（此题为多选题）A、j的物理地址mod 8 = 0B、j的物理地址mod 8 = 1C、j的物理地址mod 8 = 2D、j的物理地址mod 8 = 312、设存储字长为64位,对char变量长度为8位，数据存储按整数边界对齐，关于char变量j在主存中地址的下列描绘中精确的是（）（此题为多项选择题）A、j的物理地址mod 8 = 0B、j的物理地址mod 8 = 1C、j的物理地址mod 8 = 2D、j的物理地址mod 8 = 33、下列关于大端与小端模式的描述中，正确的是（）（此题为多选题）A、大端模式(Big-endian)是指数据的低位保存在内存的高地址中，而数据的高位，保存在内存的低地址中B、小端形式(Little-endian)是指数据的低位保存在内存的低地址中，而数据的高位保存在内存的高地址中C、0xxxxxxxxx按大端模式存放时，其所在存储单元最低字节单元存放的数据是0x12D、0xxxxxxxxx按小端模式存放时，其所在存储单元最高字节单元存放的数据是0x124、下列关于存储字长的描述中正确的是（）（此题为多选题）A、主存一个单元能存储的二进制位数的最大值B、存储字长与所存放的数据类型有关C、存储字长等于存储在主存中数据类型包含的二进制位数D、存储字长普通应是字节的整数倍5、某计算机按字节编址，数据按整数边界存放，可通过设置使其采用小端方式或大端方式，有一个float型变量的地址为FFFF C000H。
1-3-4-5计算机组成原理课后习题答案
第一章计算机系统概论习题答案1、答：计算机系统由硬件和软件两大部分组成。
硬件即指计算机的实体部分，它由看得见摸的着的各种电子元器件，各类光电、机设备的实物组成，如主机、外设等。
软件时看不见摸不着的，由人们事先编制成具有各类特殊功能的信息组成，用来充分发挥硬件功能，提高机器工作效率，便于人们使用机器，指挥整个计算机硬件系统工作的程序集合。
软件和硬件都很重要。
2、答：从计算机系统的层次结构来看，它通常可有五个以上的不同级组成，每一个上都能进行程序设计。
由下至上可排序为：第一级微程序机器级，微指令由硬件直接执行；第二级传统机器级，用微程序解释机器指令；第三级操作系统级，一般用机器语言程序解释作业控制语句；第四级汇编语言机器级，这一级由汇编程序支持和执行；第五级高级语言机器级，采用高级语言，由各种高级语言编译程序支持和执行，还可以有第六级应用语言机器级，采用各种面向问题的应用语言。
3、答：机器语言由0、1代码组成，是机器能识别的一种语言。
汇编语言是面向机器的语言，它由一些特殊的符号表示指令，高级语言是面向用户的语言，它是一种接近于数学的语言，直观，通用，与具体机器无关。
4、答：计算机组成是指如何实现计算机体系结构所体现的属性，它包含了许多对程序员来说是透明的硬件细节。
计算机体系结构是指那些能够被程序员所见到的计算机系统的属性，即概念性的结构与功能特性，通常是指用机器语言编程的程序员所看到的传统机器的属性，包括指令集、数据类型、存储器寻址技术、I/O机理等等，大都属于抽象的属性。
5、答：特点是：(1) 计算机由运算器、存储器、控制器和输入设备、输出设备五大部件组成(2) 指令和数据以同等的地位存放于存储器内，并可以按地址寻访(3) 指令和数据均可以用二进制代码表示(4) 指令由操作码和地址码组成，操作码用来表示操作的性质，地址码用来表示操作数所在存储器中的位置(5) 指令在存储器内按顺序存放。
通常，指令是顺序执行的，在特定情况下，可根据运算结果或根据设定的条件改变执行顺序(6) 机器以运算器为中心，输入输出设备与存储器的数据传送通过运算器。
计算机组成原理第4章主存储器(00001)资料讲解
CS
WE
DOUT
片选读时间 taCS
CPU必须在这段时 间内取走数据
片禁止到输出的传 输延迟tPLH CS→DOUT
15
1. 静态存储器（SRAM）（6）
(2) 开关特性
写周期时序 地址对写允许WE的保持时间 th Adr
地址对写允许WE的建立时间 tsu
Adr
Adr
CS
WE
最小写允许宽度tWWE
保持1，0 的双稳态 电路
存储单元
9
1. 静态存储器（SRAM）
MOS管是金属(Metal)—氧化物(Oxid)—半导体(Semiconductor) 场效应晶体管，或者称S管有三个极：源极S（Source）、漏极D（Drian）和栅极G（Gate）.
器
控制电路
0 … 31
读/写电路 Y地址译码
CS WE DIN H ×× LLL LLH L H×
DOUT H H H DOUT
操作方式
未选 写“0” 写“1”
读
WE CS
A5 … A9
14
1. 静态存储器（SRAM）（5）
(2) 开关特性
读周期时序
Adr
地址对片选的建立时间 tsu Adr→CS
27
4.6 非易失性半导体存储器（4）
3．可擦可编程序的只读存储器（EPROM） 为了能修改ROM中的内容，出现了EPROM。其原理：
VPP(+12V)
控制栅 浮置栅
5～7V
源n+
漏n+
P型基片
28
4.6 非易失性半导体存储器（5）
3．可擦可编程序的只读存储器（EPROM） 存储1，0的原理：
山东大学计算机组成原理第四章作业题及参考答案
第四章部分作业题参考答案4.3 存储器的层次结构主要体现在什么地方？为什么要分这些层次？计算机如何管理这些层次？答：1）存储器的层次结构主要体现在Cache—主存和主存—辅存这两个存储层次上。
2）Cache—主存层次主要解决CPU和主存速度不匹配的问题，在存储系统中主要对CPU访存起加速作用。
从CPU的角度看，该层次的速度接近于Cache，而容量和每位价格却接近于主存。
这就解决了存储器的高速度和低成本之间的矛盾；主存—辅存层次主要解决存储系统的容量问题，在存储系统中主要起扩容作用。
从程序员的角度看，其所使用的存储器的容量和每位价格接近于辅存，而速度接近于主存。
该层次解决了大容量和低成本之间的矛盾。
3）主存与Cache之间的数据调度是由硬件自动完成的，对程序员是透明的。
而主存—辅存之间的数据调动，是由硬件和操作系统共同完成的。
换言之，即采用虚拟存储技术实现。
4.5 什么是存储器的带宽？若存储器的数据总线宽度为32位，存取周期为200ns，则存储器的带宽是多少？答：1）存储器的带宽指单位时间内存储器存取的信息量。
2）存储器带宽= 1/200ns ×32位= 160M位/秒= 20MB/S （此处1M=106 ）4.7 题目略。
解：地址线和数据线的总和= 14 + 32 = 46根各需128、32、32、32、16和8片。
4.8试比较静态RAM和动态RAM。
答案要点：1）静态RAM的特点：依靠双稳态触发器保存信息，不断电信息不丢失；功耗较大，集成度较低，速度快，每位价格高，适合于作Cache或存取速度要求较高的小容量主存。
2）动态RAM的特点：依靠电容存储电荷来保存信息，需刷新电路进行动态刷新；功耗较小，集成度高，每位价格较低，适合于作大容量主存。
4.14 题目略解：1）256KB ；2）8块模板；3）16片；4）128片；5）CPU 通过最高3位地址译码选模板，次高3位地址译码选择模板内芯片。
计算机组成原理——主存储器4
主存储器
4.1 主存储器的全机中心地位 主存与CPU 主存与I/O设备 主存与多处理机
存储器分类
1. 按存储介质分类
(1) 半导体存储器 (2) 磁表面存储器 (3) 磁芯存储器 (4) 光盘存储器 TTL 、MOS 磁头、 磁头、载磁体 硬磁材料、 硬磁材料、环状元件 激光、 激光、磁光材料
4.6
非易失型半导体存储器（ROM） 非易失型半导体存储器（ROM）
存储器名 ROM PROM EPROM 功能 只读不能写 一次性写入 可多次写入、读出 存储原理 以元件有无表 示0、1 以熔丝接通、 断开表示0、1 写:以漏源极间 有无导电沟道 存储0、1 擦:紫外线使浮 置栅电荷泄漏 写：同EPROM 擦：电擦除 写：同EPROM 擦：电一次性 整体或分区擦 除（幻灯） 存储单元元件 二极管或晶体 管 熔丝 幻灯上所示的 管子
3. 按在计算机中的作用分类
RAM 静态 RAM 动态 RAM MROM PROM EPROM EEPROM
主存储器
ROM
存 储 器
Flash Memory
高速缓冲存储器（ 高速缓冲存储器（Cache） ） 辅助存储器 磁盘 磁带 光盘
二、存储器的层次结构
1. 存储器三个主要特性的关系
／ 速度 容量 价格 位 CPU 寄存器 存 主存 CPU 机 主 快 小 高
举例 画出用16K*8位的芯片组成64K*8 16K*8位的芯片组成64K*8位存储器的连接图 画出用16K*8位的芯片组成64K*8位存储器的连接图
A15 A14 A13 A0 WE
译 码 器
CS R/W
CS R/W
CS R/W
CS R/W D0-D7
字扩展的几点结论
计算机组成原理4第四章存储器PPT课件精选全文
4.2
11
4.2
请问： 主机存储容量为4GB，按字节寻址，其地址线 位数应为多少位？数据线位数多少位？ 按字寻址（16位为一个字）,则地址线和数据线 各是多少根呢？
12
数据在主存中的存放
设存储字长为64位（8个字节），即一个存 取周期最多能够从主存读或写64位数据。
读写的数据有4种不同长度:
字节 半字 单字 双字
34
3. 动态 RAM 和静态 RAM 的比较
主存
DRAM
SRAM
存储原理
电容
触发器
集成度
高
低
芯片引脚
少
多
功耗
小
大
价格
低
高
速度
慢
快
刷新
有
无
4.2
缓存
35
内容回顾: 半导体存储芯片的基本结构 4.2
…… ……
地
译
存
读
数
址
码
储
写
据
线
驱
矩
电
线
动
阵
路
片选线
读/写控制线
地址线（单向） 数据线（双向） 芯片容量
D0
…… D 7
22
(2) 重合法（1K*1位重合法存储器芯片）
0 A4
0,00
…
0,31
0 A3
X 地
X0
32×32
… …
0址
矩阵
A2
译
0码
31,0
…
31,31
A1
器 X 31
0 A0
Y0 Y 地址译码器 Y31 A 9 0A 8 0A 7 0A 6 0A 5 0
计算机组成原理第4章 存储系统
第四章存储系统4.1概述4.1.1技术指标4.1.2层次结构4.1.3存储器分类存储器是计算机系统中的记忆设备，用来存放程序和数据。
构成存储器的存储介质，目前主要采用半导体器件和磁性材料。
一个双稳态半导体电路或一个CMOS晶体管或磁性材料的存储元，均可以存储一位二进制代码。
这个二进制代码位是存储器中最小的存储单位，称为一个存储位或存储元。
由若干个存储元组成一个存储单元，然后再由许多存储单元组成一个存储器。
根据存储材料的性能及使用方法不同，存储器有各种不同的分类方法。
(1)按存储介质分作为存储介质的基本要求，必须有两个明显区别的物理状态，分别用来表示二进制的代码0和1。
另一方面，存储器的存取速度又取决于这种物理状态的改变速度。
目前使用的存储介质主要是半导体器件和磁性材料。
用半导体器件组成的存储器称为半导体存储器。
用磁性材料做成的存储器称为磁表面存储器，如磁盘存储器和磁带存储器。
(2)按存取方式分如果存储器中任何存储单元的内容都能被随机存取，且存取时间和存储单元的物理位置无关，这种存储器称为随机存储器。
半导体存储器是随机存储器。
如果存储器只能按某种顺序来存取，也就是说存取时间和存储单元的物理位置有关，这种存储器称为顺序存储器。
如磁带存储器就是顺序存储器，它的存取周期较长。
磁盘存储器是半顺序存储器。
(3)按存储器的读写功能分有些半导体存储器存储的内容是固定不变的，即只能读出而不能写入，因此这种半导体存储器称为只读存储器(ROM)。
既能读出又能写人的半导体存储器，称为随机读写存储器(RAM)。
(4)按信息的可保存性分断电后信息即消失的存储器，称为非永久记忆的存储器。
断电后仍能保存信息的存储器，称为永久性记忆的存储器。
磁性材料做成的存储器是永久性存储器，半导体读写4.2 半导体随机读写存储器主存储器由半导体存储芯片构成，容量较小时可采用SRAM芯片，容量较大时一般采用DRAM芯片。
主存中的固化区采用ROM芯片，包括PROM、EPROM、EEPROM、等。
计算机组成原理第4章 主存储器
4.5 读/写存储器
VDD Xi
静态存储器(SRAM)
其中T1~T4组成两个反相器，构成双稳 态触发器，可存储一位二值信息。T5、 T6两只门控管相当于模拟开关，它们 的栅极接到字线上。由字选择线（行地 址译码器输出Xi ）控制该单元是否被 选中。还有两条位线连接到T5、T6 上 用来传送读写信号，T7、T8的开关状 态控制位线与输入/输出缓冲器间是否 接通,它们的开关状态受列译码器输出 Yj控制。
T3
T4
·
A
T1 T2
B
·
Bj
T8
T6
Bj
T7
D A3
Yj A1
D A2
R/W
I/O
计算机组成与结构
延安大学计算机学院
4.5 读/写存储器
计算机组成与结构
延安大学计算机学院
4.5 读/写存储器
静态存储器(SRAM)
计算机组成与结构
延安大学计算机学院
4.5 读/写存储器
动态存储器（DRAM）
计算机组成与结构
延安大学计算机学院
4.1 主存储器处于全机中心地位
在现代计算机中，主存储器处于全机中心地位，其原 因是：
当前计算机正在执行的程序和数据均存放在存储器中。 DMA(直接存储器存取)技术和输入/输出通道技术，在
存储器与输入/输出系统之间直接传送数据。
共享存储器的多处理机，利用存储器存放共享数据，
EEPROM：可用电擦除的可编程序只读存储器。
Flash Memory: 快擦型存储器(可以整块擦除，也可局部擦除)。
上述各种存储器中，RAM为“易失性存储器”，其余的 称为“非易失性存储器”(断电以后信息不会丢失)。
计算机组成原理 第4章 内存
4.1.3 按内存模块的不同标准分类
1. SDRAM（Synchronous DRAM，同步动 态随机存储器） SDRAM的工作频率与系统总线频率是同 步的，数据信号在每个脉冲的上升沿处传送 出去，其工作原理示意图，如图4-9所示。
图4-9 PC100 SDRAM工作原理示意图
2. DDR SDRAM（Dual Date Rate SDRAM， 双倍速率SDRAM） DDR SDRAM与SDRAM一样，也是与系 统总线时钟同步的。DDR内存采用100MHz 的核心频率，通过两条线路同步传输到I/O缓 存区（I/O Buffers），实现200MHz的数据 传输频率。由于是两路传输，所以可以预读 2bit数据。DDR SDRAM的工作原理示意图， 如图4-10所示。
1. ROM ROM是一种不靠电源保持数据，只能读取， 而不能随意改变内容的内存。ROM常用于存 储不需要经常更新的重要的信息，ROM中的 数据即使断电也不会丢失，例如主板的BIOS。 根据ROM的工作原理，又分为以下3类。 (1) ROM（掩模式只读存储器） (2) PROM（Programmable ROM，可编程 ROM） PROM芯片的外观，如图4-1所示。
4.1.2 按内存的外观分类
目前微机配件的DRAM有两种形式。 1. 双列直插封装内存芯片 DIP芯片一般用于286以下的微机，现在 只有在显示卡、硬盘等配件上才能见到它们， 如图4-5所示。
图4-5 DIP内存芯片
2. 内存条（内存模块） 内存条主要有两种接口类型：SIMM （Single Inline Memory Module，单边接触内 存模组），早期的30线、72线的内存条属于这 种接口类型；DIMM（Dual Inline Memory Module，双边接触内存模组），这种类型接口 的内存条的两边都有引脚。168线的SDRAM、 184线的DDR SDRAM、240线的DDR2 SDRAM内存条属于DIMM接口类型。所谓内存 条线数即是指引脚数。 SDRAM内存条用在Pentium II/III级别的微机 上，称SDRAM，常见容量有32MB、64MB、 128MB和256MB，如图4-6所示。
计算机组成原理第四章存储系统(二)(含答案)
第四章存储系统（二）4.6 多体交叉存储器随堂测验1、一个4体并行低位交叉存储器，每个模块的容量是64K×32位，存取周期为200ns，假定四个存储可以连续访问，以下说法中，（）是正确的。
（单选)A、在连续工作一段时间后，200ns内储器向CPU提供256位二进制信息B、连续工作一段时间后，200ns内存储器向CPU提供128位二进制信息C、在连续工作一段时间后，200ns存储器向CPU提供32位二进制信息D、以上答案都不正确2、下列关于多体交叉存储器的描述中，正确的是（）（多选）A、通过并行访问提高存储系统的访问速率B、通过增加数据总线的位数提高存储系统访问速率C、通过提高存储单体的速率提高存储系统的访问速率D、实现对不同存储单体数据的并行访问对数据的分布有要求3、为了通过交叉访问提高存储系的访问速率，必须满足下列条件（）（多选）A、采用低位地址交叉B、采用高位地址交叉C、满足局部性原理D、采用最优调度算法4、下图为能实现并行访问的多体交叉存储系统示意图。
设存储单体的存储周期为T1、存储系统的周期为T2、总线的传输周期为t . 下列描述中正确的是（）（多选）A、是高位多体交叉B、是低位多体交叉C、T1=T2D、CPU连续并行访问m个字的总时间为T1 + (m -1)t4.7 Cache的基本原理随堂测验1、为实现Cache地址映射，需要将来自CPU的物理地址根据映射方式进行不同划分，下列描述中错误的是（）（单选）A、全相联映射方式下，将地址划分为主存块地址和块内偏移地址两部分B、直接相联映射方式下，根据Cache大小将地址划分为标记（Tag）、索引(Index)和块内偏移地址三部分。
其中Index指向Cache特定行位置C、组相联映射方式下，根据Cache 分组数大小将地址划分为标记（Tag）、索引(Index)和块内偏移地址三部分。
其中Index指向Cache特定组位置D、K路组相联是指CHCHE被分成K组2、下列关于Cache的描述中正确的是（）（多选）A、缓解快速CPU与慢速主存之间的速度差异B、实现Cache目标的理论基础是局部性原理C、在存储体系中，Cache处于CPU和主存之间D、Cache的写穿策略是指CPU写Cache的同时也把数据写入主存3、下列关于Cache结构的描述中正确的是（) （多选）A、标记存储体存放从主存地址中剥离出的标记(Tag)B、数据存储体存放与主存交换的数据C、有效位(Valid)用于判断Cache的数据是否有效D、脏位(Dirty)用于判断主存的相关数据是否有效4、下列属于协助Cache工作所需的部件或功能是（）（多选）A、相联存储器B、调度替换算法C、脏位和有效位比较电路D、标记比较电路4.8 相联存储器随堂测验1、相联存储器是一种按内容访问的存储器,这里的"内容"是指（）（单选）A、所访问的数据B、主存地址C、从主存地址中分离出的标记(Tag)D、从主存地址中分离出来的索引(Index)2、下列关于相联存储器的描述中，正确的是（）（单选）A、在实现技术相同的情况下，容量较小的相联存储器，速度较快B、相联存储器结构简单，与静态存储器的访问方式基本相同C、为提高查找速度，相联存储器的存储体应采用动态存储单元D、访问相联存储器时既需要内容，也需要地址3、下列关于相联存储器的描述中，正确的是（）（多选）A、按地址进行并行访问B、对访问的内容进行并行比较C、按关键字实现快速查找D、相联存储器中存放的是主存数据的副本4.9 Cache地址映射与变换方法随堂测验1、某计算机的Cache共有16块，采用2路组相联映射方式（即每组2块）。
计算机组成原理第4章习题指导
0 1 1 0 1 0 0000000000 "" 0 1 1 0 1 0 1111111111
用户程序区 1K×8 位
第二步，根据地址范围的容量以及该范围在计算机系统中的作用，选择存储芯片。
根据 6000H～67FFH 为系统程序区的范围，应选 1 片 2K×8 位的 ROM，若选 4K×8 位或 8K
顺序存储（高位交叉编址）和交叉存储（低位交叉编址）连续读出 4 个字的信息量是 32×4 = 128 位。
顺序存储存储器连续读出 4 个字的时间是 200ns×4 = 800ns = 8×10-7s 交叉存储存储器连续读出 4 个字的时间是 200ns＋50ns×(4-1) = 350ns = 3.5×10-7s 顺序存储器的带宽是 128/(8×10-7) = 16×107bps 交叉存储器的带宽是 128/(3.5×10-7) = 37×107bps 例 4.7 假设 CPU 执行某段程序时，共访问 Cache 2000 次，访问主存 50 次。已知 Cache 的存 取周期为 50ns，主存的存取周期为 200ns。求 Cache－主存系统的命中率、效率和平均访问时间。 解：
1 片 32K×8 位（偶）
该题的难点在于片选逻辑。由于 CPU 按字访问还是按字节访问受 BHE 和 A0 的控制，因此可
用 BHE 和 A0 分别控制 138 译码器的输入端 B 和 A，而 A15～A1 与存储芯片的地址线相连，余下
的 A16 接 138 的输入端 C。A19、A18、A17 作为与门的输入端，与门输出接至 138 译码器的 G1 端，
×8 位的 ROM，都超出了 2K×8 位的系统程序区范围。
1
计算机组成原理第 4 章习题
计算机组成原理题附答案
计算机组成原理题解指南第一部分：简答题第一章计算机系统概论1．说明计算机系统的层次结构;计算机系统可分为：微程序机器级,一般机器级或称机器语言级,操作系统级,汇编语言级,高级语言级;第四章主存储器1．主存储器的性能指标有哪些含义是什么存储器的性能指标主要是存储容量. 存储时间、存储周期和存储器带宽;在一个存储器中可以容纳的存储单元总数通常称为该存储器的存储容量;存取时间又称存储访问时间,是指从启动一次存储器操作到完成该操作所经历的时间;存储周期是指连续两次独立的存储器操作如连续两次读操作所需间隔的最小时间;存储器带宽是指存储器在单位时间中的数据传输速率;2．DRAM存储器为什么要刷新DRAM存储器采用何种方式刷新有哪几种常用的刷新方式DRAM存储元是通过栅极电容存储电荷来暂存信息;由于存储的信息电荷终究是有泄漏的,电荷数又不能像SRAM存储元那样由电源经负载管来补充,时间一长,信息就会丢失;为此必须设法由外界按一定规律给栅极充电,按需要补给栅极电容的信息电荷,此过程叫“刷新”;DRAM采用读出方式进行刷新;因为读出过程中恢复了存储单元的MOS栅极电容电荷,并保持原单元的内容,所以读出过程就是再生过程;常用的刷新方式由三种：集中式、分散式、异步式;3．什么是闪速存储器它有哪些特点闪速存储器是高密度、非易失性的读/写半导体存储器;从原理上看,它属于ROM型存储器,但是它又可随机改写信息；从功能上看,它又相当于RAM,所以传统ROM与RAM的定义和划分已失去意义;因而它是一种全新的存储器技术;闪速存储器的特点：1固有的非易失性,2廉价的高密度,3可直接执行,4固态性能;4．请说明SRAM的组成结构,与SRAM相比,DRAM在电路组成上有什么不同之处SRAM存储器由存储体、读写电路、地址译码电路、控制电路组成,DRAM还需要有动态刷新电路;第五章指令系统1．在寄存器—寄存器型,寄存器—存储器型和存储器—存储器型三类指令中,哪类指令的执行时间最长哪类指令的执行时间最短为什么寄存器-寄存器型执行速度最快,存储器-存储器型执行速度最慢;因为前者操作数在寄存器中,后者操作数在存储器中,而访问一次存储器所需的时间一般比访问一次寄存器所需时间长;2．一个较完整的指令系统应包括哪几类指令包括：数据传送指令、算术运算指令、逻辑运算指令、程序控制指令、输入输出指令、堆栈指令、字符串指令、特权指令等;3．什么叫指令什么叫指令系统指令就是要计算机执行某种操作的命令一台计算机中所有机器指令的集合,称为这台计算机的指令系统;第六章中央处理部件CPU1．指令和数据均存放在内存中,计算机如何从时间和空间上区分它们是指令还是数据;时间上讲,取指令事件发生在“取指周期”,取数据事件发生在“执行周期”;从空间上讲,从内存读出的指令流流向控制器指令寄存器;从内存读出的数据流流向运算器通用寄存器;2．简述CPU的主要功能;CPU主要有以下四方面的功能：1指令控制程序的顺序控制,称为指令控制;2操作控制 CPU管理并产生由内存取出的每条指令的操作信号,把各种操作信号送往相应部件,从而控制这些部件按指令的要求进行动作;3时间控制对各种操作实施时间上的控制,称为时间控制;4数据加工对数据进行算术运算和逻辑运算处理,完成数据的加工处理;3．举出CPU中6个主要寄存器的名称及功能;CPU有以下寄存器：1指令寄存器IR：用来保存当前正在执行的一条指令;2程序计数器PC：用来确定下一条指令的地址;3地址寄存器AR：用来保存当前CPU所访问的内存单元的地址;4缓冲寄存器DR：<1>作为CPU和内存、外部设备之间信息传送的中转站;<2>补偿CPU和内存、外围设备之间在操作速度上的差别;<3>在单累加器结构的运算器中,缓冲寄存器还可兼作为操作数寄存器;5通用寄存器AC：当运算器的算术逻辑单元ALU执行全部算术和逻辑运算时,为ALU提供一个工作区;6状态条件寄存器：保存由算术指令和逻辑指令运行或测试的结果建立的各种条件码内容;除此之外,还保存中断和系统工作状态等信息,以便使CPU和系统能及时了解机器运行状态和程序运行状态;4．比较水平微指令与垂直微指令的优缺点;1水平型微指令并行操作能力强、效率高、灵活性强,垂直型微指令则较差; 2水平型微指令执行一条指令的时间短,垂直型微指令执行时间长;3由水平型微指令解释指令的微程序,具有微指令字比较长,但微程序短的特点,而垂直型微指令正好相反;4水平型微指令用户难以掌握,而垂直型微指令与指令比较相似,相对来说比较容易掌握5．什么是指令周期什么是机器周期什么是时钟周期三者之间的关系如何指令周期是完成一条指令所需的时间;包括取指令、分析指令和执行指令所需的全部时间;机器周期也称为CPU周期,是指被确定为指令执行过程中的归一化基准时间,通常等于取指时间或访存时间时钟周期是时钟频率的倒数,也可称为节拍脉冲或T周期,是处理操作的最基本单位;一个指令周期由若干个机器周期组成,每个机器周期又由若干个时钟周期组成;6．什么是RISCRISC指令系统的特点是什么RISC是精简指令系统计算机,它有以下特点：1选取使用频率最高的一些简单指令,以及很有用但不复杂的指令;2指令长度固定,指令格式种类少,寻址方式种类少;3只有取数/存数指令访问存储器,其余指令的操作都在寄存器之间进行;4大部分指令在一个机器周期内完成;5CPU中通用寄存器数量相当多;6以硬布线控制为主,不用或少用微指令码控制;7一般用高级语言编程,特别重视编译优化工作,以减少程序执行时间;7．什么是CISCCISC指令系统的特点是什么CISC是复杂指令系统计算机的英文缩写;其特点是：1指令系统复杂庞大,指令数目一般多达2、3百条; 2寻址方式多3指令格式多 4指令字长不固定5可访存指令不加限制 6各种指令使用频率相差很大7各种指令执行时间相差很大 8大多数采用微程序控制器8．什么叫指令什么叫微指令二者有什么关系指令,即指机器指令;每一条指令可以完成一个独立的算术运算或逻辑运算操作;控制部件通过控制线向执行部件发出各种控制命令,通常把这种控制命令叫做微命令,而一组实现一定操作功能的微命令的组合,构成一条微指令;许多条微指令组成的序列构成了微程序,微程序则完成对指令的解释执行;第七章存储系统1．什么是存储保护通常采用什么方法当多个用户共享主存时,为使系统能正常工作,应防止由于一个用户程序出错而破坏其它用户的程序和系统软件,还要防止一个用户程序不合法的访问不是分给它的主存区域;为此,系统提供存储保护;通常采用的方法是：存储区域保护和访问方式保护;第九章输入输出I/O设备1．何谓CRT的显示分辨率、灰度级分辨率是指显示器所能表示的像素个数;像素越密,分辨率越高,图像越清晰;分辨率取决于显像管荧光粉的粒度、荧光屏的尺寸和CRT电子束的聚焦能力;同时刷新存储器要有与显示像素数相对应的存储空间,用来存储每个像素的信息;灰度级是指黑白显示器中所显示的像素点的亮暗差别,在彩色显示器中则表现为颜色的不同;灰度级越多,图像层次越清楚逼真;2．什么是刷新存储器其存储容量与什么因素有关为了不断提供刷新图像的信号,必须把一帧图像信息存储在刷新存储器,也叫视频存储器;其存储容量由图像灰度级决定;分辨率越高,灰度级越多,刷新存储器容量越大;第十章输入输出I/O系统1．外围设备的I/O控制方式分哪几类各具什么特点外围设备的I/O控制方式分类及特点：1程序查询方式：CPU的操作和外围设备的操作能够同步,而且硬件结构比较简单2程序中断方式：一般适用于随机出现的服务,且一旦提出要求应立即进行,节省了CPU的时间,但硬件结构相对复杂一些;3直接内存访问DMA方式：数据传输速度很高,传输速率仅受内存访问时间的限制;需更多硬件,适用于内存和高速外设之间大批交换数据的场合;4通道方式：可以实现对外设的统一管理和外设与内存之间的数据传送,大大提高了CPU的工作效率;5外围处理机方式：通道方式的进一步发展,基本上独立于主机工作,结果更接近一般处理机;2．总线的一次信息传送过程大致分哪几个阶段分五个阶段：请求总线、总线仲裁、寻址目的地址、信息传送、状态返回或错误报告;3．一个计算机系统中的总线,大致分为哪几类一个计算机系统中的总线分为三类：1同一部件如CPU内部连接各寄存器及运算部件之间的总线,称为内部总线;2同一台计算机系统的各部件,如CPU、内存、通道和各类I/O接口间互相连接的总线,称为系统总线;3多台处理机之间互相连接的总线,称为多机系统总线;4．说明总线结构对计算机系统性能的影响;1最大存储容量单总线系统中,最大内存容量必须小于由计算机字长所决定的可能的地址总线;双总线系统中,存储容量不会受到外围设备数量的影响2指令系统双总线系统,必须有专门的I/O指令系统单总线系统,访问内存和I/O使用相同指令3吞吐量总线数量越多,吞吐能力越大5．中断处理过程包括哪些操作步骤中断处理过程如下：1设备提出中断请求2当一条指令执行结束时CPU响应中断3CPU设置“中断屏蔽”标志,不再响应其它中断请求4保存程序断点PC5硬件识别中断源转移到中断服务子程序入口地址6用软件方法保存CPU现场7为设备服务8恢复CPU现场9“中断屏蔽”标志复位,以便接收其它设备中断请求10返回主程序6．画出中断处理过程的流程图;解：图如下：7．中断接口中有哪些标志触发器功能是什么中断接口中有四个标志触发器：1准备就绪的标志RD：一旦设备做好一次数据的接受或发送,便发出一个设备动作完毕信号,使RD标志置“1”;在中断方式中,该标志用作为中断源触发器,简称中断触发器;2允许中断触发器EI：可以用程序指令来置位;EI为“1”时,某设备可以向CPU发出中断请求；EI为“0”时,不能向CPU发出中断请求,这意味着某中断源的中断请求被禁止;设置EI标志的目的,就是通过软件来控制是否允许某设备发出中断请求;3中断请求触发器IR：它暂存中断请求线上由设备发出的中断请求信号;当IR标志为“1”时,表示设备发出了中断请求;4中断屏蔽触发器IM：是CPU是否受理中断或批准中断的标志;IM标志为“0”时,CPU可以受理外界的中断请求,反之,IM标志为“1”时,CPU不受理外界的中断;还有一个称为工作触发器：BS：设备“忙”的标志,表示设备正在工作; 8．CPU响应中断应具备哪些条件1在CPU内部设置的中断允许触发器必须是开放的;2外设有中断请求时,中断请求触发器必须处于“1”状态,保持中断请求信号;3外设接口中断允许触发器必须为“1”,这样才能把外设中断请求送至CPU;4当上述三个条件具备时,CPU在现行指令结束的最后一个状态周期响应中断;9．请说明程序查询方式与中断方式各自的特点;程序查询方式,数据在CPU和外围设备之间的传送完全靠计算机程序控制,优点是硬件结构比较简单,缺点是CPU效率低,中断方式是外围设备用来“主动”通知CPU,准备输入输出的一种方法,它节省了CPU时间,但硬件结构相对复杂一些;10．简要描述外设进行DMA操作的过程及DMA方式的主要优点;1外设发出DMA请求2CPU响应请求,DMA控制器从CPU接管总线的控制3由DMA控制器执行数据传送操作4向CPU报告DMA操作结束5主要优点是数据传送速度快第二部分：其他题型一、选择题：1、完整的计算机系统应包括;A、运算器、存储器、控制器B、外部设备和主机C、主机和实用程序D、配套的硬件设备和软件系统2、计算机系统中的存储器系统是指;A、RAM存储器B、ROM存储器C、主存储器D、主存储器和外存储器3、至今为止,计算机中的所有信息仍以二进制方式表示的理由是;A、节约元件B、运算速度快C、物理器件性能所致D、信息处理方便4、冯·诺依曼机工作方式的基本特点是;A、多指令流单数据流B、按地址访问并顺序执行指令C、堆栈操作D、存储器按内部选择地址5、某寄存器中的值有时是地址,因此只有计算机的才能识别它;A、译码器B、判断程序C、指令D、时序信号6、50年代,为了发挥的效率,提出了技术,从而发展了操作系统,通过它对进行管理和调度;A、计算机,操作系统,计算机B、计算,并行,算法C、硬设备,多道程序,硬软资源D、硬设备,晶体管,计算机7、计算机硬件能直接执行的只有;A、符号语言B、机器语言C、机器语言和汇编语言D、汇编语言8、在机器数中, 的零的表示形式是唯一的;A、原码B、补码C、反码D、原码和反码9、针对8位二进制数,下列说法中正确的是;C、＋1的移码等于－127的反码D、0的补码等于－1的反码10、计算机系统中采用补码运算的目的是为了;A、与手工运算方式保持一致B、提高运算速度C、简化计算机的设计D、提高运算的精度11、某机字长32位,采用定点小数表示,符号位为1位,尾数为31位,则可表示的最大正小数为,最小负小数为;A、＋231－1B、－1－2－32C、＋1-2－31≈+1D、－1－2－31≈－112、某机字长32位,采用定点整数表示,符号位为1位,尾数为31位,则可表示的最大正整数为,最小负整数为;A、+231-1B、-1-2-32C、+230-1D、-231-113、用n＋1位字长其中1位符号位表示定点整数时,所能表示的数值范围是;A、0≤|N|≤2n+1-1B、0≤|N|≤2n-1C、0≤|N|≤2n-1-114、用n＋1位字长其中1位符号位表示定点小数时,所能表示的数值范围是;A、0≤|N|≤1-2－n+1B、0≤|N|≤1-2-nC、0≤|N|≤1-2-n+115、定点8位字长的字,采用2的的补码形式表示8位二进制整数,可表示的数范围为;A、-127～+127B、-2-127～＋2-127C、2-128～2+127D、-128～+12716、IEEE754标准规定的32位浮点数格式中,符号位为1位,阶码为8位,尾数为23位;则它所能表示的最大规格化正数为;A、＋2－223×2+127B、＋1－223×2+127C、＋2－223×2+255D、2＋127－22317、IEEE754标准规定的64位浮点数格式中,符号位为1位,阶码为11位,尾数为52位;则它所能表示的最小规格负数为;A、－2－252×2-1023B、－2－2－52×2+1023C、－1×2－1024D、－1－252×2＋204718、假定下列字符码中有奇偶校验位,但没有数据错误,采用偶校验的码是;19、若某数x的真值为－,在计算机中该数表示为,则该数所用的编码方法是码;A、原B、补C、反D、移20、长度相同但格式不同的2种浮点数,假设前者阶码长、尾数短,后者阶码短、尾数长,其他规定均相同,则它们可表示的数的范围和精度为;A、两者可表示的数的范围和精度相同B、前者可表示的数的范围大但精度低C、后者可表示的数的范围大且精度高D、前者可表示的数的范围大且精度高21、在浮点数原码运算时,判定结果为规格化数的条件是;A、阶的符号位与尾数的符号位不同B、尾数的符号位与最高数值位相同C、尾数的符号位与最高数值位不同D、尾数的最高数值位为122、若浮点数用补码表示,则判断运算结果是否为规格化数的方法是;A、阶符与数符相同B、阶符与数符相异C、数符与尾数小数点后第1位数字相异D、数符与尾数小数点后第1位数字相同23、运算器虽有许多部件组成,但核心部分是;A、数据总线B、算术逻辑运算单元C、多路开关D、通用寄存器24、在定点二进制运算器中,减法运算一般通过来实现;A、原码运算的二进制减法器B、补码运算的二进制减法器C、补码运算的十进制加法器D、补码运算的二进制加法器25、在定点运算器中,无论采用双符号位还是单符号位,必须有,它一般用来实现;A、译码电路,与非门B、编码电路,或非门C、溢出判断电路,异或门D、移位电路,与或非门26、下列说法中正确的是;A、采用变形补码进行加减法运算可以避免溢出B、只有定点数运算才有可能溢出,浮点数运算不会产生溢出C、只有带符号数的运算才有可能产生溢出D、只有将两个正数相加时才有可能产生溢出27、在定点数运算中产生溢出的原因是;A、运算过程中最高位产生了进位或借位B、参加运算的操作数超出了机器的表示范围C、运算的结果超出了机器的表示范围D、寄存器的位数太少,不得不舍弃最低有效位28、存储器是计算机系统中的记忆设备,它主要用来;A、存放数据B、存放程序C、存放数据和程序D、存放微程序29、存储单元是指;A、存放一个二进制信息位的存储元B、存放一个机器字的所有存储元集合C、存放一个字节的所有存储元集合D、存放两个字节的所有存储元集合30、计算机的存储器采用分级存储体系的主要目的是;A、便于读写数据B、减小机箱的体积C、便于系统升级D、解决存储容量、价格和存取速度之间的矛盾31、存储周期是指;A、存储器的读出时间B、存储器的写入时间C、存储器进行连续读和写操作所允许的最短时间间隔D、存储器进行连续写操作所允许的最短时间间隔32、和外存储器相比,内存储器的特点是;A、容量大,速度快,成本低B、容量大,速度慢,成本高C、容量小,速度快,成本高D、容量小,速度快,成本低33、某计算机字长16位,它的存储容量64KB,若按字编址,那么它的寻址范围是;A、0～64KB、0～32KC、0～64KBD、0～32KB34、某SRAM芯片,其存储容量为64K×16位,该芯片的地址线和数据线数目为;A、64,16B、16,64C、64,8D、16,1635、某DRAM芯片,其存储容量为512K×8位,该芯片的地址线和数据线数目为;A、8,512B、512,8C、18,8D、19,836、某机字长32位,存储容量1MB,若按字编址,它的寻址范围是;A、0～1MB、0～512KBC、0～256KD、0～256KB37、某计算机字长32位,其存储容量为4MB,若按字编址,它的寻址范围是;A、0～1MB、0～4MBC、0～4MD、0～1MB38、某计算机字长32位,其存储容量为4MB,若按半字编址,它的寻址范围是;A、0～4MBB、0～2MBC、0～2MD、0～1MB39、某计算机字长为为32位,其存储容量为16MB,若按双字编址,它的寻址范围是;A、0～16MBB、0～8MC、0～8MBD、0～16MB40、某SRAM芯片,其容量为512×8位,加上电源端和接地端,该芯片引出线的最小数目应为;A、23B、25C、50D、1941、相联存储器是按进行寻址的存储器;A、地址指定方式B、堆栈存取方式C、内容指定方式D、地址指定与堆栈存取方式结合42、主存储器和CPU之间增加cache的目的是;A、解决CPU和主存之间的速度匹配问题B、扩大主存储器的容量C、扩大CPU中通用寄存器的数量D、既扩大主存容量又扩大CPU通用寄存器数量43、采用虚拟存储器的主要目的是;A、提高主存储器的存取速度B、扩大主存储器的存储空间,并能进行自动管理和调度C、提高外存储器的存取速度D、扩大外存储器的存储空间44、在虚拟存储器中,当程序在执行时, 完成地址映射;A、程序员B、编译器C、装入程序D、操作系统45、下列说法中不正确的是;A、每个程序的虚地址空间可以大于实地址空间,也可以小于实地址空间B、多级存储体系由cache、主存和虚拟存储器构成C、cache和虚拟存储器这两种存储器管理策略都利用了程序的局部性原理D、当cache未命中时,CPU可以直接访问主存,而外存与CPU之间则没有直接通路46、虚拟段页式存储管理方案的特点为;A、空间浪费大、存储共享不易、存储保护容易、不能动态连接B、空间浪费小、存储共享容易、存储保护不易、不能动态连接C、空间浪费大、存储共享不易、存储保护容易、能动态连接D、空间浪费小、存储共享容易、存储保护容易、能动态连接47、在cache的地址映射中,若主存中的任意一块均可映射到cache内的任意一块的位置上,则这种方法称为;A、全相联映射B、直接映射C、组相联映射D、混合映射48、指令系统中采用不同寻址方式的目的主要是;A、实现存储程序和程序控制B、缩短指令长度,扩大寻址空间,提高编程灵活性C、可以直接访问外存D、提供扩展操作码的可能并降低指令译码难度49、单地址指令中为了完成两个数的算术运算,除地址码指明的一个操作数外,另一数常需采用;A、堆栈寻址方式B、立即寻址方式C、隐含寻址方式D、间接寻址方式50、对某个寄存器中操作数的寻址方式称为寻址;A、直接B、间接C、寄存器D、寄存器间接51、寄存器间接寻址方式中,操作数处在;A、通用寄存器B、主存单元C、程序计数器D、堆栈52、变址寻址方式中,操作数的有效地址等于;A、基值寄存器内容加上形式地址位移量B、堆栈指示器内容加上形式地址C、变址寄存器内容加上形式地址D、程序计数器内容加上形式地址53、堆栈寻址方式中,设A为累加器,SP为堆栈指示器,Msp为SP指示的栈顶单元,如果进栈操作的动作是：A→Msp,SP－1→SP,那么出栈操作的动作应为;A、Msp→A,SP+1→SPB、SP+1→SP,Msp→AC、SP－1→SP,Msp→AD、Msp→A,SP－1→SP54、程序控制类指令的功能是;A、进行算术运算和逻辑运算B、进行主存与CPU之间的数据传送C、进行CPU和I/O设备之间的数据传送D、改变程序执行的顺序55、运算型指令的寻址与转移性指令的寻址不同点在于;A、前者取操作数,后者决定程序转移地址B、后者取操作数,前者决定程序转移地址C、前者是短指令,后者是长指令D、前者是长指令,后者是短指令56、指令的寻址方式有顺序和跳跃两种方式;采用跳跃寻址方式,可以实现;A、堆栈寻址B、程序的条件转移C、程序的无条件转移D、程序的条件转移或无条件转移57、下列几项中,不符合RISC指令系统的特点是;A、指令长度固定,指令种类少B、寻址方式种类尽量减少,指令功能尽可能强C、增加寄存器的数目,以尽量减少访存次数D、选取使用频率最高的一些简单指令,以及很有用但不复杂的指令58、中央处理器是指;A、运算器B、控制器C、运算器和控制器D、运算器,控制器和主存储器59、在CPU中跟踪指令后继地址的寄存器是;A、主存地址寄存器B、程序计数器C、指令寄存器D、状态条件寄存器60、操作控制器的功能是;A、产生时序信号B、从主存取出一条指令C、完成指令操作码译码D、从主存取出指令,完成指令操作码,产生有关的操作控制信号61、指令周期是指;A、CPU从主存取出一条指令的时间B、CPU执行一条指令的时间C、CPU从主存取出一条指令加上执行这条指令的时间D、时钟周期时间62、同步控制是;A、只适用于CPU控制的方式B、只适用于外围设备控制的方式C、由统一时序信号控制的方式D、所有指令执行时间都相同的方式63、请在以下叙述中选出两个正确描述的句子;A、同一个CPU周期中,可以并行执行的微操作叫相容性操作B、同一个CPU周期中,不可以并行执行的微操作叫相容性微操作C、同一个CPU周期中,可以并行执行的微操作叫相斥性微操作D、同一个CPU周期中,不可以并行执行的微操作叫相斥性微操作64、微程序控制器中,机器指令与微指令的关系是;A、每一条机器指令由一个微指令来执行B、每一条机器指令由一段用微指令编成的微程序来解释执行C、一段机器指令组成的程序可由一条微指令来执行D、一条微指令由若干条机器指令组成65、为了确定下一条微指令的地址,通常采用断定方式,其基本思想是;A、用程序计数器PC来产生后继续微指令地址B、用微程序计数器 PC来产生后继微指令地址C、通过微指令控制字段由设计者指定或者由设计者指定的差别字段控制产生后继微指令地址D、通过指令中指定一个专门字段来控制产生后继微指令地址66、下面描述的RISC机器基本概念中正确的句子是;A、RISC机器不一定是流水CPUB、RISC机器一定是流水CPUC、RISC机器有复杂的指令系统D、CPU配备很少的通用寄存器67、描述流水CPU基本概念中正确的句子是;。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
有些计算机按照字节寻址，这种机器称为“字节可寻址”计算机。
指令中地址码的位数决定了主存储器的可寻址的最大空间。例如，32位微型机 提供32位物理地址，只能支持对4G字节的物理主存空间的访问。
存储器的容量：以字或字节为单位来表示主存储器存储单元的总数。一般以字 节计算，有K（1024字节）/M（1024K字节）/ G （1024M字节）。
存储器存取时间：也称访问时间，指启动一次存储器操作到操作完成的时间。
存储周期：指连续启动两次独立的存储器操作所需的的最小间隔时间。
主存储器的速度和容量得到极大提高，但具有合适价格的主存储器能提供信息
的速度总是跟不上CPU的处理指令和数据的速度。
计算机组成原理第4章主存储器
5
4.4 主存储器的基本操作
动态存储器利用MOS电容存储电荷来保存信息，使用时需不断给 电容充电才能使信息保持。
静态存储器集成度低，但功耗较大；动态存储器的集成度高，功 耗小，它主要用于大容量存储器。
计算机组成原理第4章主存储器
8
主存储器的逻辑组成
地址
内容
1000H 0 1 0 1 1 0 1 0 1001H 0 1 0 1 1 0 1 0 1002H 0 1 0 1 1 0 1 0 1003H 0 1 0 1 1 0 1 0 1004H 0 1 0 1 1 0 1 0 1005H 0 1 0 1 1 0 1 0
保持1，0 的双稳态 电路
存储单元
计算机组成原理第4章主存储器
9
1. 静态存储器（SRAM）
MOS管是金属(Metal)—氧化物(Oxid)—半导体(Semiconductor)场 效应晶体管，或者称是金属—绝缘体—半导体。
MOS管的开关特性:
MOS管有三个极：源极S（Source）、漏极D（Drian）和栅极G（Gate）.
主存储器的两个基本操作：“读”和“写”。读是读（read）、写（write）和表示存储器功能完成 的（ready）控制线。
计算机组成原理第4章主存储器
6
4.4 主存储器的基本操作
读/写
CPU AR DR
读/写 ready 地址 数据
主存储器
地址总线 数据总线 控制总线
当CPU需要从主存“取”出一个信息字时，CPU必须指定存储器字地址，并令存储器进 行“读”操作。CPU需要把信息字的地址送到AR，经地址总线送往主存。同时，CPU应 用控制线（读写）发一个“读”请求。此后，CPU等待从主存发来的回答信号，通知 CPU “读”操作完成。主存通过ready线做出回答，若ready信号为1，说明存储器的内容 已经读出，并放在数据总线上，送入DR。这时，取数操作完成。
K
UGG
S
D
1.当UGG>UT 时，MOS管导通，忽略导通电阻，漏--源极相当短路，
相当于开关“闭合”。
2.当UGG<UT 时，MOS管截止，漏--源极相当开路。
上述各种存储器，除了RAM以外，即使停电，仍能保持其内容，称之为 “非易失性存器”，而RAM为“易失性存储器”。
计算机组成原理第4章主存储器
4
4.3 主存储器的主要技术指标
主存储器的主要性能指标包括：
主存容量、存储器存取时间和存储周期时间。
计算机可寻址的最小信息单位是一个存储字，相邻存储地址表示相邻存储字， 这种机器称为“字可寻址”机器。一个存储字包含的二进制位数成为字长。
第四章 主存储器
计算机组成原理第4章主存储器
1
4.1主存储器处于全机中心地位
在现代计算机中，主存储器处于全机中心地位。原因：
当前计算机正在执行的程序和数据（除了暂存于CPU寄存器以外的 所有原始数，中间结果和最后结果）均存放在存储器中。CPU直接 从存储器取指令或存取数据。
计算机系统中输入输出设备数量增多，数据传送速度加快，因此采 用了直接存储器访问（DMA）技术和输入输出通道技术，在存储器 与输入输出系统之间直接传送数据。
为了“存”一个字到主存，……
CPU与主存之间采取异步工作方式，以Ready信号表示一次访问存储器操作的结束。
计算机组成原理第4章主存储器
7
4.5 读／写存储器
半导体读/写存储器（即随机存储器（RAM））按存储元件在运行 中能否长时间保存信息，分为： 静态存储器 动态存储器
静态存储器利用双稳态触发器来保存信息，只要不断电，信息是 不会丢失的；
主存储器用来暂存CPU正在使用的指令和数据，它和CPU的关系最为密切。主 存储器和CPU的连接是由总线支持的。
总线包括：
数据总线DB、地址总线AB和控制总线CB。
CPU通过使用地址寄存器（AR）和数据寄存器（DR）和主存进行数据传送。 若AR为K位字长，DR为n为字长，则允许主存包含2k个可寻址单位（字节或 字）。在一个存储周期内，CPU和主存之间通过总线进行n为数据传送。
共享存储器的多处理机的出现，利用存储器存放共享数据，并实现 处理机之间的通信，加强了存储器作为全机中心的作用。
现代计算机中还设置了：
辅助存储器（外存储器）：存放当前不运行的程序和数据。
高速缓冲存储器Cache：解决CPU的主存储器速度的不匹配。
计算机组成原理第4章主存储器
2
4.2 主存储器分类
3
4.2 主存储器分类
主存储器的类型：
随机（读写）存储器（Random Access Memory，简称RAM）
在讨论计算机主存时，没有特别说明，就是指随机存储器。
只读存储器（Read Only Memory，简称ROM） 可编程序的只读存储器（Programmable ROM，简称PROM） 可擦除可编程序只读存储器（Erasable PROM，简称EPROM） 可用电擦除的可编程只读存储器（Electrically EPROM，称E2PROM）
能用来作为存储器的器件和介质，除了其基本存储单元有 两个稳定的物理状态来存储二进制的信息外，还必须满足 一些技术上的要求。例如： 便于与电信号转换、便于读写、速度高、容量大和可 靠性高等。还有价格因素。
20世纪50 年代至70年代：磁芯存储器 20世纪70 年代至今：半导体存储器
计算机组成原理第4章主存储器