实验六触发器及其应用(精)
- 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。
实验六 触发器及其应用
一、 实验目的
1. 掌握基本R-S 、D 、T 、J-K 触发器的逻辑功; 2. 掌握集成触发器的使用方法和逻辑功能的测试方法; 3. 熟悉触发器之间相互转换的方法。
二、 预习要求
1.复习有关触发器内容; 2.列出各触发器功能测试表格。
三、 实验原理
触发器是组成时序电路的最基本单元,也是数字逻辑电路中另一种重要的单元电路,它在数字系统和计算机中有着广泛的应用。触发器有集成触发器和“与非”门组成的触发器。按其功能分,有R-S 、D 、T 、J-K 触发器
1. 基本R-S 触发器
R-S 触发器是最基本的触发器。其功能是完成置“0”和置“1”任务,又称置“0”置“触发器。
(1)R-S 触发器实验电路(如图6-1所示) (2)R-S 触发器逻辑功能(见表6.1所示)
图6-1 基本R-S 触发器
2. J-K 触发器
J-K 触发器常被用作缓冲存储器,移位寄存器和计数器,其状态方程为:Q n+1=J n Q +K Q n 。
表6.1 R-S 触发器逻辑功能
本实验采用74LS112双J-K 触发器,是下降沿触发的边沿触发器。引脚逻辑符号如图6-2所示,逻辑功能如表6.2所示。
图6-2 74LS112双J-K 触发器
引脚排列和逻辑符号
3. D 触发器
在输入信号为单端的情况下,D 触发器用起来最为方便,其状态方程为Q n+1=D n 本实验采用74LS74双D 触发器,是上升沿触发的边沿触发器。引脚符号如图6-3所示,逻辑功能如表6.3所示
4. 触发器之间的相互转换
(1) 将J-K 触发器的J 、K 两端连在一起,并认为它为T 端,就得到了T 触发器,如图6-4所示,其状态方程为Q n +1=T n Q +T Q n
图6-3 74LS74引脚排列及逻辑符号
图6-4 T触发器图6-5 Tˊ触发器ˊ(2)将T触发器的T端置1,如图6-5所示,就得到了Tˊ触发器。在Tˊ触发器的CP端每来一个CP脉冲信号,触发器的状态就翻转一次,故称之为反转触发器,
广泛用于计数电路中。
(3)D触发器的Q端与D端相连,便转换成Tˊ触发器。如图6-6所示。
J-K触发器也可转换成D触发器,如图6-7所示。
图6-6 D转成Tˊ
6-7 J-K转成D
四、实验仪器与器件
1.TH-SZ型数字电路实
2.YG4320双踪示波器
3.UT56数字万用表4.74LS112 74LS00 74LS74(各一片)
五、实验内容和步骤
表6.4 基本R-S触发器的逻
1.测试基本R-S触发器的逻辑功能
按图6-1连接电路,输入端R、S接逻辑开关,输出端Q、Q接发光二极管,按表6.4的要求测试,记录数据。
2.测试双J-K触发器74LS112逻辑功能
按表6.5的要求改变J、K、CP端状态,观察Q、Q状态变化及触发器状态更新是否发生在CP脉冲的下降沿,记录数据。
3.将J-K触发器的J、K端连在一起,构成T触发器。
(1)在CP端输入1HZ连续脉冲,观察Q端的变化。
(2)在CP端输入1KHZ连续脉冲,用示波器观察CP、Q、Q端波形,注意相位与时间的关系,并描绘波形。
1.双D触发器74LS74的逻辑功能
(1)按表6.6要求进行测试,并观察触发器状态更新是否发生在CP脉冲的上升沿,记录数据。
(2)将D触发器的Q端与D端相连接,构成Tˊ触发器。
在CP端输入1KHZ连续脉冲,用示波器观察CP、Q端波形,注意相位与时间的关系,并描绘波形。
表6.5J-K触发器74LS112逻辑功能表6.6D逻辑功能
六、实验报告及其要求
1.列表整理各类触发器的逻辑功能。
2.总结观察到的波形,说明触发器的触发方式。
3.体会触发器的应用,总结心得体会。
七、思考题
利用普通的机械开关组成的数据开关所产生的信号是否可作为触发器的时钟信号,为
什么?是否可以用作触发器的其他输入端的信号,又是为什么?