数字中频接收机的设计与实现
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
DIFR 的 DAGC 反馈电路 (图 3) 由求模电路 、信 号幅度提取电路 、增益代码生成电路和 SPI 输出接 口电路组成 。I、Q 信 号 是 RSP 输 出 的 基 带 信 号 , G[ 3 :0 ]是由 DAGC 反馈电路生成的 4 位增益控制代 码 ,用于调节 AD8369 的增益 ,实现 AGC 功能 。该电 路工作时 ,基带 I、Q 信号首先经过求模运算 ,得到瞬
数字中频接收机 (DIFR) 是对中频信号直接采 样 ,然后在数字部分实现数字下变频 、码速变换 、信 道化 、时钟回复 、解调 、解扩等功能 ,可利用数字下变 频近乎完美的正交性以及数字电路软件可编程的灵 活性 。因此 ,DIFR 可用来解决多波段 、多模式信号 之间的互通互连问题 ,提高无线通信设备的性价比 、 使用效率 ,延长其使用寿命 。近年来 ,数字中频接收 机 (DIFR) 受到国内外军用和商用通信领域的高度
摘 要 :数字中频接收机 (DIFR) 是对中频信号直接采样 ,其信道化功能由数字正交下变频器和数字 滤波器来实现 。因此 ,DIFR 适用于接收和处理多载波 、多模式信号 ,可解决很多种信号之间的互通 互连问题 。本文基于 DIFR 对动态范围 、带宽 、自动增益控制和高速信号采集等技术需求 ,优化设计 了一种大动态宽带 DIFR ,给出了该系统的实现方案 、各部分的参数分配及系统设计指标 ;给出了一 种新型的数字自动增益控制 (DAGC) 实现电路 ,并提出了其控制算法 。 关键词 :数字中频接收机 ;中频采样 ;数字自动增益控制 ;数字滤波器 ;数字下变频 ;数字通道化 中图分类号 :TN85 文献标识码 :A
百度文库
- M + 1) 进行比较 ,选出最大包络幅度信号y(n) ,即 作为数字反馈环路获得的被采样中频信号的包络信
息:
y ( n) = Max{ p ( n) , p ( n - 1) , …p ( n - N + 1) }
(2) 增益代码生成电路的主要功能从 14 位最大包
络幅度信号 y(n) 中提取最高 4 位 ,并经过逻辑求反
采用插损较低的 LC 无源带通滤波器 (7 阶) 实现 ;中 频采样采用带通采样技术 ,高速高精度 ADC 采用 AD6645 (14 位 80 Msps) ;数字下变频采用专用的 RSP (接收信号处理器) 芯片 AD6620 实现 ; 数字宽带滤 波由 AD6620 内抽取滤波器和基于 FPGA 的 FIR 滤 波器共同实现 ;数字解调 、解扩等基带信号处理任务 由 FPGA 和 DSP 共同实现 。该 DIFR 系统的主要设 计指标如下 :
图 1 数字中频接收机框图
二 、中频放大和增益控制
中频模拟前端模块如图 2 所示 。该部分的功能 是实现宽带大动态低噪声中频放大 、抗混叠滤波和 数字 AGC 功能 。其中 ,AD8369 是 DVGA 芯片 , 最高 工作频率可达 500 MHz 以上 ,在 20 MHz 通带内增益 误差小于 0. 1 dB ,噪声系数的典型值为 6. 8 dB ,该芯 片可以通过 4 位并口或 SPI 串行数字接口控制 ,增 益在 - 4. 5～40. 5 dB 范围内灵活可调 ,步长为 3 dB ; AD6630 是输出带限幅功能的中放模块 ,固定增益为 24 dB ,最高工作频率可达到 700 MHz ,最大输出功率 在 8. 5～12 dBm 之间可调 ,噪声系数为 4 dB ;抗混叠 滤波器 BPF 选用 LC 型无源带通滤波器 ,其带宽为 5 MHz (72. 5～77. 5 MHz) ,带内插损小于 - 5 dB ,带外 衰减为 - 45 dBc @ ±5 MHz ; - 80 dBc @ ±10 MHz ,带 内波动小于 0. 2 dB 。该部分的最大增益 Gmax = 40. 5
处理器) + FPGA + DSP 的体系结构 ,设计了一种大 动态宽带 DIFR ,介绍了其关键技术 ———中频宽带低 噪声放大器 、数字自动增益控制 (DAGC) 、数字下变 频和数字滤波的实现方案及其设计指标 , 给出了 DAGC 的控制算法 。
一 、大动态宽带 DIFR
大动态宽带 DIFR 的设计与实现涉及中频低噪 声放大 、DAGC、抗混叠滤波 、高速高精度中频宽带信 号采集 、数字下变频 (DDC) 和数字滤波等关键技术 。 本文介绍的 DIFR 如图 1 所示 。中频放大和增益调 节功能由数控可变增益放大器 (DVGA) AD83969 和 中频低噪声放大模块 AD6630 实现 ; 抗混叠滤波器
重视 ,发展非常迅速 ,并取得了一些重大突破[1～4] 。 DIFR 消除了传统超外差接收机中的中频混频 、放 大 、滤波 、解调等模拟电路 ,主要有以下几方面优点 :
第一 ,数字下变频几乎可以做到绝对正交 ; 第二 ,利用数字滤波器实现通道选频 ,其特性可 现场编程 ,因此 ,适用于接收和处理多载波 、多模式 信号 ,解决它们之间的互通互连问题 ; 第三 ,电路元件的一致性性好 ,基本可以消除温
号经过幅度均衡后 ,求得其均值并加入一定的数字
偏置Δp 校正 ,得到瞬时包络幅度信号 p (n) :
N- 1
∑ p ( n)
=
1 N
wkx ( n - k)
k =0
+ Δp
(1)
为了满足 AGC 稳定性的需求 ,对已得到的 M 个
瞬时包络幅度信号 p (n) ,p (n - 1) , p (n - 2) , …p ( n
时幅值信号 x ( n) = I2 + Q2 。然后 ,在信号幅度提
基金项目论文 FOUNDATION SUPPORTED PROJECT
取电路中 ,为了满足增益调节响应速度和稳定性等
方面的要求 ,首先对已输入的 N 个瞬时幅值信号 x
(n) ,x(n - 1) , …x( n - N + 1) 按照 AGC 控制要求进 行幅度均衡 ,w0 ,w1 , …wN - 1为幅度均衡系数 。幅度 均衡的目的是为了满足 AGC 快速响应的需求 。信
后 ,最终生成 4 位增益控制代码 G[ 3 :0 ] 。
图 3 DAGC 反馈环路框图
四 、AD6620 + FP GA 实现宽 带数字信道化
DIFR 的信道化功能主要由 DDC (数字下变频) 和数字滤波器来实现 ,这部分需要处理的数据量非 常大 ,如果仅用 FPGA 或 DSP 或软件来实现 DDC 和 数字滤波功能 ,一般都很难满足需求 ;或如果利用专 用的 RSP(接收信号处理器) 来实现 ,则用于宽带滤 波时 ,由于受芯片内抽取滤波器的抽取率的限制 ,滤 波特性往往都比较差 。因此 ,本文采用了 RSP 芯片 AD6620 和基于 FPGA 的 FIR 滤波器很好地解决了宽 带大动态 DIFR 的信道化问题[8] 。这样做的好处是
Abstract :Digital Intermedeate Frequency( IF) Receivers (DIFRs) are directly to sample intermediate frequency signal . Their channellized function is achieved by digital quadrant down conversion and digital filtering. DIFRs can receive and process multi - carrier and multi - mode signals , so it can be used to solve the intercommuni2 cation problems of these signals. This paper introduces the design of a large dynamic and broad band DIFR , and presents the actual project and key specifications of the IF low noise amplifier , digital automatic gain control (DAGC) ,digital down conversion and digital filter , and provides the control algorithm of DAGC. Key words :Digital intermediaoe frequency receiver (DIFS) ; Intermediate frequency sampling ; Digital automatic gain control ; Digital filter ; Digital down conversion ; Digital channellized
(1) IF 信号频率范围 :72. 5 ±2. 5 MHz ; (2) IF 采样频率 :61. 44 MHz ; (3) ADC 的分辨率 :14 bit ; (4) ADC 的信噪比优于 73 dB ; (5) IF 放大模块的最大增益 :59. 5 dB ; (6) AGC 可调范围 : - 4. 5～40. 5 dB ;步长 :3 dB ; 通带内增益误差低于 ±0. 1 dB ; (7) DIFR 灵敏度 : - 117 dBm ; (8) 正交数字下变频的调谐精度为 0. 02 Hz ,相 噪优于 - 80 dBc 。
·42 ·
+ 24 - 5 = 59. 5 dB ,最小增益 Gmin = - 4. 5 + 24 - 5 =
14. 5
dB
,噪声系数
Ftotal
=
F1
+
F2 G1
1
≈7
dB
,灵敏度
= - [ SNR (ADC 的信噪比) + GAIN ( IF 最大增益) - 5
dB (余量) - 10 dB (ADC 的最小可检测信号电平) ] =
Design and Implementation of a Digital Intermediate Frequency Receiver
WANG Yan , CAO Peng , FEI Yuan - chun
(Department of Electronic Engineering , School of Information Science and Technology , Beijing Institute of Technology , Beijing 100081 ,China)
Ξ 收稿日期 :2004 - 01 - 08 基金项目 :国家部委预研项目 ( ××××××××0302)
·41 ·
电讯技术 2004 年第 5 期
基金项目论文 FOUNDATION SUPPORTED PROJECT
漂和非线性失真问题 ; 第四 ,成本低 、体积小 、重量轻 ,生产与调试方
便。 本文基于软件无线电的技术和 RSP (接收信号
电讯技术 2004 年第 5 期 文章编号 :1001 - 893X(2004) 05 - 0041 - 04
基金项目论文 FOUNDATION SUPPORTED PROJECT
数字中频接收机的设计与实现Ξ
王 彦 , 曹 鹏 , 费元春
(北京理工大学 信息科学技术学院 电子工程系 ,北京 100081)
- (73 + 59. 5 - 5 - 10) = - 117. 5 dBm ,可以完全满
足 PHS/ PACS、AMPS、GSM、CDMA 、WCDMA 等多模式
信号的可靠接收要求 。
图 2 中频模拟前端模块
电讯技术 2004 年第 5 期
三 、数字 A GC 反馈电路
由于数字 AGC (DAGC) 采用了数字技术实现接 收机的自动增益控制动能 ,与模拟 AGC 相比 ,可实 现相对更为复杂的 AGC 控制算法 ,并且 AGC 响应 和收 敛 速 度 更 快 , 稳 态 性 更 高[5～7] 。本 文 设 计 的 DAGC 系统的工作原理是把 AD6645 采集的数字中 频信号经过数字下变频和信道化滤波处理后 , 由 DAGC 反馈电路按照一定的算法 ,生成 4 位增益控 制代码 ,去自动地调节中放电路的增益 ,使之工作的 动态范围保持最佳 。
数字中频接收机 (DIFR) 是对中频信号直接采 样 ,然后在数字部分实现数字下变频 、码速变换 、信 道化 、时钟回复 、解调 、解扩等功能 ,可利用数字下变 频近乎完美的正交性以及数字电路软件可编程的灵 活性 。因此 ,DIFR 可用来解决多波段 、多模式信号 之间的互通互连问题 ,提高无线通信设备的性价比 、 使用效率 ,延长其使用寿命 。近年来 ,数字中频接收 机 (DIFR) 受到国内外军用和商用通信领域的高度
摘 要 :数字中频接收机 (DIFR) 是对中频信号直接采样 ,其信道化功能由数字正交下变频器和数字 滤波器来实现 。因此 ,DIFR 适用于接收和处理多载波 、多模式信号 ,可解决很多种信号之间的互通 互连问题 。本文基于 DIFR 对动态范围 、带宽 、自动增益控制和高速信号采集等技术需求 ,优化设计 了一种大动态宽带 DIFR ,给出了该系统的实现方案 、各部分的参数分配及系统设计指标 ;给出了一 种新型的数字自动增益控制 (DAGC) 实现电路 ,并提出了其控制算法 。 关键词 :数字中频接收机 ;中频采样 ;数字自动增益控制 ;数字滤波器 ;数字下变频 ;数字通道化 中图分类号 :TN85 文献标识码 :A
百度文库
- M + 1) 进行比较 ,选出最大包络幅度信号y(n) ,即 作为数字反馈环路获得的被采样中频信号的包络信
息:
y ( n) = Max{ p ( n) , p ( n - 1) , …p ( n - N + 1) }
(2) 增益代码生成电路的主要功能从 14 位最大包
络幅度信号 y(n) 中提取最高 4 位 ,并经过逻辑求反
采用插损较低的 LC 无源带通滤波器 (7 阶) 实现 ;中 频采样采用带通采样技术 ,高速高精度 ADC 采用 AD6645 (14 位 80 Msps) ;数字下变频采用专用的 RSP (接收信号处理器) 芯片 AD6620 实现 ; 数字宽带滤 波由 AD6620 内抽取滤波器和基于 FPGA 的 FIR 滤 波器共同实现 ;数字解调 、解扩等基带信号处理任务 由 FPGA 和 DSP 共同实现 。该 DIFR 系统的主要设 计指标如下 :
图 1 数字中频接收机框图
二 、中频放大和增益控制
中频模拟前端模块如图 2 所示 。该部分的功能 是实现宽带大动态低噪声中频放大 、抗混叠滤波和 数字 AGC 功能 。其中 ,AD8369 是 DVGA 芯片 , 最高 工作频率可达 500 MHz 以上 ,在 20 MHz 通带内增益 误差小于 0. 1 dB ,噪声系数的典型值为 6. 8 dB ,该芯 片可以通过 4 位并口或 SPI 串行数字接口控制 ,增 益在 - 4. 5～40. 5 dB 范围内灵活可调 ,步长为 3 dB ; AD6630 是输出带限幅功能的中放模块 ,固定增益为 24 dB ,最高工作频率可达到 700 MHz ,最大输出功率 在 8. 5～12 dBm 之间可调 ,噪声系数为 4 dB ;抗混叠 滤波器 BPF 选用 LC 型无源带通滤波器 ,其带宽为 5 MHz (72. 5～77. 5 MHz) ,带内插损小于 - 5 dB ,带外 衰减为 - 45 dBc @ ±5 MHz ; - 80 dBc @ ±10 MHz ,带 内波动小于 0. 2 dB 。该部分的最大增益 Gmax = 40. 5
处理器) + FPGA + DSP 的体系结构 ,设计了一种大 动态宽带 DIFR ,介绍了其关键技术 ———中频宽带低 噪声放大器 、数字自动增益控制 (DAGC) 、数字下变 频和数字滤波的实现方案及其设计指标 , 给出了 DAGC 的控制算法 。
一 、大动态宽带 DIFR
大动态宽带 DIFR 的设计与实现涉及中频低噪 声放大 、DAGC、抗混叠滤波 、高速高精度中频宽带信 号采集 、数字下变频 (DDC) 和数字滤波等关键技术 。 本文介绍的 DIFR 如图 1 所示 。中频放大和增益调 节功能由数控可变增益放大器 (DVGA) AD83969 和 中频低噪声放大模块 AD6630 实现 ; 抗混叠滤波器
重视 ,发展非常迅速 ,并取得了一些重大突破[1～4] 。 DIFR 消除了传统超外差接收机中的中频混频 、放 大 、滤波 、解调等模拟电路 ,主要有以下几方面优点 :
第一 ,数字下变频几乎可以做到绝对正交 ; 第二 ,利用数字滤波器实现通道选频 ,其特性可 现场编程 ,因此 ,适用于接收和处理多载波 、多模式 信号 ,解决它们之间的互通互连问题 ; 第三 ,电路元件的一致性性好 ,基本可以消除温
号经过幅度均衡后 ,求得其均值并加入一定的数字
偏置Δp 校正 ,得到瞬时包络幅度信号 p (n) :
N- 1
∑ p ( n)
=
1 N
wkx ( n - k)
k =0
+ Δp
(1)
为了满足 AGC 稳定性的需求 ,对已得到的 M 个
瞬时包络幅度信号 p (n) ,p (n - 1) , p (n - 2) , …p ( n
时幅值信号 x ( n) = I2 + Q2 。然后 ,在信号幅度提
基金项目论文 FOUNDATION SUPPORTED PROJECT
取电路中 ,为了满足增益调节响应速度和稳定性等
方面的要求 ,首先对已输入的 N 个瞬时幅值信号 x
(n) ,x(n - 1) , …x( n - N + 1) 按照 AGC 控制要求进 行幅度均衡 ,w0 ,w1 , …wN - 1为幅度均衡系数 。幅度 均衡的目的是为了满足 AGC 快速响应的需求 。信
后 ,最终生成 4 位增益控制代码 G[ 3 :0 ] 。
图 3 DAGC 反馈环路框图
四 、AD6620 + FP GA 实现宽 带数字信道化
DIFR 的信道化功能主要由 DDC (数字下变频) 和数字滤波器来实现 ,这部分需要处理的数据量非 常大 ,如果仅用 FPGA 或 DSP 或软件来实现 DDC 和 数字滤波功能 ,一般都很难满足需求 ;或如果利用专 用的 RSP(接收信号处理器) 来实现 ,则用于宽带滤 波时 ,由于受芯片内抽取滤波器的抽取率的限制 ,滤 波特性往往都比较差 。因此 ,本文采用了 RSP 芯片 AD6620 和基于 FPGA 的 FIR 滤波器很好地解决了宽 带大动态 DIFR 的信道化问题[8] 。这样做的好处是
Abstract :Digital Intermedeate Frequency( IF) Receivers (DIFRs) are directly to sample intermediate frequency signal . Their channellized function is achieved by digital quadrant down conversion and digital filtering. DIFRs can receive and process multi - carrier and multi - mode signals , so it can be used to solve the intercommuni2 cation problems of these signals. This paper introduces the design of a large dynamic and broad band DIFR , and presents the actual project and key specifications of the IF low noise amplifier , digital automatic gain control (DAGC) ,digital down conversion and digital filter , and provides the control algorithm of DAGC. Key words :Digital intermediaoe frequency receiver (DIFS) ; Intermediate frequency sampling ; Digital automatic gain control ; Digital filter ; Digital down conversion ; Digital channellized
(1) IF 信号频率范围 :72. 5 ±2. 5 MHz ; (2) IF 采样频率 :61. 44 MHz ; (3) ADC 的分辨率 :14 bit ; (4) ADC 的信噪比优于 73 dB ; (5) IF 放大模块的最大增益 :59. 5 dB ; (6) AGC 可调范围 : - 4. 5～40. 5 dB ;步长 :3 dB ; 通带内增益误差低于 ±0. 1 dB ; (7) DIFR 灵敏度 : - 117 dBm ; (8) 正交数字下变频的调谐精度为 0. 02 Hz ,相 噪优于 - 80 dBc 。
·42 ·
+ 24 - 5 = 59. 5 dB ,最小增益 Gmin = - 4. 5 + 24 - 5 =
14. 5
dB
,噪声系数
Ftotal
=
F1
+
F2 G1
1
≈7
dB
,灵敏度
= - [ SNR (ADC 的信噪比) + GAIN ( IF 最大增益) - 5
dB (余量) - 10 dB (ADC 的最小可检测信号电平) ] =
Design and Implementation of a Digital Intermediate Frequency Receiver
WANG Yan , CAO Peng , FEI Yuan - chun
(Department of Electronic Engineering , School of Information Science and Technology , Beijing Institute of Technology , Beijing 100081 ,China)
Ξ 收稿日期 :2004 - 01 - 08 基金项目 :国家部委预研项目 ( ××××××××0302)
·41 ·
电讯技术 2004 年第 5 期
基金项目论文 FOUNDATION SUPPORTED PROJECT
漂和非线性失真问题 ; 第四 ,成本低 、体积小 、重量轻 ,生产与调试方
便。 本文基于软件无线电的技术和 RSP (接收信号
电讯技术 2004 年第 5 期 文章编号 :1001 - 893X(2004) 05 - 0041 - 04
基金项目论文 FOUNDATION SUPPORTED PROJECT
数字中频接收机的设计与实现Ξ
王 彦 , 曹 鹏 , 费元春
(北京理工大学 信息科学技术学院 电子工程系 ,北京 100081)
- (73 + 59. 5 - 5 - 10) = - 117. 5 dBm ,可以完全满
足 PHS/ PACS、AMPS、GSM、CDMA 、WCDMA 等多模式
信号的可靠接收要求 。
图 2 中频模拟前端模块
电讯技术 2004 年第 5 期
三 、数字 A GC 反馈电路
由于数字 AGC (DAGC) 采用了数字技术实现接 收机的自动增益控制动能 ,与模拟 AGC 相比 ,可实 现相对更为复杂的 AGC 控制算法 ,并且 AGC 响应 和收 敛 速 度 更 快 , 稳 态 性 更 高[5～7] 。本 文 设 计 的 DAGC 系统的工作原理是把 AD6645 采集的数字中 频信号经过数字下变频和信道化滤波处理后 , 由 DAGC 反馈电路按照一定的算法 ,生成 4 位增益控 制代码 ,去自动地调节中放电路的增益 ,使之工作的 动态范围保持最佳 。