北华大学计算机组成原理考试题储存器连线详解
计算机组成原理期末考试试卷及答案（2）
计算机组成原理期末考试试卷及答案（2）计算机组成原理期末考试试卷（2）一．选择题（下列每题有且仅有一个正确答案，每小题2分，共20分）1．通用寄存器属于____部分。
A．运算器B．控制器C．存储器D．I/O接口2．关于数据表示和编码，下列说法正确的是____。
A. 奇偶校验码是一种功能很强的检错纠错码B. 在计算机中用无符号数来表示内存地址C. 原码、补码和移码的符号编码规则相同D. 用拼音从键盘上敲入汉字时，使用的拼音码是汉字的字模码3．若x补=0.1101010，则x原=____。
A．1.0010101 B．1.0010110 C．0.0010110 D．0.1101010 4．在cache的下列映射方式中，无需考虑替换策略的是____。
A. 全相联映射B. 组相联映射C. 段相联映射D. 直接映射5．以下四种类型的二地址指令中，执行时间最短的是____。
A. RR型B. RS型C. SS型D. SR型6．下列关于立即寻址方式操作数所在位置的说法正确的是____。
A. 操作数在指令中B. 操作数在寄存器中C. 操作数地址在寄存器D. 操作数地址（主存）在指令中7．微程序控制器中，机器指令与微指令的关系是____。
A．每一条机器指令由一条微指令来执行B．一段机器指令组成的程序可由一条微指令来执行C．每一条机器指令由一段用微指令编成的微程序来解释执行D．一条微指令由若干条机器指令组成8．下面有关总线的叙述，正确的是____。
A. 单总线结构中，访存和访问外设主要是通过地址来区分的B. 对电路故障最敏感的仲裁方式是独立请求方式C. 系统总线连接CPU和内存，而PCI总线则连接各种低速I/O设备D. 同步定时适用于各功能模块存取时间相差很大的情况9．若磁盘的转速提高一倍，则____。
A．平均存取时间减半 B．平均找道时间减半C．平均等待时间减半 D．存储密度可以提高一倍10．为了便于实现多级中断，保存现场信息最有效的方法是采用____。
北华大学2018-2019学年第二学期《计算机组成原理》期末考试试卷(A卷)【含答案】
装………. ………. ……….…………….….订………. ………. ……….…………….…. ………. ………. ……….…………….….线………. ………. ……….…………….….《计算机组成原理》第 1 页共 4 页此处不能书写此处不能书写此处不能书写 此处不能书写《计算机组成原理》期末试卷（A 卷）班级名称：学号：姓名：题号 一 二 三 四 五 总分 分数得 分一、填空题（每空1分，共10分）1. 计算机硬件的主要技术指标包括（ ）、（ ）、运算速度。
2. 总线的判优控制可分为（ ）式和（ ）式两种。
3.（ ）、（ ）和（ ）组成三级存储系统，分级的目的是提高防存速度、扩大存储容量。
4. 设形式地址为Y ，则间接寻址方式中，操作数的有效地址为（ ）。
5.设24位长的浮点数，其中阶符1位，介码5位，数符1位，尾数17位，阶参与和尾数均用补码表示，且尾数采用规格化形式，则它能表示的最小正数真值是（ ），绝对值最小的负数真值是（ ）。
得 分二、单项选择题（每小题2分，共12分）C 、堆栈操作D 、存储器按内容选择地址2.系统总线中的数据线、地址线和控制线是根据（ ）来划分的。
A 、总线所处的位置 B 、总线的传输方向C 、总线的传输的内容D 、总线的宽度3.下述说法中（ ）是正确的A 、EPROM 是可改写的，因而也是随机存储器的一种。
B 、EPROM 是可改写的，但它不能作为随机存储器C 、EPROM 只能改写一次，故不能作为随机存储器D 、以上说法都不对4. 某计算机字长16位，它的存储容量是64KB ，按字编址，它的寻址范围是（ ）。
A 、64KB 、32KBC 、32KD 、64KB5. 指令系统中采用不同寻址方式的目的主要是（ ）。
A 、可降低指令译码难度B 、缩短指令字长，扩大寻址空间，提高编程灵活性C 、实现程序控制D 、以上都不对装………. ………. ……….…………….….订………. ………. ……….…………….…. ………. ………. ……….…………….….线………. ………. ……….…………….….《计算机组成原理》第 2 页共 4 页此处不能书写此处不能书写此处不能书写 此处不能书写C 、主存的存取时间D 、以上都不对得 分三、分析解答题（每小题5分，共20分）1.某机有五个中断源，按中断响应的优先顺序由高到低为L0，L1，L2，L3，L4，现在要求优先级顺序改为L0，L2，L1，L3，L4，写出各中断源的屏蔽字。
计算机组成原理习题及答案
简答题1.什么是存储程序原理？按此原理，电脑应具有哪几大功能？1.答：存储程序原理是用户事先编号的程序先存入主存中，然后CPU在从主存中取出指令、运行指令。
按此原理，电脑应具有输入输出设备，即能把程序和数据通过输入输出设备送入主存中；还应具有存储设备，即内存能存储程序和数据；最后应具有控制器和运算器，即CPU能从主存中取出程序和数据，并按顺序一条一条取出、执行。
2.存储器与CPU连接时，应考虑哪些问题？2.答：应考虑〔1〕合理选择存储芯片，要考虑芯片的类型和数量尽量使连线简单方便；〔2〕地址线的连接，将CPU地址线的低位与存储芯片的地址线相连，以选择芯片中的某一单元，儿高位则在扩充存储芯片时用，用来选择存储芯片；〔3〕数据线的连接，CPU的数据线与存储芯片的数据线不一定相等，相等时可直接连接，不相等时要对存储芯片进行扩位，使其相等连接；〔4〕读/写控制线的连接，高电平为读，低电平为写；〔5〕片选线的连接，CPU的高位地址来产生片选信号。
3.什么叫地址重叠区，什么情况下会产生地址重叠区？3.答：存储系统中的某些存储单元有多个地址，这种现象叫地址重叠区。
原因是，存储系统是由多个芯片组成的，在产生片选信号时，如果只用部分高位地址来产生片选信号，则有一部分高位地址线没用，这样这部分地址线的值就不确定，可以为0也可以为1，所以存储芯片的地址空间也不确定了，出现了重复值，产生了地址重叠区。
4.什么叫“对准字”和“未对准字”，CPU对二者的访问有何不同？4.答：CPU访问的数据类型有字节，半字，字和双字。
假设字长为32位，则字节8位，半字16位，字32位，双字64位。
对准字就是存储这四种数据类型时，字节的起始地址任意，半字的起始地址为2的倍数，字的起始地址为4的倍数，双字的起始地址为8的倍数。
未对准字就是四种数据类型在存储时都任意，无论从哪个存储单元开始都可以。
CPU访问对准字只要一个存储周期就行了，因为对准字都在同一行，能同时选中；访问未对准字需要多个存取周期，引文他们对应的存储单元可能不在同一行。
计算机组成原理期末考试试题及答案(五套)
计算机组成原理期末考试试题及答案(五套)计算机组成原理试题（一）一、选择题（共20分，每题1分）1．零地址运算指令在指令格式中不给出操作数地址，它的操作数来自______。
A．立即数和栈顶；B．暂存器；C．栈顶和次栈顶；D．累加器。
2．______可区分存储单元中存放的是指令还是数据。
A．存储器；B．运算器；C．控制器；D．用户。
3．所谓三总线结构的计算机是指______。
A．地址线、数据线和控制线三组传输线。
B．I/O总线、主存总统和DMA总线三组传输线；C．I/O总线、主存总线和系统总线三组传输线；D．设备总线、主存总线和控制总线三组传输线．。
4．某计算机字长是32位，它的存储容量是256KB，按字编址，它的寻址范围是______。
A．128K；B．64K；C．64KB；D．128KB。
5．主机与设备传送数据时，采用______，主机与设备是串行工作的。
A．程序查询方式；B．中断方式；C．DMA方式；D．通道。
6．在整数定点机中，下述第______种说法是正确的。
A．原码和反码不能表示 -1，补码可以表示 -1；B．三种机器数均可表示 -1；C．三种机器数均可表示 -1，且三种机器数的表示范围相同；D．三种机器数均不可表示 -1。
7．变址寻址方式中，操作数的有效地址是______。
A．基址寄存器内容加上形式地址（位移量）；B．程序计数器内容加上形式地址；C．变址寄存器内容加上形式地址；D．以上都不对。
8．向量中断是______。
A．外设提出中断；B．由硬件形成中断服务程序入口地址；C．由硬件形成向量地址，再由向量地址找到中断服务程序入口地址D．以上都不对。
9．一个节拍信号的宽度是指______。
A．指令周期；B．机器周期；C．时钟周期；D．存储周期。
10．将微程序存储在EPROM中的控制器是______控制器。
A．静态微程序；B．毫微程序；C．动态微程序；D．微程序。
11．隐指令是指______。
《计算机组成原理》典型例题讲解
分析设计计算：1.CPU 结构如图1所示，其中有一个累加寄存器AC ，一个状态条件寄存器，各部分之间的连线表示数据通路，箭头表示信息传送方向。
（1） 标明图中四个寄存器的名称。
（2） 简述指令从主存取到控制器的数据通路。
（3） 简述数据在运算器和主存之间进行存 / 取访问的数据通路。
图1解：（1） a 为数据缓冲寄存器 DR ，b 为指令寄存器 IR ，c 为主存地址寄存器，d 为程序计数器PC 。
（2） 主存 M →缓冲寄存器 DR →指令寄存器 IR →操作控制器。
（3） 存贮器读 ：M →缓冲寄存器DR →ALU →AC存贮器写 ：AC →缓冲寄存器DR →M2. 某机器中，配有一个ROM 芯片，地址空间0000H —3FFFH 。
现在再用几个16K ×8的芯片构成一个32K ×8的RAM 区域，使其地址空间为8000H —FFFFH 。
假设此RAM 芯片有/CS 和/WE 信号控制端。
CPU 地址总线为A15—A0,数据总线为D7—D0,控制信号为R//W ，MREQ(存储器请求)，当且仅当MREQ 和R//W 同时有效时，CPU 才能对有存储器进行读(或写)。
（1）满足已知条件的存储器，画出地址码方案。
（2）画出此CPU 与上述ROM 芯片和RAM 芯片的连接图。
解：存储器地址空间分布如图1所示，分三组，每组16K ×8位。
由此可得存储器方案要点如下：（1） 用两片16K*8 RAM 芯片位进行串联连接，构成32K*8的RAM 区域。
片内地址 ：A 0 ——A 13 ，片选地址为：A 14——A 15；（2） 译码使用2 ：4 译码器；（3） 用 /MREQ 作为2 ：4译码器使能控制端，该信号低电平（有效）时，译码器工作。
（4） CPU 的R / /W 信 号与RAM 的/WE 端连接，当R // W = 1时存储器时，存储器执行写操作。
如图1图1CPU 与芯片连接如图2：图23. 某机器中，已知配有一个地址空间为(0000—1FFF)16的ROM 区域，现在用一个SRAM 芯片（8K ×8位）形成一个16K ×16位的ROM 区域，起始地址为（2000）16 。
计算机组成原理试题及答案
计算机组成原理试题及答案一、选择题（每题2分，共20分）1. 计算机系统由哪两大部分组成？A. 硬件系统和软件系统B. 中央处理器和外部设备C. 存储器和输入/输出设备D. 运算器和控制器答案：A2. 下列哪个寄存器用于存储指令？A. 程序计数器B. 指令寄存器C. 状态寄存器D. 数据寄存器答案：B3. 下列哪种总线用于连接CPU和内存？A. 数据总线B. 地址总线C. 控制总线D. 外部总线答案：B4. 在计算机系统中，下列哪个设备用于实现数据的输入和输出？A. CPUB. 内存C. 硬盘D. 输入/输出设备答案：D5. 下列哪种存储器属于易失性存储器？A. RAMB. ROMC. 硬盘D. U盘答案：A6. 在计算机中，下列哪种操作称为中断？A. CPU执行指令的过程B. CPU响应外部设备请求的过程C. CPU执行系统调用的过程D. CPU进行输入/输出操作的过程答案：B7. 下列哪种计算机体系结构采用精简指令集？A. CISCB. RISCC. VLIWD. SIMD答案：B8. 在计算机中，下列哪种设备用于实现数据的高速缓存？A. L1缓存B. L2缓存C. 硬盘D. 内存答案：A9. 下列哪种计算机总线标准用于连接显卡？A. PCIB. AGPC. PCI-ED. USB答案：C10. 在计算机系统中，下列哪种设备用于存储大量数据？A. 内存B. 硬盘C. U盘D. 光盘答案：B二、填空题（每题2分，共20分）1. 计算机硬件系统包括________、________和________三大部件。
答案：中央处理器、内存、外部设备2. 计算机的运算器主要包括________和________两部分。
答案：算术逻辑单元、寄存器组3. 计算机的控制器主要包括________、________和________三部分。
答案：指令寄存器、程序计数器、指令译码器4. 计算机的输入/输出设备主要包括________、________、________和________等。
计算机组成原理习题答案3解析
第3章习题参考答案1、设有一个具有20位地址和32位字长的存储器，问 (1) 该存储器能存储多少字节的信息？(2) 如果存储器由512K ×8位SRAM 芯片组成，需要多少片？ (3) 需要多少位地址作芯片选择？ 解：(1) 该存储器能存储：字节4M 832220=⨯ (2) 需要片8823228512322192020=⨯⨯=⨯⨯K (3) 用512K ⨯8位的芯片构成字长为32位的存储器，则需要每4片为一组进行字长的位数扩展，然后再由2组进行存储器容量的扩展。
所以只需一位最高位地址进行芯片选择。
2、已知某64位机主存采用半导体存储器，其地址码为26位，若使用4M ×8位的DRAM 芯片组成该机所允许的最大主存空间，并选用内存条结构形式，问； (1) 若每个内存条为16M ×64位，共需几个内存条? (2) 每个内存条内共有多少DRAM 芯片?(3) 主存共需多少DRAM 芯片? CPU 如何选择各内存条? 解：(1) 共需条4641664226=⨯⨯M 内存条 (2) 每个内存条内共有32846416=⨯⨯M M 个芯片(3) 主存共需多少1288464648464226=⨯⨯=⨯⨯M M M 个RAM 芯片， 共有4个内存条，故CPU 选择内存条用最高两位地址A 24和A 25通过2：4译码器实现；其余的24根地址线用于内存条内部单元的选择。
3、用16K ×8位的DRAM 芯片构成64K ×32位存储器，要求： (1) 画出该存储器的组成逻辑框图。
(2) 设存储器读/写周期为0.5μS ，CPU 在1μS 内至少要访问一次。
试问采用哪种刷新方式比较合理?两次刷新的最大时间间隔是多少?对全部存储单元刷新一遍所需的实际刷新时间是多少? 解：(1) 用16K ×8位的DRAM 芯片构成64K ×32位存储器，需要用16448163264=⨯=⨯⨯K K 个芯片，其中每4片为一组构成16K ×32位——进行字长位数扩展(一组内的4个芯片只有数据信号线不互连——分别接D 0~D 7、D 8~D 15、D16~D23和D24~D31，其余同名引脚互连)，需要低14位地址(A0~A13)作为模块内各个芯片的内部单元地址——分成行、列地址两次由A0~A6引脚输入；然后再由4组进行存储器容量扩展，用高两位地址A14、A15通过2：4译码器实现4组中选择一组。
2022年北京化工大学计算机科学与技术专业《计算机组成原理》科目期末试卷B(有答案)
2022年北京化工大学计算机科学与技术专业《计算机组成原理》科目期末试卷B（有答案）一、选择题1、某SRAM芯片，其容量为512×8位，除电源和接地端外，该芯片引出线的最小数目应该是（）。
A.23B.25C.50D.192、某计算机主存按字节编址，由4个64M×8位的DRAM芯片采用交叉编址方式构成，并与宽度为32位的存储器总线相连，主存每次最多读写32位数据。
若double型变量x 的主存地址为80400lAH，则读取x需要的存储周期数是（）。
A.1B.2C.3D.43、假定变量i、f、d的数据类型分别为int、float、double（int用补码表示，float 和double用IEEE754标准中的单精度和双精度浮点数据格式表示），已知i=785，f-l.5678e3，d=1.5el00，若在32位机器中执行下列关系表达式，则结果为真的是（）。
I.i==（int）（float）i Ⅱ.f==（float）（int）fIⅡ.f==（float）（double）f Ⅳ.（d+f）-d=fA.仅I、ⅡB.仅I、ⅢC.仅Ⅱ、ⅢD.仅Ⅲ、Ⅳ4、假设编译器规定int 和shot类型长度分别为32位和16位，若有下列C语言语句：unsigned short x=65530；unsigned int y=x；得到y的机器数为（）。
A.00007FFAHB.0000 FFFAHC.FFFF 7FFAHD.FFFF FFFAH5、组成一个运算器需要多个部件，但下面所列（）不是组成运算器的部件。
A.通用寄存器组B.数据总线C.ALUD.地址寄存器6、内部总线（又称片内总线）是指（）。
A.CPU内部连接各寄存器及运算部件之间的总线B.CPU和计算机系统的其他高速功能部件之间互相连接的总线C.多个计算机系统之间互相连接的总线D.计算机系统和其他系统之间互相连接的总线7、假设某存储器总线采用同步通信方式，时钟频率为50MHz，每个总线事务以突发方式传输8个字，以支持块长为8个字的Cache行读和Cache行写，每字4B.对于读操作，方式顺序是1个时钟周期接收地址，3个时钟周期等待存储器读数，8个时钟周期用于传输8个字。
北华大学2020计算机组成原理考试题库
复习题1．冯·诺依曼机的特点是，机器以（运算器）为中心，（输入输出设备）与（存储器）间的数据传送通过它完成。
2．（指令字长）取决于操作码的长度、操作数地址的长度和操作数地址的个数。
3．I/O的编址方式可分为( 统一编址 )和( 不统一编址 )两大类。
4．CPU实质包括（运算器）和（控制器）两大部分，（控制器）必须具备能自动地从存储器中取出指令的功能。
5．控制部件通过控制线向执行部件发出各种控制命令,通常把这种控制命令叫做（微命令）。
6．计算机硬件的主要技术指标包括（字长）、（主存容量）、（主频）。
7．按数据传送方式不同，总线可分为（串行传输总线）和（并行传输总线）。
8．指令通常由（操作码）和（地址码）两部分组成。
9．任何指令周期的第一步必定是（取址）周期。
10．控制部件通过控制线向执行部件发出各种控制命令，通常把这种控制命令叫做（微命令），而执行部件执行此控制命令后所进行的操作叫做（微操作）。
11．（指令）和( 数据 )都存放在存储器中，( 控制器 )能自动识别它们。
12．由于一个存储器芯片的容量和位数一般不能满足使用要求所以通常将若干个芯片按（字长拓展）和（字数的拓展）两种方式相连接。
13．指令通常由（操作码）和（地址码）两部分组成。
14．一个CPU周期由若干个（时钟）周期组成，这种周期是主频时钟的时间间隔，是CPU处理操作的最基本的时间单位。
15．CPU从主存取出一条指令并执行该指令的时间叫做（指令周期），它常常一用若干个（机器周期）来表示。
1．完整的计算机系统应包括（ D ）。
A．运算器、存储器、控制器 B．外部设备和主机C．主机和实用程序 D．配套的硬件设备和软件系统2．计算机的存储系统是指（ D ）。
A．RAM存储器 B．ROM存储器C．主存储器 D．Cache、主存储器和外存储器3．某DRAM芯片,其存储容量为512K×8位,该芯片的地址线和数据线数目分别为（ D ）。
计算机组成原理期末考试试题及答案
计算机组成原理期末考试试题及答案一、选择题（每题2分，共20分）1. 计算机硬件系统主要由哪两部分组成？A. 控制器和运算器B. 输入设备和输出设备C. 中央处理器和外部设备D. 存储器和输入输出设备答案：C2. 下面哪个不是计算机的五大组成部分？A. 控制器B. 运算器C. 输入设备D. 电源答案：D3. 下面哪个寄存器用于存放将要执行的下一条指令的地址？A. 指令寄存器B. 程序计数器C. 地址寄存器D. 数据寄存器答案：B4. 下面哪个不是计算机的数据表示方法？A. 二进制B. 十进制C. 八进制D. 十六进制答案：B5. 下面哪个不是计算机的存储器层次结构？A. 寄存器B. 高速缓存C. 主存储器D. 硬盘答案：D6. 下面哪个不是计算机的输入设备？A. 鼠标B. 键盘C. 扫描仪D. 显示器答案：D7. 下面哪个不是计算机的输出设备？A. 显示器B. 打印机C. 扬声器D. 键盘答案：D8. 下面哪个不是计算机的总线类型？A. 数据总线B. 地址总线C. 控制总线D. 通信总线答案：D9. 下面哪个不是计算机的指令类型？A. 数据传输指令B. 算术运算指令C. 逻辑运算指令D. 中断指令答案：D10. 下面哪个不是计算机的并行计算技术？A. 流水线技术B. 向量处理技术C. 多线程技术D. 分布式计算技术答案：D二、填空题（每题2分，共20分）1. 计算机硬件系统主要由______和______组成。
答案：中央处理器，外部设备2. 计算机的五大组成部分包括：控制器、运算器、______、______和______。
答案：存储器，输入设备，输出设备3. 计算机的数据表示方法有：二进制、八进制、十六进制等，其中计算机内部使用的是______。
答案：二进制4. 计算机的存储器层次结构包括：寄存器、高速缓存、______和______。
答案：主存储器，硬盘5. 计算机的指令分为：数据传输指令、算术运算指令、逻辑运算指令和______。
计算机组成原理习题——带答案.doc
第四章1．一个容量为 16K× 32 位的存储器，其地址线和数据线的总和是多少？当选用下列不同规格的存储芯片时，各需要多少片？1K×4 位， 2K× 8 位， 4K ×4 位， 16K×1 位， 4K ×8 位， 8K×8 位地址线和数据线的总和= 14 + 32 = 46 根；选择不同的芯片时，各需要的片数为：1K × 4 ：（ 16K ×32 ）/ （ 1K × 4 ）= 16 × 8 = 128 片2K × 8 ：（ 16K ×32 ）/ （ 2K ×8 ）= 8 × 4 = 32 片4K × 4 ：（ 16K ×32 ）/ （ 4K × 4 ）= 4 × 8 = 32 片16K × 1 ：（ 16K ×32 ） / （ 16K × 1 ）= 1 × 32 = 32 片4K × 8 ：（ 16K ×32 ） / （ 4K ×8 ）= 4 × 4 = 16 片8K× 8：（ 16K×32） / （ 8K×8） = 2 × 4 = 8 片2．现有 1024×1 的存储芯片，若用它组成容量为16K×8 的存储器。
试求：（1）实现该存储器所需的芯片数量？（2）若将这些芯片分装在若干块板上，每块板的容量为 4K× 8 位，该存储器所需的地址线总位数是多少？其中几位用于选板？几位用于选片？几位用做片内地址？16K × 8=2^14 × 8,地址线为14 根 .4K × 8 容量的板 ,共需要 4 块板子 .则 14 根地址线的最高2 位用于板选（ 00 ～ 11, 第 1 块板子～第 4 块板子） ,4K*8 位＝ 2^12*8 位＝ 12*1K*8 位 ,也就是在每块板子内需要 4*8 个芯片 ,而每 8 个芯片组成 8 位 ,也就是位扩展 .也就是说需要 4 组 , 则除了最高 2 位 ,剩余的12 位中 ,有 2 位用于片选（ 00 ～ 11, 第一组～第 4 组） .也就是： 2 位用于板选,2 位用于片选,剩余的 10 位用于片内地址选择 .3．已知某计算机字长 8 位，现采用半导体存储器作主存，其地址线为16 位，若使用 1K ×4 的 SRAM 芯片组成该机所允许的最大主存空间，并采用存储模块结构形式。
北华大学计算机组成原理考试题
复习题1．冯·诺依曼机的特点是，机器以（运算器）为中心，（输入输出设备）与（存储器）间的数据传送通过它完成。
2．（指令字长）取决于操作码的长度、操作数地址的长度和操作数地址的个数。
3．I/O的编址方式可分为( 统一编址 )和( 不统一编址 )两大类。
4．CPU实质包括（运算器）和（控制器）两大部分，（控制器）必须具备能自动地从存储器中取出指令的功能。
5．控制部件通过控制线向执行部件发出各种控制命令,通常把这种控制命令叫做（微命令）。
6．计算机硬件的主要技术指标包括（字长）、（主存容量）、（主频）。
7．按数据传送方式不同，总线可分为（串行传输总线）和（并行传输总线）。
8．指令通常由（操作码）和（地址码）两部分组成。
9．任何指令周期的第一步必定是（取址）周期。
10．控制部件通过控制线向执行部件发出各种控制命令，通常把这种控制命令叫做（微命令），而执行部件执行此控制命令后所进行的操作叫做（微操作）。
11．（指令）和( 数据 )都存放在存储器中，( 控制器 )能自动识别它们。
12．由于一个存储器芯片的容量和位数一般不能满足使用要求所以通常将若干个芯片按（字长拓展）和（字数的拓展）两种方式相连接。
13．指令通常由（操作码）和（地址码）两部分组成。
14．一个CPU周期由若干个（时钟）周期组成，这种周期是主频时钟的时间间隔，是CPU处理操作的最基本的时间单位。
15．CPU从主存取出一条指令并执行该指令的时间叫做（指令周期），它常常一用若干个（机器周期）来表示。
1．完整的计算机系统应包括（ D ）。
A．运算器、存储器、控制器 B．外部设备和主机C．主机和实用程序 D．配套的硬件设备和软件系统2．计算机的存储系统是指（ D ）。
A．RAM存储器 B．ROM存储器C．主存储器 D．Cache、主存储器和外存储器3．某DRAM芯片,其存储容量为512K×8位,该芯片的地址线和数据线数目分别为（ D ）。
2022年北京化工大学计算机科学与技术专业《计算机组成原理》科目期末试卷A(有答案)
2022年北京化工大学计算机科学与技术专业《计算机组成原理》科目期末试卷A（有答案）一、选择题1、某SRAM芯片，其容量为512×8位，除电源和接地端外，该芯片引出线的最小数目应该是（）。
A.23B.25C.50D.192、一个存储器系统中，常常同时包含ROM和RAM两种类型的存储器，如果用lK×8位的ROM芯片和lK×4位的RAM芯片，组成4K×8位的ROM和1K×8位的RAM存储系统，按先ROM后RAM进行编址。
采用3-8译码器选片，译码信号输出信号为Y0~Y7，其中Y4选择的是（）。
A.第一片ROMB.第五片ROMC.第一片RAMD.第一片RAM和第二片RAM3、在浮点机中，（）是隐藏的。
A.阶码B.数符C.尾数D.基数4、某计算机字长为32位，按字节编址，采用小端（Litle Endian）方式存放数据。
假定有一个double型变量，其机器数表示为1122334455667788H，存放在00008040H开始的连续存储单元中，则存储单元00008046H中存放的是（）。
A.22HB.33HC.66HD.77H5、一个浮点数N可以用下式表示：N=mr me，其中，e=rc g；m：尾数的值，包括尾数采用的码制和数制：e：阶码的值，一般采用移码或补码，整数；Tm：尾数的基；re：阶码的基；p：尾数长度，这里的p不是指尾数的：进制位数，当ra=16时，每4个二进制位表示一位尾数；q：阶码长度，由于阶码的基通常为2，因此，在一般情况下，q就是阶码部分的二进制位数。
研究浮点数表示方式的主要目的是用尽量短的字长（主要是阶码字长q和尾数字长的和）实现尽可能大的表述范围和尽可能高的表数精度。
根据这一目的，上述6个参数中只有3个参数是浮点数表示方式要研究的对象，它们是（）。
A.m、e、rmB. rm、e、rmC.re、p、qD. rm、p、q6、下列有关总线定时的叙述中，错误的是（）。
北华大学计算机组成原理考试题
北华大学计算机组成原理考试题复习题1．冯·诺依曼机的特点是，机器以（运算器）为中心，（输入输出设备）与（存储器）间的数据传送通过它完成。
2．（指令字长）取决于操作码的长度、操作数地址的长度和操作数地址的个数。
3．I/O的编址方式可分为( 统一编址 )和( 不统一编址 )两大类。
4．CPU实质包括（运算器）和（控制器）两大部分，（控制器）必须具备能自动地从存储器中取出指令的功能。
5．控制部件通过控制线向执行部件发出各种控制命令,通常把这种控制命令叫做（微命令）。
6．计算机硬件的主要技术指标包括（字长）、（主存容量）、（主频）。
7．按数据传送方式不同，总线可分为（串行传输总线）和（并行传输总线）。
8．指令通常由（操作码）和（地址码）两部分组成。
9．任何指令周期的第一步必定是（取址）周期。
10．控制部件通过控制线向执行部件发出各种控制命令，通常把这种控制命令叫做（微命令），而执行部件执行此控制命令后所进行的操作叫做（微操作）。
11．（指令）和( 数据 )都存放在存储器中，( 控制器 )能自动识别它们。
12．由于一个存储器芯片的容量和位数一般不能满足使用要求所以通常将若干个芯片按（字长拓展）和（字数的拓展）两种方式相连接。
13．指令通常由（操作码）和（地址码）两部分组成。
14．一个CPU周期由若干个（时钟）周期组成，这种周期是主频时钟的时间间隔，是CPU处理操作的最基本的时间单位。
15．CPU从主存取出一条指令并执行该指令的时间叫做（指令周期），它常常一用若干个（机器周期）来表示。
1．完整的计算机系统应包括（ D ）。
A．运算器、存储器、控制器 B．外部设备和主机C．主机和实用程序 D．配套的硬件设备和软件系统2．计算机的存储系统是指（ D ）。
A．RAM存储器 B．ROM存储器C．主存储器D．Cache、主存储器和外存储器3．某DRAM芯片,其存储容量为512K×8位,该芯片的地址线和数据线数目分别为（ D ）。
2012组成原理(试卷1参考答案)
北华大学计算机科学技术学院2011-2012 学年第 2 学期《计算机组成原理》课程期末考试试卷（1）参考答案与评分标准一、填空题（每空1分，共10分）1、机器字长，存储容量，运算速度。
2、地址3、程序查询4、寄存器-寄存器寄存器-存储器存储器-存储器5、取指6、指令周期二、选择题（每小题2分，共20分）1、B2、D3、B4、C5、B6、C7、B8、A9、C 10、B三、分析题（每小题5分，共20分）1、1.程序查询方式和程序中断方式都要由程序实现外围设备的输入输出，它们有何不同？答：程序查询方式是用户在程序中安排一段输入输出的程序，它由I/O指令、测试指令和转移指令等组成。
CPU一旦启动I/O后，就进入这段程序，时刻查询I/O准备的情况，若未准备就绪就踏步等待；若准备就绪就实现传送。
在输入输出的全部过程中，CPU停止自身的操作。
【2分】程序中断方式虽也要用程序实现外部设备的输入、输出，但它只是以中断服务程序的形式插入到用户现行程序中。
即CPU启动I/O后，继续自身的工作，不必查询I/O的状态。
而I/O被启动后，便进入自身的准备阶段，当其准备就绪时，向CPU提出中断请求，此时若满足条件，CPU暂停现行程序，转入该设备的中断服务程序，在服务程序中实现数据的传送。
【3分】2为什么要把存储系统分成若干个不同的层次？主要有哪些层次？答：为了扩大存储器容量和提高访存速度，将存储系统分为若干不同层次。
【3分】有Cache-主存层次【1分】和主存-辅存层次【1分】3、串行传输和并行传输有何区别？各应用于什么场合？答：串行传输是指数据在一条线路上按位一次传输，线路成本低，但速度慢，适合于远距离的数据传输【2分】。
并行传输是每个数据位都有一条独立的传输线，所有的数据位同时传输，其传输速度快、成本高，适合于近距离、高速传输的场合。
【3分】4. 某机主存容量为4M×16 位，且存储字长等于指令字长，若该机的指令系统具有97 种操作。
2021年北华大学软件工程专业《计算机组成原理》科目期末试卷B(有答案)
2021年北华大学软件工程专业《计算机组成原理》科目期末试卷B（有答案）一、选择题1、局部性原理是一个持久的概念，对硬件和软件系统的设计和性能都有着极大的影响。
局部性通常有两种不同的形式：时间局部性和空间局部性。
程序员是否编写出高速缓存友好的代码，就取决于这两方面的问题。
对于下面这个函数，说法正确的是（）。
int sumvec(int v[N]){int i, sum=0;for(i=0;i<N;i++)sum+= v[i]eturn sum;}A.对于变量i和sum，循环体具有良好的空间局部性B.对于变量i、sum和v[N]，循环体具有良好的空间局部性C.对于变量i和sum，循环体具有良好的时间局部性D.对于变量i、sum和v[N]，循环体具有良好的时间局部性22、下列存储器中，在工作期间需要周期性刷新的是（）。
A. SRAMB. SDRAMC.ROMD. FLASH3、有如下C语言程序段：（）short si=-32767；unsigned short usi=si；执行上述两条语句后，usi的值为A.-32767B.32767C.32768D.327694、某数采用IEEE754标准中的单精度浮点数格式表示为C6400000H，则该数的值是（）。
A.-1.5×213B.-1.5×212C.-0.5×213D.-0.5×2125、当满足下列（）时，x>-1/2成立。
A.x1必须为l，x2~x4至少有一个为1B.x1必须为1，x2~x4任意C.x1必须为0，x2~x4至少有一个为1D.x1必须为0，X2~x4任意6、总线的半同步通信方式是（）。
A.既不采用时钟信号，也不采用握手信号B.只采用时钟信号，不采用握手信号C.不采用时钟信号，只采用握手信号D.既采用时钟信号，又采用握手信号7、在异步通信方式中，一个总线传输周期的过程是（）。
A.先传送数据，再传送地址B.先传送地址，再传送数据C.只传输数据D.无法确定8、计算机硬件能够直接执行的是（）。
计算机组成原理期末考试试题及答案
计算机组成原理期末考试试题及答案一、选择题（每题2分，共20分）1. 计算机系统由哪两部分组成？A. 硬件和软件B. 输入和输出设备C. 中央处理器和外部设备D. 存储器和输入输出设备答案：A2. 下面哪个寄存器用来存放指令？A. 累加寄存器B. 指令寄存器C. 程序计数器D. 状态寄存器答案：B3. 下面哪种总线用于连接CPU和内存？A. 数据总线B. 地址总线C. 控制总线D. 局部总线答案：B4. 下面哪个设备不属于输入设备？A. 键盘B. 鼠标C. 扫描仪D. 打印机答案：D5. 下面哪个设备不属于输出设备？A. 显示器B. 打印机C. 扬声器D. 键盘答案：D6. 下面哪个操作属于逻辑运算？A. 加法B. 减法C. 与运算D. 乘法答案：C7. 下面哪种存储器属于随机访问存储器？A. 硬盘B. U盘C. RAMD. ROM答案：C8. 下面哪个部件负责数据的输入输出操作？A. CPUB. 内存C. 硬盘D. I/O接口答案：D9. 下面哪个技术用于提高CPU的工作频率？A. 超线程B. 超频C. 虚拟化D. 多核答案：B10. 下面哪个总线标准用于连接CPU和外部设备？A. PCIB. USBC. IDED. SATA答案：A二、填空题（每题2分，共20分）1. 计算机的硬件系统主要包括五大部件：________、________、________、________和________。
答案：控制器、运算器、存储器、输入设备、输出设备2. 计算机指令通常由________和________两部分组成。
答案：操作码、操作数3. 在计算机中，数据总线的宽度决定了计算机的________。
答案：字长4. 计算机的存储器系统分为________和________两大部分。
答案：主存储器、辅助存储器5. I/O端口地址分为________和________两种。
答案：统一编址、独立编址三、判断题（每题2分，共20分）1. 计算机的性能主要取决于CPU的性能。
2022年华北电力大学(北京)计算机科学与技术专业《计算机组成原理》科目期末试卷A(有答案)
2022年华北电力大学(北京)计算机科学与技术专业《计算机组成原理》科目期末试卷A（有答案）一、选择题1、某容量为256MB的存储器由若干4M×8位的DRAM芯片构成，该DRAM芯片的地址引脚和数据引脚总数是（）。
A.19B.22C.30D.362、关于Cache的3种基本映射方式，下面叙述中错误的是（）。
A.Cache的地址映射有全相联、直接和多路组相联3种基本映射方式B.全相联映射方式，即主存单元与Cache单元随意对应，线路过于复杂，成本太高C.多路组相联映射是全相联映射和直接映射的一种折中方案，有利于提高命中率D.直接映射是全相联映射和组相联映射的一种折中方案，有利于提高命中率3、在补码一位乘中，若判断位Y n Y n+1=01，则应执行的操作为（）。
A.原部分积加[-x]补，然后右移一位B.原部分积加[x]补，然后右移一位C.原部分积加[-x] 补，然后左移一位D.原部分积加[x]补，然后左移一位4、在定点机中执行算术运算时会产生溢出，其根本原因是（）。
A.主存容量不够B.运算结果无法表示C.操作数地址过大D.栈溢出5、串行运算器结构简单，其运算规律是（）。
A.由低位到高位先行进行进位运算B.由低位到高位先行进行借位运算C.由低位到高位逐位运算D.由高位到低位逐位运算6、在异步通信方式中，一个总线传输周期的过程是（）。
A.先传送数据，再传送地址B.先传送地址，再传送数据C.只传输数据D.无法确定7、下列关于同步总线的说法中，正确的有（）。
I.同步总线一般按最慢的部件来设置公共时钟II.同步总线一般不能很长III.同步总线一般采用应答方式进行通信IV.通常，CPU内部总线、处理器总线等采用同步总线A. I，IIB. I，II，IVC.III，IVD.II，III，IV8、下列选项中，能缩短程序执行时间的措施是（）。
1.提高CPU时钟频率Ⅱ.优化数据通路结构ll.对程序进行编译优化A.仪I、ⅡB.仅I、ⅢC.仅Ⅱ、ID.I、Ⅱ、Ⅲ9、下列部件中，CPU存取速度由慢到快的排列顺序正确的是（）。
计算机组成原理期末典型例题及答案
1) 请设计微指令格式（具体考虑控制字段，顺序控制字段只画 框图）
2) “ADD R0,R1”指令完成（R0） + (R1) R1 的操作，画出微程 序流程图. 解：
1) 组内地址 ：A12 ——A0 （A0 为低位）； 2) 组号译码使用 2 ：4 译码器； 3) RAM1 ，RAM 2 各用两片 SRAM 芯片位进行并联连接， 其中一片组成高 8 位，另一片组成低 8 位。 4) 用 /MREQ 作为 2 ：4 译码器使能控制端，该信号低电平（有 效）时，译码器工作。 5) CPU 的 R / /W 信 号与 SRAM 的/WE 端连接，当 R // W = 1 时存储器执行读操作， 当 R // W = 0 时，存储器执行写操作。如 图2
公共微程序信号
(2)流程图如图:
7. 某计算机的数据通路如图所示，其中 M—主存， MBR—主 存数据寄存器， MAR—主存地址寄存器， R0-R3—通用寄存器， IR—指令寄存器， PC—程序计数器（具有自增能力）， C、D—暂存器， ALU—算术逻辑单元（此处做加法器看待）， 移位器—左移、右移、直 通传送。所有双向箭头表示信息可以双向传送。
存储器的平均读/写周期与单个存储器片的读/写周期相差不多，应采 用异步式刷新方式比较合理。
DRAM 存储器来讲，两次刷新的最大时间间隔是 2ms. DRAM 芯片读/写周期为 0.5μs。假定 16K×1 位的 RAM 芯片由 128 ×128 矩阵存储元构成，刷新时只对 128 行进行异步式刷新，则刷新间 隔为 2ms/128 =15.6μs，可取刷新信号周期为 15μs .
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
三郎整理
4.15设CPU共有16根地址线，8根数据线，并用MREQ（低电平有效）作访存控制信号，R / W 作读写命令信号（高电平为读，低电平为写）。
现有下列存储芯片：ROM（2K×8位，4K×4位，8K×8位），RAM（1K×4位，2K×8位，4K×8位），及74138译码器和其他门电路（门电路自定）。
试从上述规格中选用合适芯片，画出CPU和存储芯片的连接图。
要求：
（1）最小4K地址为系统程序区，4096~16383地址范围为用户程序区。
（2）指出选用的存储芯片类型及数量。
（3）详细画出片选逻辑。
详细解析步骤
第1步，根据题目的地址范围写出相应的二进制地址码：
CPU共16根地址线，8根数据线。
最小4K（即2^12）为系统程序区，则其地址的二进制码为：
0000 0000 0000 0000
... ...
0000 1111 1111 1111
CPU寻址时，以上地址范围是系统程序区，大小为：4KB。
用户程序的二进制地址码范围为：0001 0000 0000 0000
... ...
0011 1111 1111 1111
CPU寻址时，以上地址范围是用户程序区，大小为：12KB
第2步，根据地址范围的容量以该范围在计算机系统中的作用，选择存储芯片
存储系统程序：2片4K× 4 的ROM芯片，位扩展
存储用户程序：3片4K×8的RAM芯片，字扩展
第3步，分配CPU地址线
将CPU的低12位A11 ~ A0 与2片4K×4 的ROM芯片的地址线相连；
将CPU的低12位A11 ~ A0与3片4K×8的RAM芯片的地址线相连；
剩下的高位地址与访存控制信号MREQ共同产生存储芯片的片选信号。
第4步，形成片选信号
由74138译码器输入逻辑关系可知，必须保证控制端G1为高电平，-G2A 与-G2B 为低电平，才能使译码器正常工作。
根据第1步写出的存储器地址范围得出，A15始终为低电平，而访存控制信号MREQ 是低电平有效。
因此将74138译码器的控制端G1接+5V，-G2A，-G2B分别接A15和-MREQ。
CPU的A14，A13，A12分别接在译码器的C，B，A 端；使其输出-Y0作为ROM的片选信号。
输出-Y1，-Y2，-Y3分别作为串联的3片RAM的片选信号。
4.16 CPU假设同上题，现有8片8K×8位的RAM芯片与CPU相连，试回答：（1）用74138译码器画出CPU与存储芯片的连接图；
（2）写出每片RAM的地址范围；
（3）如果运行时发现不论往哪片RAM写入数据后，以A000H为起始地址的存储芯片都有与其相同的数据，分析故障原因。
（4）根据（1）的连接图，若出现地址线A13与CPU断线，并搭接到高电平上，将出现什么后果？
如果运行时发现不论往哪片RAM写入数据后，以A000H为起始地址的存储芯片都有与其相同的数据，则根本故障原因为：该存储芯片的片选输入端很有可能总是处于低电平。
可能的情况有：
该片的 -CS端与 -WE端连错或短路
该片的 -CS端与 CPU的 -MREQ端错连或短路
该片的 -CS端与地线错连或短路，在此假设芯片与译码器本身都是好的。
译码器故障等。
若出现地址线A13与CPU断线，并搭接到高电平上，将会出现A13恒为“1”的情况。
此时存储器只能寻址A13=1的地址空间，A13=0的另一半地址空间将永远访问不到。
若对A13=0 的地址空间进行访问，只能错误地访问到A13=1的对应空间中去。