实验二 集成逻辑门电路的基本应用

实验二集成逻辑门电路的基本应用

班级：姓名：学号：

日期：2015年11月11日地点：实验大楼210室 课程名称：数字电子技术基础指导老师：同组学生姓名： 成绩：

一、实验目的

（一）熟悉用标准与非门实现逻辑变换的方法。 （二）学习与非门电路的应用。 （三）掌握半加器电路结构和逻辑功能。

二、实验仪器和设备

通用微机接口实验系统、微机电源、VC9808+型万用表、集成电路74LS00、集成电路74LS86。

三、实验步骤及内容

（一）利用摩根定理可以对逻辑函数化简或进行逻辑变换。 摩根定律： = ∙∙∙C B A

)( ∙∙∙C B A = +++C B A

1、 利用与非门组成一个与门的电路设计。

与非门的布尔代数表达式为：B A Y ∙=，而与门的布尔代数表达式为：

B A Z ∙=，只要把与非门的输出Y 反相一次，即可得到与非门的功能：

Z B A =∙=Y =B A ∙

因此只要用二个与非门即可实现与门的功能。测试电路原理图如图2-1，实验电路图如图2-2，并将测试结果记录于表2-1。

说明：将与非门两个输入端接在一起即可将与非门当作反相器使用。

图2-1与非门组成与门原理图 图2-2 与非门组成与门实验电路图

①数据分析：

由实验结果表2-1可得：当 A 与B 两个输入端有一端输入 为0时，输出端Z 即为0，符 与门电路的特性。 ②结论：

有数据分析可得出实验中与非门电路构成一个与门电路，即摩根定律：)( +++C B A = ∙∙∙C B A 得到验证。

2、利用与非门组成一个或门的电路设计。

或门的布尔代数表达式为：Z=A+B ，根据摩根定律可知：Z=A+B =B A ∙ 因此可以用三个与非门连接起来，即可实现或门的功能。测试电路原理图如图2-3，实验电路图如图2-4，并将测试结果记录于表2-2。

表2-1 组合与门功能测试表

图2-3 与非门组成或门原理图

图2-4 与非门组成或门实验电路图 ①数据分析：

由实验结果2-2可得：当输入

端A 、Ｂ中有一输入端输入高电平 １时，输出端即输出高电平１。 符合或门的特性。 ②总结：

由数据分析可得出，由与非门组成的电路构成一个或门电路。即摩尔根定律)( ∙∙∙C B A = +++C B A 得到验证。

（二）使用74LS00进行电路设计。

1、利用与非门完成一个电平“0”的控制器。

设计要求：电路的输入端接一个1MHZ 的脉冲信号，其输出端只能输出电平为“1”的信号。

设计原理：与非门的布尔代数表达式为：B A Y ∙=，为了使输出端输出高电平，则令Y=1，即1=

∙B A ，0=∙B A ，因此使B 端保持低电平，则无论A 端输入电平是高或低，都能输出高电平。

方法：使用一组与非门，将与非门的一个输入端接地，另一输入端接1MHz 的脉冲信号，即可实现输出高电平的功能。实验图如图2-5所示。

图2-5电平“0”控制器原理图

实验结果：从示波器中可以看出电路输出电平均为高电平，因此电路设

计满足要求。

2、用奇数个与非门构成环形振荡器。

用三个与非门构成环形振荡器，如图2-6所示。振荡频率为：pd

nt f 21

，

n 是与非门的个数，t pd 是与非门的平均延迟时间。用示波器观察波形，测量振荡频率，计算与非门的平均延迟时间t pd 。

图2-6 与非门构成环形振荡器

图2-7 三个与非门构成的环形振荡器的输出波形

由图10可以看出，波形的振荡频率f =29.13MHz=2.913X107Hz ，

ns 5.72s 105.72)

102.913(321219

－7

=⨯≈⨯⨯⨯=

∙∙=

f

n t pd 与非门的平均延迟时间t pd = 5.72 ns 。

（三）半加器逻辑功能的测试。

用一个与门及一异或门（74LS86）组成一位半加器，测试其逻辑功能。如图2-8所示。实验电路图如图2-9所示。

图2-8 半加器逻辑图

图2-9 半加器实验电路图

①理论推算：

由逻辑图可得S=A ⊕B 、CO ＝Ａ·Ｂ。根据逻辑表达式得出其真值表，如表２－３：

②实验数据记录：

根据图2-9连接电路，给A 、B 分别输入电平0、0；0、1；1、0；1、1

。

表2-3 组合半加器功能推算表

记录S 、CO 电平于表2-4中：

③数据分析：

对比表2-3和表2-4数据得出：当A 、B 对应输入相同电平时，S 、CO 对应电平一致。 ④结论：

有数据分析得出，实验构成的电路符合一位半加器功能，因此用一个与门及一个异或门组成的一位半加器逻辑功能正常。

四、思考题

1、门电路芯片74LS00中不用的门应如何处理？

2、一个与非门中不用的输入端应如何处理？ 答：

1、可以都悬空，保险接法是输入端接地，输出端悬空。

2、与非门的逻辑表达式为⋯⋯∙∙∙∙=ＤC B A Y 。假设A 为不用的输入端，若接高

电平，则⋯⋯∙∙∙=⋯⋯∙∙∙∙=ＤＤC B C B Y 1，不影响输出结果。若接低电平，则

100==⋯⋯∙∙∙∙=ＤC B Y ，影响输出结果。若将引脚悬空，则相当于输入高电平，

也不影响输出结果，但如果有外物接触，则导致电平不确定，可能会有所影响。 因此，一个与非门中不用的输入端需接高电平。

表2-4 组合半加器实验记录表