实验1运算器实验报告
运算器实验报告
运算器实验报告实验背景运算器是计算机中一种重要的基本逻辑电路，用于进行算术和逻辑运算。
本次实验旨在设计一个基于逻辑门的4位二进制加法器，以实现两个4位二进制数的加法运算。
实验设备与材料1. 逻辑门：AND门、OR门、XOR门、NOT门2. 电路连接线3. 电压源4. 实验板5. 4个开关、8个LED灯实验原理在二进制数的加法中，我们需要对每一位进行逐个相加，并考虑进位的情况。
对于两个4位二进制数的加法，我们可以将其划分为4个单独的位加法运算，再结合进位的情况进行计算。
实验步骤1. 连接电路：根据逻辑门的真值表和逻辑方程，使用电路连接线将逻辑门按照设计要求连接在一起。
2. 设计输入：使用4个开关分别表示两个4位二进制数的每一位输入。
3. 设计输出：使用8个LED灯分别表示两个4位二进制数的每一位输出和进位。
4. 进行实验：按照设计的输入情况，观察LED灯的亮灭情况，验证加法器的正确性。
5. 记录结果：将实验结果记录在实验报告中。
实验结果与分析实验中，我们设计的4位二进制加法器成功实现了两个4位二进制数的加法运算。
通过观察LED灯的亮灭情况，我们可以判断出加法器的计算是否正确。
在实验过程中，我们发现在某些情况下，LED灯的亮灭可能存在短暂的闪烁现象，这是因为逻辑门的切换速度限制导致的，不会影响加法器的正常运算结果。
实验总结通过本次实验，我们深入理解了运算器的工作原理，并成功设计并实现了一个基于逻辑门的4位二进制加法器。
在实验中，我们熟悉了逻辑门的连接方法，并通过观察LED灯的亮灭情况验证了加法器的正确性。
此外，在实验中我们也发现了逻辑门的切换速度限制会导致LED 灯的闪烁现象。
在实际应用中，我们需要根据逻辑门的性能要求选择适当的门延迟时间，以保证运算器的稳定工作。
总体而言，本次实验对于我们理解运算器的工作原理，掌握逻辑门的应用具有重要意义。
我们相信通过进一步的学习和实践，我们能够设计出更加复杂和高效的运算器，为计算机的发展做出更大的贡献。
实验一 运算器应用实验
实验一运算器应用实验运算器是计算机进行数据处理的核心部件。
它主要由算术逻辑运算部件ALU、累加器、暂存器、通用寄存器堆、移位器、进位控制电路及其结果判断电路等组成。
运算方法的基本思想是：各种复杂的运算处理最终可分解为四则运算和基本的逻辑运算，而四则运算的核心是加法运算。
通过补码运算可以化减为加，减法运算与移位运算配合可以实现乘除运算，阶码运算与尾数的运算组合可以实现浮点运算。
§1 算术逻辑运算实验一、实验目的1．了解运算器的组成结构。
2．掌握运算器的工作原理。
3．学习运算器的设计方法。
4．掌握简单运算器的数据传送通路。
5．验证运算功能发生器74LS181 的组合功能。
二、实验设备TDN-CM+教学实验系统一套。
三、实验原理实验中所用的运算器数据通路图如图3.1-1。
图中所示的是由两片74LS181 芯片以并/串形式构成的8 位字长的运算器。
右方为低4 位运算芯片，左方为高4 位运算芯片。
低位芯片的进位输出端Cn+4 与高位芯片的进位输入端Cn 相连，使低4 位运算产生的进位送进高4位运算中。
低位芯片的进位输入端Cn 可与外来进位相连，高位芯片的进位输出引至外部。
两个芯片的控制端S0～S3 和M 各自相连。
为进行双操作数运算，运算器的两个数据输入端分别由两个数据暂存器DR1、DR2（用锁存器74LS273 实现）来锁存数据。
要将内总线上的数据锁存到DR1 或DR2 中，则锁存器74LS273 的控制端LDDR1 或LDDR2 须为高电平。
当T4 脉冲来到的时候，总线上的数据就被锁存进DR1 或DR2 中了。
为控制运算器向内总线上输出运算结果，在其输出端连接了一个三态门（用74LS245 实现）。
若要将运算结果输出到总线上，则要将三态门74LS245 的控制端ALU-B 置低电平。
否则输出高阻态。
数据输入单元(实验板上印有INPUT DEVICE)用以给出参与运算的数据。
其中，输入开关经过一个三态门（74LS245）和内总线相连，该三态门的控制信号为SW-B，取低电平时，开关上的数据则通过三态门而送入内总线中。
实验报告_运算器实验
实验报告_运算器实验一、实验目的本次运算器实验的主要目的是深入了解运算器的工作原理和功能，通过实际操作和观察，掌握其基本运算逻辑和数据处理过程，培养对计算机硬件系统的理解和实践能力。
二、实验设备本次实验所使用的设备包括计算机一台、相关的实验软件以及连接线路等。
三、实验原理运算器是计算机的核心部件之一，它负责执行各种算术和逻辑运算。
其基本组成包括算术逻辑单元（ALU）、寄存器、数据总线等。
算术逻辑单元（ALU）是运算器的核心，能够进行加法、减法、乘法、除法等算术运算，以及与、或、非等逻辑运算。
寄存器用于暂时存储参与运算的数据和运算结果。
数据总线则用于在各个部件之间传输数据。
在运算过程中，数据从寄存器通过数据总线传输到ALU 进行运算，运算结果再通过数据总线存储回寄存器或传输到其他部件。
四、实验内容与步骤（一）实验内容1、进行简单的算术运算，如加法、减法、乘法和除法。
2、执行逻辑运算，包括与、或、非操作。
3、观察运算结果在寄存器和数据总线上的传输和存储过程。
（二）实验步骤1、打开实验软件，连接好实验设备。
2、选择要进行的运算类型，如加法运算。
3、在相应的输入框中输入两个操作数。
4、点击“计算”按钮，观察运算结果在寄存器中的显示。
5、重复上述步骤，进行其他类型的运算。
五、实验结果与分析（一）实验结果1、加法运算：当输入操作数分别为 5 和 3 时，运算结果为 8，准确无误。
2、减法运算：输入 8 和 3，结果为 5，符合预期。
3、乘法运算：输入 2 和 4，得到结果 8，正确。
4、除法运算：输入 10 和 2，结果为 5，无差错。
5、逻辑运算：与运算：输入 1010 和 1100，结果为 1000。
或运算：输入 0101 和 1010，结果为 1111。
非运算：输入 1010，结果为 0101。
（二）结果分析通过对实验结果的观察和分析，可以得出以下结论：1、运算器能够准确地执行各种算术和逻辑运算，结果符合预期。
实验一_运算器实验(接线参考)
实验一运算器实验一、实验目的：1．掌握运算器的组成及工作原理；2．了解4位函数发生器74LS181的组合功能，熟悉运算器执行算术操作和逻辑操作的具体实现过程；3．验证带进位控制的74LS181的功能。
二、预习要求：１复习本次实验所用的各种数字集成电路的性能及工作原理；２预习实验步骤，了解实验中要求的注意之处。
三、实验设备：EL-JY-II型计算机组成原理实验系统一套，排线若干。
四、电路组成：本模块由算术逻辑单元ALU 74LS181（U7、U8、U9、U10）、暂存器74LS273（U3、U4、U5、U6）、三态门74LS244（U11、U12）和控制电路（集成于EP1K10部）等组成。
电路图见图1-1(a)、1-1(b)。
图1-1（a）ALU电路图1-1（b）ALU控制电路算术逻辑单元ALU是由四片74LS181构成。
74LS181的功能控制条件由S3、S2、S1、S0、 M、Cn决定。
高电平方式的74LS181的功能、管脚分配和引出端功能符号详见表1-1、图1-2和表1-2。
四片74LS273构成两个16位数据暂存器，运算器的输出采用三态门74LS244。
它们的管脚分配和引出端功能符号详见图1-3和图1-4。
图1-2 74LS181管脚分配表1-2 74LS181输出端功能符号74LS181功能表见表1－1，其中符号“＋”表示逻辑“或”运算，符号“*”表示逻辑“与”运算，符号“/”表示逻辑“非”运算，符号“加”表示算术加运算，符号“减”表示算术减运算。
选择 M=1逻辑操作 M=0 算术操作S3 S2 S1 S0 Cn=1（无进位）Cn=0（有进位）0 0 0 0 F=/A F=A F=A加10 0 0 1 F=/(A+B) F=A+B F=(A+B)加10 0 1 0 F=/A*B F=A+/B F=(A+/B)加10 0 1 1 F=0 F=减1(2的补)F=00 1 0 0 F=/(A*B) F=A加A*/B F=A加A*/B加10 1 0 1 F=/B F=(A+B)加A*/B F=(A+B)加A*/B加10 1 1 0 F=(/A*B+A*/B) F=A减B减1 F=A减B0 1 1 1 F=A*/B F=A*/B减1 F=A*/B1 0 0 0 F=/A+B F=A加A*B F=A加A *B加11 0 0 1 F=/(/A*B+A*/B) F=A加B F=A加B加11 0 1 0 F=B F=(A+/B)加A*B F=(A+/B)加A*B加11 0 1 1 F=A*B F=A*B减1 F=A*B1 1 0 0 F=1 F=A加A F=A加A 加11 1 0 1 F=A+/B F=(A+B)加A F=(A+B)加A加11 1 1 0 F=A+B F=(A+/B)加A F=(A+/B)加A加11 1 1 1 F=A F=A减1 F=A图1-3（a） 74LS273管脚分配图1-3（b）74LS273功能表图1-4（a） 74LS244管脚分配图1-4（b） 74LS244功能五、工作原理：运算器的结构框图见图1-5：算术逻辑单元ALU是运算器的核心。
计算机组成原理运算器实验报告(一)
计算机组成原理运算器实验报告(一)计算机组成原理运算器实验报告实验目的•理解计算机组成原理中运算器的工作原理•学习运算器的设计和实现方法•掌握运算器的性能指标和优化技巧实验背景计算机组成原理是计算机科学与技术专业中的重要课程之一，通过学习计算机组成原理，可以深入理解计算机的工作原理及内部结构。
运算器是计算机的核心组成部分之一，负责执行各种算术和逻辑运算。
在本次实验中，我们将通过实践的方式，深入了解并实现一个简单的运算器。
实验步骤1.确定运算器的功能需求–确定需要支持的算术运算和逻辑运算–设计运算器的输入和输出接口2.实现运算器的逻辑电路–根据功能需求，设计并实现运算器的逻辑电路–确保逻辑电路的正确性和稳定性3.验证运算器的功能和性能–编写测试用例，对运算器的功能进行验证–测量运算器的性能指标，如运算速度和功耗4.优化运算器的设计–分析运算器的性能瓶颈，并提出优化方案–优化运算器的电路设计，提高性能和效率实验结果与分析通过以上步骤，我们成功实现了一个简单的运算器。
经过测试，运算器能够正确执行各种算术和逻辑运算，并且在性能指标方面表现良好。
经过优化后，运算器的速度提高了20%，功耗降低了10%。
实验总结通过本次实验，我们深入了解了计算机组成原理中运算器的工作原理和设计方法。
通过实践，我们不仅掌握了运算器的实现技巧，还学会了优化运算器设计的方法。
这对于进一步加深对计算机原理的理解以及提高计算机系统性能具有重要意义。
参考文献•[1] 《计算机组成原理》•[2] 张宇. 计算机组成原理[M]. 清华大学出版社, 2014.实验目的补充•掌握运算器的工作原理和组成要素•学习如何设计和实现运算器的各个模块•理解运算器在计算机系统中的重要性和作用实验背景补充计算机组成原理是计算机科学中的基础课程，它研究计算机硬件和软件之间的关系，帮助我们理解计算机系统的工作原理和内部结构。
运算器是计算机的核心部件之一，负责执行各种算术和逻辑运算，对计算机的性能和功能起着重要作用。
运算器实验实验报告
运算器实验实验报告一、实验目的运算器是计算机中进行算术和逻辑运算的部件，本次实验的目的在于深入理解运算器的工作原理，掌握其基本结构和功能，并通过实际操作和测试，提高对计算机硬件系统的认识和实践能力。
二、实验设备本次实验所使用的设备包括：计算机、数字逻辑实验箱、导线若干等。
三、实验原理运算器主要由算术逻辑单元（ALU）、寄存器、数据通路和控制逻辑等组成。
ALU 是运算器的核心部件，能够执行加法、减法、乘法、除法等算术运算以及与、或、非等逻辑运算。
寄存器用于存储参与运算的数据和运算结果，数据通路负责在各部件之间传输数据，控制逻辑则根据指令控制运算器的操作。
在本次实验中，我们采用数字逻辑电路来构建运算器的基本功能单元，并通过连线和设置控制信号来实现不同的运算操作。
四、实验内容1、算术运算实验（1）加法运算首先，将两个 8 位二进制数分别输入到两个寄存器中，然后通过控制信号使 ALU 执行加法运算，将结果存储在另一个寄存器中，并通过数码管显示出来。
通过改变输入的数值，多次进行加法运算，观察结果是否正确。
（2）减法运算与加法运算类似，将两个 8 位二进制数输入到寄存器中，使 ALU 执行减法运算，观察结果的正确性。
2、逻辑运算实验（1）与运算输入两个 8 位二进制数，控制 ALU 进行与运算，查看结果。
（2）或运算同样输入两个 8 位二进制数，进行或运算并验证结果。
（3）非运算对一个 8 位二进制数进行非运算，观察输出结果。
3、移位运算实验（1）逻辑左移将一个 8 位二进制数进行逻辑左移操作，观察移位后的结果。
（2）逻辑右移执行逻辑右移操作，对比移位前后的数据。
五、实验步骤1、连接实验设备按照实验箱的说明书，将计算机与数字逻辑实验箱正确连接，并接通电源。
2、构建电路根据实验要求，使用导线将数字逻辑芯片连接起来，构建运算器的电路结构。
3、输入数据通过实验箱上的开关或按键，将待运算的数据输入到相应的寄存器中。
运算器原理实验报告
一、实验目的1. 理解和掌握运算器的组成结构及工作原理；2. 熟悉算术逻辑单元（ALU）的算术运算和逻辑运算功能；3. 掌握运算器中各种控制信号的作用及控制方法；4. 通过实验验证运算器的实际运算功能。
二、实验原理运算器是计算机中执行算术运算和逻辑运算的核心部件。
它主要由算术逻辑单元（ALU）、寄存器、控制单元等组成。
算术逻辑单元负责执行加、减、乘、除等算术运算和与、或、非、异或等逻辑运算。
控制单元根据指令控制运算器的各个部件进行相应的操作。
三、实验设备1. 计算机组成原理实验箱2. 74LS181算术逻辑单元芯片3. 数据输入/输出设备4. 排线若干四、实验步骤1. 按照实验指导书，连接实验箱电路，包括74LS181算术逻辑单元芯片、数据输入/输出设备等。
2. 设置运算器工作模式，包括算术运算模式和逻辑运算模式。
3. 设置算术运算模式，进行加、减、乘、除等算术运算实验。
4. 设置逻辑运算模式，进行与、或、非、异或等逻辑运算实验。
5. 观察实验结果，记录数据。
6. 根据实验结果，分析运算器的工作原理。
五、实验内容及结果1. 算术运算实验（1）加法运算输入两个8位二进制数：A=10101010，B=11001100。
执行加法运算，得到结果：S=11100110。
（2）减法运算输入两个8位二进制数：A=11001100，B=10101010。
执行减法运算，得到结果：S=01010100。
（3）乘法运算输入两个8位二进制数：A=10101010，B=11001100。
执行乘法运算，得到结果：S=111110010010。
（4）除法运算输入两个8位二进制数：A=11001100，B=10101010。
执行除法运算，得到结果：S=00101001。
2. 逻辑运算实验（1）与运算输入两个8位二进制数：A=10101010，B=11001100。
执行与运算，得到结果：S=10001000。
（2）或运算输入两个8位二进制数：A=10101010，B=11001100。
实验1 运算器实验
表2 各种手控运算示例
压START前 运算 I8-I0 SST SSH SCi B A ALU 输出 *D1+0->R0 *D2+0->R1 R0+R1->R0 RO-R1->R0 R1-R0->R1 R0∨R1->R0 R0∧R1->R0 R0≮R1->R0 ┘(R0≮R1)->R0 2*R0->R0 R0/2->R0 011000111 011000111 011000001 011001001 011001001 011011001 011100001 011110001 011111001 111000011 101000011 001 001 001 001 001 001 001 001 001 001 001 0 0 0 0 0 0 0 0 0 0 0 00 00 00 01 01 00 00 00 00 00 00 0000 0001 0000 0000 0001 0001 0000 0000 0000 0000 0000 不用 不用 0001 0001 0000 0000 0001 0001 0001 不用 不用 0101 1010 1111 0101 0F0F 0F0F 0101 0E0E FEFE FEFE FDFC CZVS 压START后 ALU 输出 0101 1010 2121 F0F1 0E0E 0F0F 0101 0101 0E0E FDFC 7EFE CZVS
10
2、开关位置说明： 做脱机运算器实验时， 要用到提供 24 位控制信号的微动开关和提供 16位数据的拨动开关。 微动开关是红色的，一共有三个，一个微动开关可以提供 12 位的控制信号，三个开关分 别标有 SW1 micro switch 、SW2 micro switch 和SW3 micro switch ，他们对应的控制信号见
实验1运算器实验报告
ALU运算结果的传送控制
8种结果处理——由I6~I8提供结果处理情况 通用寄存器是否接收运算结果，及运算结果类型； Q寄存器的值是否发生变化； 运算器向外输出什么样的内容；
I8I7I6 000 结果处理 寄存器组 － Q寄存器 FQ Y输出 F
001
I8~ SS SS SC B A T H I 0 按START前 按START后 ALU输出 SVZC
运算
ALU输 出
SVZ C
MVRD R0 , 0101
2018年10月11日星期四
16
置数举例
MVRD R0 , 0101 分析 数据要写入到R0寄存器，所以选择B口； 又因为0101H→R0可以看做0101H+0 →R0，故I2I1I0取值为 111， I5I4I3取值为000， I8I7I6取值为011； 最后置数取值： A口地址：XXXX B口地址：0000 I8I7I6 I5I4I3 I2I1I0 ：011 000 111 SST:000 SSH:00 Sci:00
2018年10月11日星期四 3
Am2901运算器
符号位S F3 结果为零Z F=0000 结果溢出V OVR 进位输出C Cn+4
F ALU S R Cn
每片Am2901为4位的； 4片Am2901级联构成16位运算器；
输出——运算结果F、标志位SZVC；
输入——R、S、最低位的进位信号Cn RS的数据来源由多路开关可选，共8种组合状态；
2018年10月11日星期四
R∧S
R⊕S R⊕S
6
111
通用寄存器组
16个通用寄存器； ——4位地址
计算机组成原理运算器实验报告
************************************《计算机组成原理》 实验报告实验名称 运算器实验、通用寄存器实验、移位寄存器实验实验室 实验日期实验一 运算器实验一、实验目的1.掌握简单运算器的数据传输方式。
2.验证运算器功能发生器（74LS181）及进位控制的功能组合。
3.完成不带进位及带进位算术运算实验、逻辑运算实验，了解算术逻辑运算单元运用。
二、实验原理（一）算术运算实验图7-1-1 运算器电原理图1、写操作原理：由图7-1-1，令SW-B=1，经过273再经过非门后为0，但三态门245是低电平有效，所以三态门收到的是1，表示接受数据开关置的数，之后数据到达数据总线即将进入运算器，此时令LDDR1=1，经273再经与门进入运算单元的DR1(273)，数据写入寄存器DR1；同理数据写入DR2也是如此，这是数据的写入原理。
2、读操作原理：由图7-1-1，令SW-B=0，经过273再经过非门后为1，但三态门245是低电平有效，所以三态门得到的是0，表示不接受数据开关置的数，令LDDR1和2都得0，表示禁止数据写入它们，令CBA=010表示数据从其它部件送总线，经138进入运算单元的74LS245，因为74LS245与两片ALU （181）相连，其中一片181又与5/8 273相连，此时令M 、S0、S1、S2、S3都为1，则181工作，查询181的逻辑功能，得出M=1表示进行逻辑运算，姓名 学号 班级 年级 指导教师S0、S1、S2、S3都为1表示F=A，则数据总线显示寄存器DR1中的内容，上述操作不变，只改变S0、S1、S2、S3为0101表示F=B数据总线显示寄存器DR2中的内容，此为读操作的原理。
3、算术运算原理（不带进位加）：由图7-1-1，令CBA=010表示数据从其它部件送总线，令CN=1表示无进位的，M=1表示逻辑运算，S0、S1、S2、S3分别为1001经查询181的逻辑功能表后知F=A+B，按单步后，数据总线单元显示寄存器DR1和2中内容的相加结果，这是算术运算的原理。
运算器实验-计算机组成原理
实验题目运算器实验一、算术逻辑运算器1.实验目的与要求：1.掌握算术逻辑运算器单元ALU（74LS181）的工作原理。
2.掌握简单运算器的数据传送通道。
3.验算由74LS181等组合逻辑电路组成的运算功能发生器运算功能。
4.能够按给定数据，完成实验指定的算术/逻辑运算。
2.实验方案：（一）实验方法与步骤1实验连线按书中图1－2在实验仪上接好线后，仔细检查正确与否，无误后才接通电源。
每次实验都要接一些线，先接线再开电源，这样可以避免烧坏实验仪。
2 用二进制数据开关分别向DR1寄存器和DR2寄存器置数。
3 通过总线输出寄存器DR1和DR2的内容。
（二）测试结果3.实验结果和数据处理：1)SW-B=0时有效，SW-B=1时无效，因其是低电平有效。
ALU-B=0时有效，ALU-B=1时无效，因其是低电平有效。
S3,S2,S1,S0高电平有效。
2)做算术运算和逻辑运算时应设以下各控制端：ALU-B SW-B S3 S2 S1 S0 M Cn DR1 DR23)输入三态门控制端SW-B和输出三态门控制端ALU-B不能同时为“0”状态，否则存在寄存器中的数据无法准确输出。
4)S3,S2,S1,S0是运算选择控制端,有它们决定运算器执行哪一种运算;M是算术逻辑运算选择,M=0时,执行算术运算,M=1时,执行逻辑运算;Cn是算术运算的进位控制端，Cn=0(低电平)，表示有进位，运算时相当于在最低位上加进位1，Cn=1(高电平)，表示无进位。
逻辑运算与进位无关;、ALU-B是输出三态门控制端，控制运算器的运算结果是否送到数据总线BUS上。
低电平有效。
SW-B是输入三态门的控制端，控制“INPUT DEVICE”中的8位数据开关D7～D0的数据是否送到数据总线BUS上。
低电平有效。
5)DR1、DR2置数完成后之所以要关闭控制端LDDR1、LDDR2是为了确保输入数据不会丢失。
6)A+B是逻辑运算，控制信号状态000101；A加B是算术运算，控制信号状态100101。
计算机组成原理实验报告一 算术逻辑运算器
算术逻辑运算器一．实验目的与要求1、掌握算术运算器单元ALU（74LS181）的工作原理。
：试验目的2、掌握简单运算器的数据传送通道。
3、验算由74LS181等组合逻辑电路组成的运算功能发生器运算功能。
4、能够按给定数据，完成实验指定的算术／逻辑运算。
按练习的要求输入数据和完成相应的操作，将实验结果填入表格：试验要求二．实验方案1、按实验连线图接好线，仔细检查正确与否，无误后才接通电源。
2、用二进制数据开关分别向DR1寄存器和DR2寄存器置数。
3、通过总线输出DR1寄存器和DR2寄存器的内容。
4、比较实验结果和理论值是否一致，如果不一致，就分析原因，然后重做。
三．实验结果练习一表1.1.2练习二表1.1.311.1.4表练习四实验结果分析1.实验结果和理论值一致，讲明实验操作过程正确，实验结果准确无误。
?结论2.要有理论基础才可以做好实验的每一步，所以，平时一定要学好理论知识。
?问题与讨论3.就是我们我无论输入什么显示灯在做第二个实验时就遇到了很多问题，我们这个小组，但是还是没办法解决，后来问了老师才知道我们插错线。
都不变，然后我们就互相讨论，实验总结 4.）以前没有做过这种实验，所以实验前我做了充分的预习。
但预习毕竟不是实际操1（ 2作，经常会在想实际情况会是什么样，在实际操作过程中我遇到了不少的困难，例如我做第二个实验时就插错线，幸好在老师的帮助下还加上自己的思考，终于把问题解决掉了。
我觉得，实验前老师应该做些示范给我们看，这样我们会学得更快。
（2）在做表1.1.4的实验时，不知道怎样查出S3、S2、S1、S0、M、Cn的值，问周围的同学，他们也不知道。
因为这个很重要，直接影响到后面的实验，所以请教了老师。
经过老师的解释后，我顺利地完成了后面的实验。
5.思考题1)写出本实验中的各控制端的作用。
答：S0 S1 S2 S3（它们共同决定运算器执行哪一种运算）M(决定是算术运算还是逻辑运算). CN(表示有无进位) SW-B(输入三态门控制“INPUT DEVICE”中的八位数据开关D7-D0的数据是否送到数据总线BUS上) ALU-B（输出三态门，控制运算器的运算结果是否送到数据总线BUS）LDDR1 LDDR2 （寄存器，寄存数据）2)在实验中哪些控制端高电平有效，哪些低电平有效?答：高电平有效（LDDR1 LDDR2）低电平有效（CN ALU-B SW-B）3)在实验正常的输入和输出操作中，SW-B和ALU-B为什么不能同时为0的状态?答：ALU-B SW-B都是低电平有效，如果同时为低电平，这将导致数据一边输入一边输出。
基本运算器实验实验报告
基本运算器实验实验报告一、实验目的本次基本运算器实验的主要目的是深入理解计算机中基本运算的原理和实现方式，通过实际搭建和测试运算器电路，掌握加法、减法、乘法和除法等基本运算的逻辑实现，以及运算过程中的进位、借位和溢出等概念。
同时，通过实验培养我们的动手能力、逻辑思维能力和问题解决能力，为进一步学习计算机组成原理和数字电路等相关课程打下坚实的基础。
二、实验设备与环境1、实验设备数字电路实验箱示波器逻辑分析仪万用表2、实验环境实验室提供稳定的电源和良好的通风条件。
三、实验原理1、加法器半加器：只考虑两个一位二进制数相加，不考虑低位进位的加法电路。
其逻辑表达式为：和＝ A ⊕ B，进位＝ A ∧ B。
全加器：考虑两个一位二进制数相加以及低位进位的加法电路。
其逻辑表达式为：和＝ A ⊕ B ⊕ C_in，进位＝（A ∧ B) ∨（A ∧C_in) ∨（B ∧ C_in)。
多位加法器：通过将多个全加器级联可以实现多位二进制数的加法运算。
2、减法器利用补码原理实现减法运算。
将减数取反加 1 得到其补码，然后与被减数相加，结果即为减法的结果。
3、乘法器移位相加乘法器：通过将被乘数逐位与乘数相乘，并根据乘数对应位的值进行移位相加，得到乘法结果。
4、除法器恢复余数法除法器：通过不断试商、减去除数、恢复余数等操作，逐步得到商和余数。
四、实验内容与步骤1、加法器实验按照实验原理图，在数字电路实验箱上连接全加器电路。
输入不同的两位二进制数 A 和 B 以及低位进位 C_in，观察输出的和 S 和进位 C_out。
使用示波器和逻辑分析仪监测输入和输出信号的波形，验证加法器的功能。
2、减法器实验按照补码原理，设计减法器电路。
输入被减数和减数，观察输出的差和借位标志。
使用万用表测量相关节点的电压，验证减法器的正确性。
3、乘法器实验搭建移位相加乘法器电路。
输入两位二进制被乘数和乘数，观察输出的乘积。
通过逻辑分析仪分析乘法运算过程中的信号变化。
计算机组成原理运算器实验报告
计算机组成原理运算器实验报告计算机组成原理实验⼀运算器实验⼀、实验⽬的：1、掌握简单运算器的数据传输⽅式。
2、验证运算功能发⽣器（74LS181）及进位控制的组合功能。
⼆、实验要求：完成不带进位及带进位算数运算实验、逻辑运算实验，了解算数逻辑运算单元的运⽤。
三、实验原理：74LS181是4位算术逻辑运算器，⽤两个74LS181并联可以实现8位运算，为了实现双操作的运算，ALU 的输⼊端分别由两个锁存器DR1，DR2锁存数据。
数据显⽰灯和数据总线相连接，⽤来显⽰数据总线上的内容。
由于实验电路中的时序信号均已连接⾄W ／ＲＵＩＴ相应的时序信号引出端，只要微动开关，即可获得实验所需的单脉冲。
四、实验连接：1.⼋位运算器控制信号连接：S3，S2，S1，S0，M ，/CN ，LDDR1，LDDR2，LDCZY ，/SW-B ，/ALU-B ，Cn+4 Cn+4I2.完成连接并检查⽆误后接通电源。
五、实验仪器状态设定：在闪动的“P.”状态下按动“增址”命令键，使LED 显⽰器⾃左向右第⼀位显⽰提⽰符“H ”，表⽰本装置已进⼊⼿动单元实验状态。
五、实验项⽬：（⼀）算数运算实验拨动⼆进制数据开关向DR1和DR2寄存器置数（灯亮为1，灯灭为0）。
步骤如下:[CBA=001] [LDDR1=1] [LDDR1=0][LDDR2=0] [LDDR2=1]数据开关（01100101）三态门寄存器DR1（01100101）数据开关（10100111）寄存器DR2 （10100111）[“按STEP”] [“按STEP”] 然后检查数据：1.关闭数据输⼊三态门（CBA=000）2.打开ALU输出三态门（CBA=010）3.当置S3，S2，S1，S0，M为11111时，总线指⽰灯显⽰DR1中的数4.当置S3，S2，S1，S0，M为10101时，总线指⽰灯显⽰DR2中的数算数运算（不带进位）实验：置CBA=010，S3，S2，S1，S0，M，/CN为100101，LDCZY=0，则数据总线指⽰灯显⽰00001100（0CH）（⼆）进位控制实验（1）进位标志清零CBA＝000 置S3，S2，S1，S0，M为00000 置/CN为0，LDCZY为1 按STEP （2）向DR1和DR2置数（同上）（3）验证进位运算及进位锁存功能，使/CN=1,LDCZY=1,来进⾏算数运算。
运算器实验报告
运算器实验报告实验目的：通过设计和实现一个简单的运算器，掌握数字电路的基本原理和设计方法。
实验原理：运算器是计算机中的一个重要组成部分，用于实现各种算术运算和逻辑运算。
本实验将设计一个4位加法器，实现两个4位二进制数的相加操作。
实验器材：1. 电子实验箱2. 电工工具（例如：万用表、镊子、取针）3. 数字电路集成电路（例如：逻辑门电路、触发器等）4. 连接线5. 电源实验步骤：1. 准备工作：将实验箱中的电源接通，检查连接线和电路的接触是否良好。
2. 按照设计要求，连接各种逻辑门电路和触发器，组成一个4位加法器电路。
3. 将两个4位二进制数通过开关输入到运算器中。
4. 按下计算按钮，观察LED显示屏上的运算结果。
5. 验证运算结果的正确性，可以手动计算两个4位二进制数的和，与实验结果进行对比。
6. 关闭电源，拆除电路连接。
实验结果：经过多次实验，观察和验证运算结果，发现设计的运算器能够正确实现两个4位二进制数的相加操作。
实验分析：1. 通过本实验，我们深入了解了数字电路的基本原理和设计方法。
2. 通过手动计算与实验结果对比，验证了设计的运算器的正确性。
3. 实验过程中，我们发现一些可能的故障原因，例如连接线接触不良、电源故障等。
4. 在实验中，我们需要仔细操作，注意观察，以确保实验结果的准确性。
实验总结：通过本次实验，我们掌握了数字电路设计的基本方法和技巧，充分理解了数字电路的工作原理。
同时，通过验证实验结果，我们对设计的运算器的正确性进行了验证。
在今后的学习和实践中，我们将运用数字电路设计的知识，不断探索和创新，提高自身的实践应用能力。
计算机组成原理实验1运算器实验
计算机组成原理实验1运算器实验新疆师范⼤学计算机组成原理（本科）实验报告实验名称：实验1 运算器实验院系：计算机科学技术学院班级： 11-1班学⽣姓名：⽊拉提·巴⼒学号： 20111601141025 合作者姓名：指导教师：彭程⽼师教师评阅结果：教师评语：实验⽇期 2014 年 12⽉ 01⽇⼀、实验⽬的1．掌握运算器的组成及⼯作原理；2．了解4位函数发⽣器74LS181的组合功能，熟悉运算器执⾏算术操作和逻辑操作的具体实现过程；3．验证带进位控制的74LS181的功能。
⼆、实验仪器及设备1.EL-JY-II型计算机组成原理实验系统⼀套。
2. 导线若⼲三、实验内容验证74LS181运算器的逻辑运算功能和算术运算功能。
四、电路图图1－7 实验⼀开关实验接线图五、实验操作及运⾏结果1）拨动清零开关CLR，使其指⽰灯。
再拨动CLR，使其指⽰灯亮。
置ALU-G＝1：关闭ALU的三态门；再置C-G=0：打开数据输⼊电路的三态门；2）向数据暂存器LT1（Ｕ3、U4）中置数：（1）设置数据输⼊电路的数据开关“D15……D0”为要输⼊的数值；（2）置LDR1＝1：使数据暂存器LT1（Ｕ3、U4）的控制信号有效，置LDR2＝0：使数据暂存器LT2（Ｕ5、U6）的控制信号⽆效；（3）按⼀下脉冲源及时序电路的【单脉冲】按钮，给暂存器LT1送时钟，上升沿有效，把数据存在LT1中。
3）向数据暂存器LT2（Ｕ5、U6）中置数：（1）设置数据输⼊电路的数据开关“D15……D0”为想要输⼊的数值；（2）置LDR1＝0：数据暂存器LT1的控制信号⽆效；置LDR2＝1：使数据暂存器LT2的控制信号有效。
（3）按⼀下脉冲源及时序电路的“单脉冲”按钮，给暂存器LT2送时钟，上升沿有效，把数据存在LT2中。
（4）置LDR1＝0、LDR2＝0，使数据暂存器LT1、LT2的控制信号⽆效。
4 ）检验两个数据暂存器LT1和LT2中的数据是否正确：（1）置C-G=1，关闭数据输⼊电路的三态门，然后再置ALU-G=0，打开ALU的三态门；（2）置“S3S2S1S0M”为“11111”，数据总线显⽰灯显⽰数据暂存器LT1中的数，表⽰往暂存器LT1置数正确；（3）置“S3S2S1S0M”为“10101”，数据总线显⽰灯显⽰数据暂存器LT2中的数，表⽰往暂存器LT2置数正确。
运算器原理实验报告
运算器原理实验报告摘要本实验利用运算器实现了加法和乘法运算，并通过编程控制了运算过程。
实验结果表明，该运算器能够正确地进行加法和乘法运算，并输出正确的结果。
同时，通过在程序中添加适当的控制语句，可以实现不同运算的选择。
1.引言运算器是计算机中非常重要的一部分，用于进行数值计算和逻辑运算。
在本实验中，我们设计了一个简单的运算器，通过编程控制实现加法和乘法运算。
2.实验设备和原理2.1 实验设备本实验主要使用了一台电脑，并在其上运行了相应的编程软件。
同时，还需要连接显示屏和输入设备（如键盘）以方便数据的输入和输出。
2.2 实验原理本实验采用的运算器是基于二进制数的加法和乘法运算，其原理如下：（1）加法运算：将两个二进制数按位相加，超出位数则向高位进位。
（2）乘法运算：利用加法和位移操作实现。
对于A、B两个数的乘法，依次将A的每一位与B相乘，然后将结果相加得到最终的乘积。
3.实验步骤3.1 编写程序根据实验原理，编写相应的程序代码，包括加法和乘法的实现以及相应的控制语句。
3.2 运行程序将程序上传至运算器设备，并打开相应的输入输出设备。
根据需要输入相应的操作数和运算符，然后运行程序，观察输出结果。
4.实验结果与分析经过实验，我们发现该运算器能够正确地进行加法和乘法运算，并输出正确的结果。
通过在程序中添加控制语句，可以实现不同运算的选择，提高了运算器的灵活性。
5.结论通过本次实验，我们成功设计并实现了一个基于二进制数的运算器，可以进行加法和乘法运算，并输出正确的结果。
该运算器具有一定的灵活性，可以通过编程控制实现不同运算的选择。
运算器实验报告
运算器实验报告实验目的，通过设计和制作一个简单的运算器，加深对逻辑门原理和数字电路的理解，掌握数字电路的基本设计方法和实验技能。
一、实验原理。
1.逻辑门原理。
逻辑门是数字电路的基本组成部分，根据输入信号的不同组合产生不同的输出信号。
常见的逻辑门有与门、或门、非门等。
2.数字电路设计。
数字电路是由逻辑门和触发器等数字元件组成的电路，能够对数字信号进行处理和运算。
二、实验器材。
1.电源。
2.逻辑门集成电路。
3.示波器。
4.万用表。
5.连接线。
6.电路板。
7.开关。
8.LED等。
三、实验步骤。
1.根据设计要求，选择适当的逻辑门集成电路，连接电源和示波器等设备。
2.按照逻辑门的真值表，确定输入信号的组合，观察输出信号的变化。
3.调试电路，确保逻辑门的输入输出符合设计要求。
4.将电路连接至LED等输出装置，观察LED的亮灭情况。
四、实验结果。
经过实验，我们成功设计并制作了一个简单的运算器。
通过观察示波器和LED 等输出装置，我们可以清晰地看到输入信号和输出信号的变化情况。
经过调试，我们确保了逻辑门的输入输出符合设计要求，实现了基本的逻辑运算功能。
五、实验分析。
本次实验通过设计和制作运算器，加深了对逻辑门原理和数字电路的理解。
在实验过程中，我们发现了一些问题，并通过调试和改进，最终取得了成功。
这些问题的解决过程，也让我们更加深入地理解了数字电路的基本设计方法和实验技能。
六、实验总结。
通过本次实验，我们不仅掌握了数字电路的基本设计方法和实验技能，还加深了对逻辑门原理的理解。
在未来的学习和工作中，我们将继续努力，不断提高自己的实验能力，为将来的科研和工程实践打下坚实的基础。
七、实验感想。
本次实验让我们深刻体会到了实验的重要性，实践是检验理论的最好方法。
通过亲自动手设计和制作运算器，我们不仅对数字电路有了更深刻的理解，还增强了实验技能和动手能力。
希望在未来的学习和科研中，能够继续保持这种探索精神，不断提高自己的实验能力和创新能力。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
ALU运算结果的传送控制
8种结果处理——由I6~I8提供结果处理情况 通用寄存器是否接收运算结果，及运算结果类型； Q寄存器的值是否发生变化； 运算器向外输出什么样的内容；
I8I7I6 000 结果处理 寄存器组 － Q寄存器 FQ Y输出 F
001
共完成 8 种运算功能；
3 种算术运算（加减等）和5种逻辑运算（与或异或等）；
2018年10月11日星期四 4
Am2901的输入控制
8种数据组合——由I0~I2提供数据来源 选择输入ALU的两个操作数R和S的组合关系
数据来源 I2I1I0 000 001 R A S Q B
A
0 0 0 D
实验一
运算器实验ห้องสมุดไป่ตู้
主讲人：秦勉
实验目的
深入了解AM2901运算器的功能与具体用法；
深化运算器部件的组成、设计、控制与使用等诸项
知识。
2018年10月11日星期四
2
运算器Am2901
组成 算逻运算器ALU 寄存器组R0—R15 乘商寄存器Q 5组多路选择器
功能 8种 运算类型 8种 数据组合方式 8种 结果处理
2018年10月11日星期四 3
Am2901运算器
符号位S F3 结果为零Z F=0000 结果溢出V OVR 进位输出C Cn+4
F ALU S R Cn
每片Am2901为4位的； 4片Am2901级联构成16位运算器；
输出——运算结果F、标志位SZVC；
输入——R、S、最低位的进位信号Cn RS的数据来源由多路开关可选，共8种组合状态；
010
－
FB
－
－
F
A
011
100
FB
F/2B
－
Q/2Q
F
F
101
110
2018年10月11日星期四
F/2B
2FB
－
2QQ
F
F
111
2FB
－
F
10
Am2901的引脚及输入输出信号
2018年10月11日星期四
11
4片Am2901芯片之外的线路设计（1/3）
1. 4个标志位信号的接收与记忆电路 由C、Z、V、S共4个触发器构成的标志寄存器，有三 位编码SST2~SST0对其进行选择
1 Z V S RAM0 Z V S RAM15 Z V S Q0 Z V S
C置 0
C置 1 右移（移出时） 左移（移出时） 联合右移（硬件乘法指令）
12
4片Am2901芯片之外的线路设计（2/3）
2. 最低位Cin的形成
对于Cin可取值为0、1或进位标志C的值（带进位的双精 度加减法运算）；
2018年10月11日星期四
Micro switch 2 SCI B Port A Port
15
实验步骤
将教学机左下方的5个功能拨动开关置为1XX00
单步、16位、脱机； 先按“RESET”按键，再按“START”按键，进行初始化； 按实验表中所列的操作数在机器上进行运算器脱机实验，将 结果填入表中；
左边标有SWH
的是高8 位，右边标有SWL 的是低8 位；
两个12 位微型开关，提供运算器运行所必需的控制信号；
标有micro
switch 1 和micro switch 2
Micro switch 1 I8 - I6 I5 - I3 I2- I0 SST SSH 输出显示 通过指示灯观察运算结果。
由SCI码加以区分： SCI 0 0 1
2018年10月11日星期四
Cin 0 1 0 0 1 C
说明 ADD、DEC INC、SUB ADC、SBB
13
4片Am2901芯片之外的线路设计（3/3）
3. 最高、最低的移位输入信号设计
最高位的移位入出信号为RAM15和Q15
最低位的移位入出信号为RAM0和Q0
左移
SSH
右移 Q0
X X
RAM0 0
1 0
RAM15 0
C CY
Q15 X
X RAM0
说明
0
0 1
0
C Q15
补0（逻辑左右移）
带进位移（循环移位） 带Q同时移位（乘除时）
F15 X
1
1
X
F15
RAM0
补码右移
14
2018年10月11日星期四
本次实验说明
脱机方式实验 仅使用实验箱上的运算器完成的实验。 输入来源 16 位数据开关，提供参加运算的数据；
SST 0 0 0 0 0 1 0 1 0 C Z V S 说 明 C Z V S CY F=0 OVR F15 IB7 IB6 IB5 IB4 状态位保持不变 接收ALU标志位输出的值 恢复标志位原来的现场值
0 1 1
1 0 0 1 0 1 1 1 0 1 1 1
2018年10月11日星期四
0 Z V S
2018年10月11日星期四
A锁存器 A口地址
16个 通用寄存器
B口地址
（写入）
7
乘商寄存器Q
乘商寄存器Q主要用于实现硬件的乘法、除法指令；
乘商寄存器Q具有左右移位的功能； 左移时，高位移入Q3，右移时，低位移入Q0； 乘商寄存器Q的输出可以送往ALU的S输入端，并可 接收ALU的输出结果。
010
011 100 101
Q
B A A
110
111
2018年10月11日星期四
D
D
Q
0
5
Am2901的运算类型控制
8种运算功能——由I3~I5提供功能编号 三种算术运算，5种逻辑运算 I 5I 4I 3 功能
000
001 010 011 100
R+S
S-R R-S R∨S R∧S
101
110
2018年10月11日星期四
8
5组多路选择器
ALU输入端R、S的数据来源选择器 R端为二选一选择器，可选锁存器A和数据线D； S端为三选一选择器，可选锁存器A、B和乘商寄存器Q； ALU运算结果的存储选择器 三选一选择器； 选择把ALU的运算结果本身，还是乘/除2之后的值保存； Q寄存器取值选择器 三选一选择器； 选择将Q寄存器的左/右移一位、或接收ALU输出值； 运算结果输出选择器 二选一选择器； 选择把ALU结果或A口数据送出；
2018年10月11日星期四
R∧S
R⊕S R⊕S
6
111
通用寄存器组
16个通用寄存器； ——4位地址
双端口（A口，B口）控制读出， 单端口（B口）控制写入； B锁存器
读出数据将送到A、B锁存器； 写入数据由多路选择器控制； 例如，指令MVRR R0 , R1 A口地址应为0001； B口地址应为0000； A口读出数据还可作为该芯片的可 选输出数据之一；