数电第 章习题解答

图 P3-4 题 3.9 逻辑图
解： F = ABS3 + ABS2 ⊕ BS1 + BS0 + A
用公式法求与或式：
F = ABS3 + ABS2 ⊕ BS1 + BS0 + A = A（0BS3 + 0BS2 ⊕ BS1 + BS0 + 0）+A(1BS3 +1BS2 ⊕ BS1 + BS0 +1) = A(BS1 + BS0 ) + ABS3 + BS2 = A ⋅ BS1 + ABS0 + A(B0S3 + 0S2 + B1S3 +1S2 ) = A ⋅ B ⋅S1 + A ⋅ B ⋅S0 + A ⋅ B⋅S2 + A ⋅ B ⋅S3
3-14 试分析图P3-9 所示逻辑电路，说明输出F3F2F1F0和输入D3D2D1D0的逻辑关系。
解：
F0 = D0 F1 = D1 ⊕ D0
0 D1 D2 D3
1
D0 1
MUX
EN
0
G
0 7
2
0
Y
1
2
W
3
4
5
6
7
0
1 F3
MUX
EN
0
G
0 7
2
0
Y
1
2
W
3
4
5
6
7
图 P3-9 题 3.14 逻辑图
0
0
11
1 1 F5 1
0
F6
①、②、③、④有逻辑险象，⑤、⑥无逻辑险象。
3-34 用无逻辑险象的两级与非门电路实现下列函数： ② F(A,B,C,D)＝Σm (0～3,5,8,10,12～14)；
解：②、 F = AB + BD + AD + BCD + ACD + ABC
AB CD 00
00 1
解：
BC A 00 01 11 10
01 1 1
BC A 00 01 11 10
01 1 1
11
1 1 F1 1 1
1 1 F2
BC A 00 01 11 10
01 1 1
BC A 00 01 11 10
01 1 1
11
1 1 F3 1 1
1 1 F4
BC A 00 01 11 10
01 1 1
BC A 00 01 11 10
用卡诺图法求与或式：
F = ABS3 + ABS2 ⊕ BS1 + BS0 + A = (ABS3 + ABS2 ) ⊕ (BS1 + BS0 + A) = F1 ⊕ F2
⊕
F = A ⋅ B ⋅S1 + A ⋅ B ⋅S0 + A ⋅ B ⋅S2 + A ⋅ B ⋅S3
A
B
F
0
0
S1
0
1
S0
1
0
0.2
VIH/V
3.5
2.0
2.0
2.0
1.7
VIL/V
1.5
0.8
0.8
0.8
0.7
VNH/V
0.94
0.4
0.4
0.4
0.6
VNL/V
1
0.4
0.4
0.4
0.5
3-2 某集成电路具有如下电气特性：VOL＝0.4V，VOH＝2.4V，VIL＝0.8V，VIH＝1.8V，IOL=10mA， IOH=800μA，IIL=1.2mA，IIH=100μA，试问该电路的扇出系数为多少?并分别计算VNH及VNL。
F2
=1 F1 F0
D1
D3D2
0
00 D0
01 1
11 0
10 D0
D1D0
1
D3D2 00
1
00 0
1
01 1
0
11 0
0 F3
10 1
01 11 10
111 111 000 0 0 0 F3
D1
D3D2
0
00 D0
01 D0
11 D0
10 D0
D1D0
1
D3D2 00
1
00 0
0
01 1
0
11 1
01 11 10
111
01
1
11 1 1
1
10 1
1
A& B
B& D A& D
B C& D
A C& D A B&
C
&
F
3-36 已知函数 F(A,B,C,D)=Σm（2，6～9，12～15），试判断当输入变量按自然二进制码的顺序变 化时，是否存在功能险象。若存在，请用选通脉冲法消除之，并画出用与非门实现它的逻辑电路图。
解： 扇出系数=Min（10mA/1.2mA，800µA/100µA）=8
VNH= VOH- VIH=2.4V-1.8V=0.6V VNL= VIL- VOL=0.8V-0.4V=0.4V
3-3 写出图 P 3-1 所示各电路的逻辑表达式。
VCC
A
1
A
1
B
EN
B
F1
F2
&
A
1
EN
图 P3-1 题 3.3 逻辑图
⎪⎩ F3(A, B, C) = ΠM(0,3,5,7)
∑ 解：
⎪⎧F1 (A, B, C) ⎨F2 (A, B, C)
= =
AB + BC + AC Σm(2,3,4,5,7)
=
m(3,5,6,7)
⎪⎩F3 (A, B, C) = ΠM(0,3,5,7) = ∑ m(1,2,4,6)
BIN/OCT
解： F1 = (A + B) ⋅ AB = A ⋅ B
F2 = AB + AB = A ⊕ B
3-4 试用 4 位加法器实现 8421BCD 码到余 3 位码的转换。 解：
3-5 试构成一个字符识别电路，它可以识别 A、B、C、D、E、F、G 7 个字符的 ASCII 码，并指出 为何字符。
解：A～G的ASCII码为 41H～47H。输入ASCII码为：B7B6B5B4B3B2B1
第三章习题解答
3-1 参阅图 3.2，列出AHC、TTL、AHCT、3.3V ALVT、2.5V ALVT的VOH、VOL、VIH、VIL，计算 它们的VNH及VNL。
解：
wenku.baidu.com
AHC
TTL
AHCT 3.3VALVT 2.5VALVT
VOH/V
4.44
2.4
2.4
2.4
2.3
VOL/V
0.5
0.4
0.4
0.4
BIN/OCT
B1
1
0
B2
2
1
A
B3
4
2
B
3
C
B7
&
4
D
5
E
B5
B6 1
B4
EN 6
F
7
G
3-9 图P3-4 是一个多功能逻辑运算电路，图中S3、S2、S1、S0为控制输入端。试列功能表说明该电 路在S3、S2、S1、S0的各种取值组合下F与A、B的逻辑关系。
S2 S3 &1
A
B
1
=1 F
&1
S1 S0
C
1
0
B
2
1
A
4
2
3
4
1
&
5
0
EN 6
0
7
&
F3
&
F2
&
F1
3-21 电路的输出 F 与输入 A、B、C 的关系如图 P3-10 所示，试用一片 8 选 1 MUX 实现之。
A B
C F
解：
图 P3-10 题 3.21 的波形图
3-22 用 4 选 1 MUX 实现下列函数： ③ F(A,B,C,D)＝Σm (0,l,3,5,6,8,9,11～13)； 解：③
解：①、适用于与门和与非门，异或门一个输入端接高电平相当于非门。 ②、适用于或门和或非门，异或门一个输入端接低电平相当于传输门。 ③、适用于与门、与非门、或门、或非门。
3-19 用 3 线-8 线译码器 74138 和与非门实现下列多输出函数：
⎧ ⎪ ⎨
F1(A, B, C) = AB + BC + AC F2 (A, B, C) = Σm(2,3,4,5,7)
∑ (a)
⎨ ⎪⎩
F2(C,B,A)
=
m(3,5,6,7)
一位全加器。 (b)
F = m0D0 + m1D1 + m2D2 + m3D3 = ABC + AB（C ⊕ D）+ AB0 + ABD = ABC + AB（CD + CD）+ ABD = ABC + ABCD + ABCD + ABD = ABC + (AC＋A)BD + ABCD = ABC + (C＋A)BD + ABCD = ABC + BCD + ABD + ABCD
S2
1
1
S3
A+B A+B
A⊕B A+B
AB A⊕B
B A+ B
AB AB
A 3-12 试分析图 P3-7 电路的逻辑功能。
BIN/OCT
A1
0
B2
1
C4
2
3
4
1
&
5
EN 6
7
& F1
MUX
B A
0 1
G
0 3
C D
=1 0
0 1 2
Y
F
&
D
3
F2
(a)
(b)
解：
图 P3-7 题 3.12 逻辑图
⎧⎪F1(C,B,A) = ∑ m(1, 2, 4, 7)
原码变补码电路。
输入
输出
D3 D2 D1 D 0 F3 F2 F1 F0 0000000 0
0001111 1
0010111 0
0011110 1
0100110 0
0101101 1
0110101 0
0111100 1
1000100 0
1001011 1
1010011 0
1011010 1
1100010 0
3-28 A 和 B 是两个 4 位用原码表示的带符号二进制数。试用 7485 辅以适当门电路构成比较器， 当 A＞B 时，比较器输出 Z＝1，反之，Z＝0。
解：不会出现-0 情况；
Z = A3B3 + A3 B3FA>B + A3B3FA<B = A3B3 + A3FA>B + B3FA<B
可能出现-0 情况；
A
A+D A+D
3-25 试用 4 位二进制加法器再辅以适当门电路构成 4×2 乘法器A×B，其中A＝A3A2A1A0，B=B1B0。 解：
A3 A2 A1 A0
×
B1 B0
0 A3B0 A2B0 A1B0 A0B0
+ A3B1 A2B1 A1B1 A0B1 0
S5 S4 S3 S2 S1 S0
∑ ∑
1 F2
10 0
01 11 10
111 000 0 00 1 1 1 F2
F2 = D2 D0 +D2 D1+D2 D1 D0 =D2 (D0 + D1) + D2 D1 D0 = D2 (D0 + D1) + D2 D0 + D1=D2 ⊕ (D1 + D0 )
F3 = D3 D2 D1 D0 + D3D0 + D3D2 +D3D1 = D3 (D0 + D2 + D1) + D3 D2 D1 D0 = D3 (D0 + D2 + D1) + D3 D0 + D2 + D1 = D3 ⊕ (D2 + D1 + D0 )
解：
0000→0001：只有 1 位变化，无功能险象； 0001→0010：变化前和变化后输出不一样，无功能险象； 0010→0011：只有 1 位变化，无功能险象； 0011→0100：有功能险象； 0100→0101：只有 1 位变化，无功能险象； 0101→0110：变化前和变化后输出不一样，无功能险象； 0110→0111：只有 1 位变化，无功能险象； 0111→1000：有功能险象； 1000→1001：只有 1 位变化，无功能险象； 1001→1010：变化前和变化后输出不一样，无功能险象； 1010→1011：只有 1 位变化，无功能险象； 1011→1100：变化前和变化后输出不一样，无功能险象； 1100→1101：只有 1 位变化，无功能险象； 1101→1110：两条变化路径都无功能险象； 1110→1111：只有 1 位变化，无功能险象； 1111→0000：变化前和变化后输出不一样，无功能险象。
Z = A3B3 (A2 + A1 + A0 + B2 + B1 + B0 ) + A3 B3FA>B + A3B3FA<B
3-31 A 和 B 是两个 4 位无符号二进制数，试设计一个大数减小数电路，当 A＞B 时，输出 A-B，当 A≤B 时，输出 B-A。
解：
∑ ∑
3-32 试画出图 P3-11 所示电路中各点在考虑门电路有延迟情况下的波形。各逻辑门平均传输延迟
MUX
MUX
A B
0 1
G
0 3
E X/Y F
0 1
G
0 3
0
0
Y X1 0
0
YZ
C
1
D 21
1
C
2
2
2
1
3
3
3
解：
图 P3-8 题 3.13 逻辑图
X = m0D0 + m1D1 + m2D2 + m3D3 = BA0 + BAC + BAC + BA1 = ABC + AB + ABC=AB+AC + BC = AC + BC
为 10 ns，输入信号 A 的周期为 100 ns。
A
1 B1 C1 D
&
F
1E
解：
A 图 P3-11 题 3.32 逻辑图
3-33 下列各函数相等，试找出其中无逻辑险象的函数式：
(1) F1 = AC + AB + BC (2) F2 = AC + AB + BC + AC (3) F3 = AC + AB + BC + BC (4) F4 = AC + AB + BC + AB (5) F5 = AC + AB + BC + AC + BC + AB (6) F6 = (A + B + C)(A + B + C)
AB 00 01 11 10
C C⊕D D 0
CD AB 00
F 00 0
01 11 10
010
AB C 00 01 11 10
00 DD 0
01 0 1 0 0 11 1 0 0 0
1 1 D D 0 F 10 1 1 1 0 F
F(A,B,C,D)=Σm(2,3,5,6,12,14)
3-13 写出图 P 3-8 所示电路的逻辑方程。
1101001 1
1110001 0
1111000 1
3-18 任意一种逻辑门电路，例如与门、或门和异或门，在使用时经常有多余的输入端，通常处置 这种多余输入端有以下几种方法，试说明它们各适用于何种逻辑器件：
① 将多余输入端通过一电阻接到电源或高电平； ② 将多余输入端接地或接低电平；
③ 将多余的输入端和使用的输入端并联。
FE 00 01 11 10
DX DX DX DX
DX FE 00
Z 00 0
01 11 10
111
FE D 00 01 11 10
0XX 1 1
01 1 0 1 1 11 1 1 0 1
11
1
XX
10 1
Z
1
1
0
Z
Z = DF + DF + XE + XE = DF + DF + (AC+BC)E + AC+BCE = DF + DF + ACE + BCE + (A + C)(B + C)E =DF + DF + ACE + BCE + (AB + AC + BC)E =DF + DF + ACE + BCE + (AC + BC)E =DF + DF + ACE + BCE + ACE + BCE