SOPC技术基础教程第2章_Quartus_II开发环境的使用
第2章QuartusII开发环境的使用
•处理器库
•外设模块库
•硬件开发
• HDL 源文件 • 测试台
•编译(分析与综合、布 局布线、时序分析等)
•管脚连接分配
• 用户逻辑设计 • 其它的IP模块 • SOPC Builder的 • 顶层.bdf文件
•Quartus II
•SOPC Builder GUI
•配置Nios II处理器
•选择并配置外 设.IP
•在目标板上 •下载可执行
•软件到 •Nios II系统
•使用IDE编程工具 •烧写配置文件和
•软件代码
•调试好的 •硬件和软件
•在目标板上运 •行/调试软件
SOPC开发流程简图 第2章QuartusII开发环境的使用
•NiosII内核 •&标准外设
•分析系统需求
•建立Quartus II工程， •建立顶层图*.bdf
•集成SOPC生 •成的系统到 •Quartus II工程
•连接各 •功能模块
•Altera的 •LPM模块
•硬件抽象层 •(HAL)&外设 •驱动程序
•使用Nios II •IDE开发软件
•用户C/C++应 •用程序代码 •和定制的库
•设置软件运行 •硬件环境属性
•如果需要，用 户可以定制指 令和外设逻辑。 (可参考第8章)
第2章QuartusII开发环境的使用
2.1 SOPC开发流程和开发工具
❖ 软件开发
软件开发使用Nios II IDE，它是一个基于Eclipse IDE架构的集成 开发环境，它包括：
❖ GNU开发工具(标准GCC编译器，连接器，汇编器和 makefile工具等);
❖ 基于GDB的调试器，包括软件仿真和硬件调试； ❖ 提供用户一个硬件抽象层HAL； ❖ 提供嵌入式操作系统MicroC/OS-II和LwTCP/IP协议栈的支持； ❖ 提供帮助用户快速入门的软件模板； ❖ 提供Flash下载支持(Flash Progrmmer 和QuartusII
第2章_Quartus_II开发环境的使用
第2章_Quartus_II开发环境的使用Quartus II是一款由英特尔公司开发的集成电路设计软件，广泛应用于数字电路设计和可编程逻辑设备（PLD）的开发环境。
本章将介绍Quartus II开发环境的使用方法，并详细讲解其主要功能和操作流程。
首先，打开Quartus II软件，点击“文件”菜单，然后选择“新建项目”选项。
在出现的对话框中，输入项目名称和存储位置，并选择FPGA芯片型号。
点击“下一步”按钮，然后选择项目类型（一般为“普通VHDL项目”或“普通Verilog项目”），点击“下一步”按钮即可完成项目创建。
接下来，我们需要向项目中添加源文件。
点击“项目”菜单，然后选择“添加文件”选项。
在出现的对话框中，选择需要添加的源文件，点击“确定”按钮。
如果项目中有多个源文件，可以重复操作多次。
在项目中添加源文件后，我们需要进行编译。
点击“编译”菜单，然后选择“编译项目”选项。
Quartus II将对项目中的源文件进行语法检查和综合，并生成目标设备可执行文件。
接下来，我们需要进行功能仿真。
点击“工具”菜单，然后选择“RTL仿真器”选项。
在出现的对话框中，选择仿真源文件和仿真时长，点击“确定”按钮。
Quartus II将对源文件进行仿真，并生成波形图。
波形图生成后，我们可以对设计进行优化。
点击“工具”菜单，然后选择“组合逻辑优化器”选项。
在出现的对话框中，选择设计文件和优化选项，点击“确定”按钮。
Quartus II将对设计进行优化，并生成优化后的电路文件。
优化后的设计可以进行布局布线。
点击“工具”菜单，然后选择“物理编译器”选项。
在出现的对话框中，选择物理约束和布局布线选项，点击“确定”按钮。
Quartus II将根据物理约束对设计进行布局布线，并生成布局布线后的电路文件和报告。
布局布线完成后，我们可以进行时序分析。
点击“工具”菜单，然后选择“时序分析器”选项。
在出现的对话框中，选择设计文件和时钟约束，点击“确定”按钮。
第二章 QuartusII基本使用方法
为了便于迅速了解SignalTapⅡ的使用方法，本节 以上面设计的信号发生器为例介绍SignalTapⅡ的使 用方法，而后进一步叙述SignalTapⅡ的其他使用方 法。
2.4.1
应用SignalTapII测试singt
2.5
嵌入式锁相环a1tPLL宏功能模块调用
PPCA片内嵌入式锁相环PLL可以与一输入的时钟信号 同步，并以其作为参考信号实现锁相，从而输出一至 多个同步倍频或分频的片内时钟，以供逻辑系统应用。 与直接来自外部的时钟相比，这种片内时钟可以减少 时钟延时和时钟变形，减少片外干扰；还可以改善时 钟的建立时间和保持时间。cyclone系列和Stratix系 列器件中的锁相环能对输入的参考时钟相对于某一输 出时钟同步独立乘以或除以一个因子，并提供任意相 移和输出信号占空比。 2.5.1 2.5.2 建立嵌入式锁相环PLL元件 测试锁相环PLL
2.4
使用嵌入式逻辑分析仪进行实时测试
随着逻辑设计复杂性的不断增加，在计算机上以 软件方式的仿真测试变得更加耗费时间，而不断需 要重复进行的硬件系统的测试同样变得更为困难。 为了解决这些问题，设计者可以将一种高效的硬件 测试手段和传统的系统测试方法相结合来完成。这 就是嵌入式逻辑分析仪的使用。它可以随设计文件 一并下载于目标芯片中，用以捕捉目标芯片内部， 设计者感兴趣的信号节点处的信息，而又不影响原 硬 件 系 统 的 正 常 工 作 。 这 就 是 QuartusⅡ 中 SignalTapⅡ的使用目的。
QuartusⅡ包括模块化的编译器。编译器包括的功 能模块有分析／综合器(Analysis&Synthesis)、适配 器(Fitter)、装配器(Assembler)、时序分析器 (Timing Analyzer)、设计辅助模块(Design Assistant)、EDA网表文件生成器(EDA Netlist Writer)、编辑数据接口(Compiler Database Interface)等。可以通过选择Start Compilation来 运行所有的编译器模块，也可以通过选择Start单独 运行各个模块。还可以通过选择Compiler Tool(Tools菜单)，在Compiler Tool窗口中运行该模 块来启动编译器模块。在Compiler Tool窗口中，可 以打开该模块的设置文件或报告文件，或打开其他相 关窗口。
QuartusII软件操作教程
时单击next按钮，进入到最后的汇总窗口，单击finish返回
主界面。
Quartus II 软件操作
2. 使用电路图绘制工具产生设计输入
常用的设计输入方法包括使用电路图绘制工具 和使用VHDL代码。这里先说明使用电路图绘制工 具的输入方法。该工具称为模块编辑器(Block Editor)。
示例:对于逻辑函数
Quartus II 软件操作
第三步 对设计的电路进行仿真 Quartus II包含仿真工具，它 们用于仿真已设计电路的行为功能。 在电路仿真之前，必须先创建输入 波形文件。 1） 使用波形编辑器。 选择File/New命令，在弹出的对 话框中选择Vector Waveform File 选项，单击OK按钮。将文件 命名为example_schematic.vwf并保 存。
Quartus II 软件操作
一. 简介 Altera公司的Quartus II软件提供了可编程片上 系统（SOPC）设计的一个综合开发环境，是进 行SOPC设计的基础，Quartus II集成环境包括 1．系统级设计 2．嵌入式软件开发 3．可编程逻辑器件（PLD）设计 4．综合 5．布局和布线 6．验证和仿真
Quartus II 软件操作
使用Waveform Editing(波形编辑)工具，该工具位于竖 直工具栏内,其形状类似于分别指向左侧和右侧的箭头,也可 以改变输入波形。选择该工具的时候，如果原始波形对应的 值等于0，那么拖过后波形对应的值变为1，如果原始波形对 应的值等于1，那么拖过后波形对应的值变为0。
画出相应的电路图。
f x1 x2 x2 x3
Quartus II 软件操作
第一步 画电路图 在Quartus II 界面中，选择File/new命令，在弹出的窗 口中，选择Design Files中的Block Diagram/Schematic File选项并单击ok按钮。此操作打开了模块编辑器窗口。在 该窗口中画出电路图，可以产生设计中需要的模块图文件。 1）导入逻辑门符号。 双击模块编辑器的空白区域，或者选择Edit/insert symbol,或者在工具栏中单击与门符号，在左面的libraries 方框内，列出了Quartus II 提供的若干库。单击 c:\quartus\libraries旁边的“+”号，然后单击primitives 旁边的“+”号，最后单击logic旁边的“+”号，选中and2， 放置到模块编辑器窗口。用同样的方法再放置一个两输入与 门，一个非门，一个两输入或门。
QUARTUS II 使用教程
第2 章QUARTUS II 使用教程.................................................................................. ............ 2 2.1 Quartus II 的安装.................................................................................. ............................. 2 2.1.1 安装Quartus II................................................................................... ....................... 2 2.1.2 安装License........................................................................... ................................... 2 2.2 FIFO 设计实例.................................................................................. ................................ 2 2.2.1 新建工程.................................................................................. ................................. 3 2.2.2 创建设计文件.................................................................................. ......................... 3 2.2.3 编译过程.................................................................................. ................................. 6 2.2.4 编译报告与延时分析.................................................................................. ............. 6 2.2.5 运行仿真.................................................................................. ................................. 7 2.3 设计流程.......................................................................................................................... 10 2.3.1 设计输入.................................................................................. ............................... 10 2.3.2 编译.................................................................................. ....................................... 17 2.3.3 延时分析.................................................................................. ............................... 19 2.3.4 仿真.................................................................................. ....................................... 20 2.4 系统级设计.................................................................................. .................................... 20 2.4.1 SOPC 设计.................................................................................. ............................. 20 2.4.1 DSP 设计.................................................................................. ................................ 21 2.5 设计实例.................................................................................. ........................................ 22 2.5.1 UART 控制器.................................................................................. ......................... 22 2.5.2 I 2 C 总线控制器.................................................................................. ...................... 24 2.5.3 USB2.0 控制器........................................................................................................ 26 2 第2 章QUARTUS II 使用教程本章以Quartus II 4.1 版本为例。
第2、3章 Altera Quartus II软件开发(FPGA-SOPC)
FPGA-CPLD原理及应用
第2&3章 Altera Quartus II软件开发
设计流程范例(5)
Requirement Book Functional Design RTL Level Design
ASIC设计流程
Requirement Book Functional Design RTL Level Design Logic Design Circuit Design Physical Design
所需功能的自然语言描述 所需功能的“逻辑语言” 描述 用寄存器、存储器、运算单元和状态机等 实现逻辑功能 细化RTL设计中的模块到触发器和逻辑门 用三极管、电容、电阻等实现电路
FPGA-CPLD原理及应用
第2&3章 Altera Quartus II软件开发
开始一个新项目
Project: 项目，工程，设计
Quartus2只对项目进行编译，模拟，编程…..
而不对单独的文件，除非把该文件设置为项目
FPGA-CPLD原理及应用
第2&3章 Altera Quartus II软件开发
FPGA-CPLD原理及应用
第2&3章 Altera Quartus II软件开发
2.4.3 使用RTL和状态机查看器分析综合结果
2．状态机查看器
FPGA-CPLD原理及应用
第2&3章 Altera Quartus II软件开发
2.4.3 使用RTL和状态机查看器分析综合结果
3．采用技术映射查看器分析综合结果 提供的是设计的底级或基元级专用技术原理表征，它展示 的是综合后的电路结构。
第2章 Quartus_II 操作基础
课堂练习
用原理图方法设计一个“三输入表决器”电路。
S1 0
0 0 0 1 1 1 1
S2 0
0 1 1 0 0 1 1
S3 0
1 0 1 0 1 0 1
LED1 0
0 0 1 0 1 1 1
LED2 1
1 1 0 1 0 0 0
LED1 点亮表示 议案通过， LED2 点亮表示 议案被否决
Y6 Y7
3. 全程编译
在下拉菜单“Processing”中选 择“Start Compilation”，启 动全程编译
编译完成后的信 息报告窗口
23
关于全程编译 启动全程编译：
选择Processing/Start Compilation,自动完成分析、排 错、综合、适配、汇编及时序分析的全过程。
第二章
Quartus_II 操作基础
1
主要内容 QuartusⅡ软件的简介和工程的基本设计流程。 通过简单的实例演示各流程以及常用工具的使用方 法，熟悉QuartusⅡ软件的用户界面、常用工具 和设计流程。
2
一、 QuartusⅡ概述
QUARTUS II是美国Altera公司提供的可用于 可编程片上系统(SOPC)开发的综合开发环境,是 进行SOPC设计的基础. 集成环境包括以下内容:系统级设计,嵌入式软件开 发,可编程逻辑器件(PLD)设计,综合,布局和布线, 验证和仿真.
6
（1）项目创建向导
文件菜单
选择文件的存放路径 工程文件名，任取，建立 在用户自己的目录下，不 要使用软件的安装目录或 系统目录 顶层Entity名称，必须符合 TOP文件中定义的module 名称
基于已有项目创建工程 （一般 不使用）
QuartusII软件使用
3.3.2 编译设计文件
• QuartusⅡ编译器旳主要任务是对设计项目进行检验并完毕逻辑综合，
同步将项目最终设计成果生成器件旳下载文件。编译开始前，能够先 对工程旳参数进行设置。
• QuartusⅡ软件中旳编译类型有全编译和分步编译两种。 • 选择QuartusⅡ主窗口Process菜单下Start Compilation命令，或者在
• 安装Altera旳硬件驱动程序。驱动程序存储在QuartusⅡ安
装目录下旳…quartus\drivers文件夹中。驱动安装后才干 将设计成果经过计算机旳通信接口编程下载到目旳芯片中。
3.2 QuartusⅡ软件旳顾客界面
开启QuartusⅡ软件后默认旳界面主要由标题栏、菜单栏、 工具栏、资源管理窗口、编译状态显示窗口、信息显示窗口和 工程工作区等部分构成。
2、适配（Fitter） ：在适配过程中，完毕设计逻辑器件中 旳布局布线、选择合适旳内部互连途径、引脚分配、逻辑元件 分配等，相应旳菜单命令是QuartusⅡ主窗口Process菜单下 Start\Start Fitter ；（注：两种编译方式引脚分配有所区别 ）
编译设计文件（续2）
3、编程（Assembler） ：产生多种形式旳器件编程映像文件 ， 经过软件下载到目旳器件当中去，应旳菜单命令是QuartusⅡ主窗口 Process菜单下Start\Start Assembler ；
仿真设计文件（续5）
3、编辑输入信号
编辑输入信号是指在波形编辑器中指定输入节点旳逻辑电平变化， 编辑输入节点旳波形。
在仿真编辑窗口旳工具栏中列出了多种功能选择按钮，主要用于绘 制、编辑波形，给输入信号赋值。 详细功能如下：
：在波形文件中添加注释； ：修改信号旳波形值，把选定区域旳波形更改成原值旳相反值； ：全屏显示波形文件； ：放大、缩小波形； ：在波形文件信号栏中查找信号名，能够快捷找到待观察信号； ：将某个波形替代为另一种波形； ：给选定信号赋原值旳反值； ：输入任意固定旳值； ：输入随机值
集成开发平台QuartusII操作基础课件
根据设计需求，配置项目设置，如选择目标器件、设 置编译选项等。
设计版本控制
初始化版本控制
在Quartus II中初始化版本控制系 统（如Git），以便跟踪和管理设 计文件的历史版本。
提交更改
在完成设计修改后，提交更改到 版本控制系统，记录更改内容和 提交者信息。
查看版本历史
通过版本控制系统查看设计文件 的历史版本，以便进行回滚或比 较不同版本之间的差异。
集成开发平台Quartus II操作基础 课件
• Quartus II软件安装与配置 • 设计输入与编译 • 引脚分配与布局 • 时序仿真与调试 • 硬件编程与配置 • 项目管理与版本控制
01
Quartus II软件安装与配置
安装步骤
下载Quartus II安装程序
访问Altera官网，根据操作系统选择对应的版本下载。
输标02入题
在Quartus II中，可以通过“Program Device”菜单 选择USB Blaster编程方式，并设置相应的参数，如 编程文件、编程方式、编程地址等。
01
03
在进行USB Blaster编程时，需要注意芯片的安全操 作电压和电流范围，以及编程数据的校验和错误处理
。
04
USB Blaster编程通常需要使用Altera提供的USB Blaster驱动程序，以便将FPGA芯片与计算机连接起 来。
FPGA配置模式选择
Quartus II提供了多种FPGA配置模式， 如快速配置、全局配置和分布式配置等 。
在Quartus II中，可以根据实际需求选 择合适的配置模式，并设置相应的参数 ，如配置方式、配置地址等。
分布式配置适用于将多个配置文件分布 在FPGA的不同区域的情况，以实现灵活 的硬件设计。
QuartusII软件的使用
Q u a r t u s I I软件的使用入门4．1Quartus II 简介Quautus II是Altera 公司的综合性PLD开发软件,支持原理图、VHDL、Verilog-HDL以及AHDL等多种设计输入形式，内嵌自有的综合器以及仿真器，可以完成从设计输入到硬件配置的完整的PLD设计流程。
它支持Altera的IP核，包含了LPM/MegaFunction宏功能模块库，使用户可以充分利用成熟的模块，简化了设计的复杂性、加快了设计速度。
对EDA第三方工具的良好支持也使用户可以在设计流程的各个阶段使用熟悉的第三方EDA工具。
在本教程中使用的Quartus II的版本为5.0 。
4．1．1 设计工作流程用户首先对所做项目进行设计，明确设计目的、设计要求。
然后利用原理图输入方式或文本输入方式进行设计输入。
输入完成后进行编译，若编译过程中发现错误，则应检查设计输入以修改错误，直至没有错误产生。
编译完成后进行仿真，检查是否达到了设计要求，若未达到要求，需重新检查设计输入及编译过程，不断迭代、收敛直至满足设计要求。
最后将设计配置到目标器件中进行硬件验证与测试。
4．1．2 Quartus II 的图形用户界面Quartus II 的图形用户界面如图所示，从图中可以看出共有以下几个子窗口。
编辑输入窗口项目导航窗口状态窗口消息窗口图Quartus II软件的图形用户界面1．Project navigator 项目导航窗口项目导航窗口包括3个可以切换的标签：Hierarchy标签用于层次显示，提供了逻辑单元、寄存器、存储器使用等信息；File和Design Units 提供了工程文件和设计单元的列表。
2．编辑输入窗口设计输入的主窗口，无论原理图还是硬件描述语言编译、仿真的报告都显示在这里。
3．Status窗口状态窗口，用以显示各系统运行阶段的进度。
4．Message窗口消息窗口，实时提供系统消息、警告和错误等信息。
QuartusII软件使用说明
第二章Quartus II的使用2.1 Quartus II概述Quartus II是Altera公司继MAX＋PLUS II后，所提供的FPGA/CPLD开发集成环境，主要针对本公司新器件和大规模FPGA的开发。
Quartus II提供一个容易适应特定设计所需要的完整的多平台设计环境。
它不仅包括FPGA/CPLD设计所有阶段的解决方案，而且也提供可编程片上系统（SOPC）设计的综合性环境。
Quartus II除了保留有MAX＋PLUS II的特色外，也可以利用第三方的综合工具，如Synopsys、NativeLink、仿真工具ModelSim等。
2.1.1 设计的主要环节Quartus II可以使设计者完成设计输入、分析与综合、仿真、布局布线、时序分析及编程下载等工作。
下图显示了使用Quartus II进行设计的各主要环节。
全编译图2.1.1 Quartus II进行设计的主要环节这几个环节分别介绍如下：1.设计输入设计输入包括图形输入和硬件描述语言（HDL）文本输入两大类型。
本次实验中主要用到其中的原理图输入和VHDL输入两种方式。
HDL设计方式是现今设计大规模数字集成电路的常用形式，除IEEE标准中VHDL与Verilog HDL两种形式外，还有各自FPGA厂家推出的专用语言，如Quartus II下的AHDL。
HDL语言描述在状态机、控制逻辑、总线功能方面较强；而原理图输入在顶层设计、数据通路逻辑等方面具有图形化强、功能明确等特点。
Quartus II支持层次化设计，可以在一个新的输入编辑环境中调用不同输入设计方式完成的模块，从而完成混合输入设计以发挥二者各自特色。
212.分析与综合在完成设计输入之后，即可对其进行分析与综合。
其中先进行语法的分析与校正，然后依据逻辑设计的描述和各种约束条件进行编译、优化、转换和综合。
最终获得门级电路甚至更底层的电路描述网表文件。
因此，综合就是将电路的高级语言（如行为描述）转换成低级的，可与FPGA/CPLD的基本结构相映射的网表文件或程序。
Quartus II使用指南(非常详细)
图 22
Quartus II 的 FPGA 设计手册--------王兴权（030320122）2007 年 4 月 桂林电子科技大学计算机与控制学院(自动化专业)-------- 用喜悦振奋精神，用成绩增添信心！
第7页
安装向导。在 Choose Destination Location 对话框上，点击 Next 按钮，安装到 默认路径；
第5页
图 17 14、在 Custom Iformation 对话框上输入客户信息，User Name：欣欣工作室， Company Name：/，点击 Next 按钮，进入下一步；
图 18 15、在 Choose Destination Location 对话框上，输入安装路径，也可以使用默认 路径，点击直 Next 按钮，进入下一步；
页 第12 12页
图 48:Edit 菜单
图 29
图 32
Quartus II 的 FPGA 设计手册王兴权（030320122）2007 年 4 月 桂林电子科技大学计算机与控制学院(自动化专业)-------- 用喜悦振奋精神，用成绩增添信心！
第9页
图 33 图 35：将你改好的 Licenst.dat 文 件 导入 进 来 哦 ！ ！ ！
图 30
图 27 2、把 sys_cpt.dll 复制到你所安装的目录中，我的目录是 D:\QuartusII 5_0\bin\ 下覆盖同名文件；
图 31 4. 启动 QuartusII 6.0，遇到如下对话框时选择 Specify valid license file 选 项，点击 OK 按钮；
图 28
图8 8、在 Setup Type 对话框上选中 Complete 选项（表示完全安装） ，点击 Next 按 钮，进入下一步；
quartus_II_教程
六、引脚配置与下载
器件编程和配置 对话框
35
26
五、仿真设计文件
2 ） 点 击 Insert Node or Bus 对 话 框 中 的 Node Finder…按钮，弹出Node Finder窗口，在此窗口中 添加信号节点。
一般选择all,后点击list
已选节点列表 待选节点列表
27
五、仿真设计文件
3、编辑输入信号 编辑输入信号是指在波形编辑器中指定输入节点的逻辑电平变 化，编辑输入节点的波形。 ：在波形文件中添加注释； ：把选定区域的波形更改成原值的相反值； ：全屏显示波形文件； ：放大、缩小波形； ：在波形文件信号栏中查找信号名； ：将某个波形替换为另一个波形； ：给选定信号赋原值的反值； ：输入任意固定的值； ：输入随机值 ：给选定的信号赋值，X表示不定态，0 表示赋0，1表示赋1，Z表示高阻态，W表示弱信号，L表示低 电平，H表示高电平，DC表示不赋值。 28
（4）点击Next
7
2.添加所需的已有文件
如果需添加文件点击此按钮 ，选择文件后点击Add
如果不需添加文件直接点击 Next
8
3.为项目指定目标器件
（1）选择器件系列 筛选列表
（2）选择具体器件
（3）点击Next
9
4.指定所需第三方EDA工具
指定设计/综合工具，常用的如Design Compiler等等
5
Quartus II 主界面
工程向导
用户编辑窗口
状态窗口
消息窗口
6
1.指定新项目的路径及名称
选择File|New Project Wizard
（1）指定项目路径 （2）指定项目名称 （3）项目顶层实体 Entity名称
第二章SOPC开发流程及QuartusII的使用ppt课件
启动QuartusⅡ软件后默认的界面主要由标题栏、菜单栏、 工具栏、资源管理窗口、编译状态显示窗口、信息显示窗口和 工程工作区等部分组成。
精选课件ppt
5
Quartus II操作基础
——QuartusⅡ软件的用户界面
标题栏中显示当 前工程的路径和 工程名。
精选课件ppt
精选课件ppt
13
Qu—ar—tu输s入I设I操计文作件基础
▪ QuartusⅡ软件的输入法有： 1）原理图输入方式、 2）文本输入方式（如VHDL、Verilog HDL） 3）AHDL输入方式、 4）模块输入方式以及 5）第三方EDA工具产生的文件以及混合使用以上几种设计
输入方法进行设计
▪ 原理图输入法 原理图输入法也称为图形编辑输入法，用QuartusⅡ原理
精选课件ppt
24
Quartus II操作基础
分步编译就是使用对应命令分步执行对应的编译环节，每完成一个 编译环节，生成一个对应的编译报告。分步编译跟全编译一样分为四步：
1、分析与综合（Analysis & Synthesis） ：设计文件进行分析和检查 输入文件是否有错误，对应的菜单命令是QuartusⅡ主窗口Process菜单 下Start\Start Analysis & Synthesis，对应的快捷图标是在主窗口的工具 栏上的 ；
精选课件ppt
7
Quartus II操作基础
——QuartusⅡ软件的用户界面
工具栏中包含了常用命令的快捷图标。
精选课件ppt
8
Quartus II操作基础
——QuartusⅡ软件的用户界面
资源管理窗口用于显示当前工程中所有 相关的资源文件。
Quartus_II软件使用教程
© 2008 Cytech Technology Ltd., Co
2
QuartusII软件发布RoadMap
2006 Q4
6.1
2007
Q1
Q2
Q3
Q4
7.0 7.1
7.2
2008
Q1
Q2
Q3
Q4
8.0
8.1
Windows 2000
Windows XP (32-bit & 64-bit)
co13adduserlibrarypathnames?userlibraries?megacore?amppsmlibraries?precompiledvhdlpackages如果跳过新建向导的addfile可以在工程生产完毕之后在导航界面的file下点击devicedesignfiles右键弹出菜单选择addremovefilesinproject菜单选择addremovefilesinproject如果跳过新建向导的addfile可以在工程生产完毕之后在导航界面的file下点击devicedesignfiles右键弹出?2008cytechtechnologyltd
Fitter
Assembler
TimeQuest Timing Analysis
EDA Netlist Writer
*This is the typical flow. Other module executables will be added if additional software features are enabled.
Quartus II 软件使用教程
编译
© 2008 Cytech Technology Ltd., Co
Quartus 2使用文档
QuartusⅡ文本输入法简介QuartusⅡ是Altera公司提供的FPGA/CPLD开发集成环境，是MAX+plus Ⅱ的升级版本，Altera公司的第四代开发软件。
Altera是世界上最大可编程逻辑器件的供应商之一。
QuartusⅡ界面友好，使用便捷，被誉为业界最易用易学的EDA软件。
在QuartusⅡ上可以完成设计输入、元件适配、时序仿真和功能仿真、编程下载整个流程，它提供了一种与结构无关的设计环境，是设计者能方便地进行设计输入、快速处理和器件编程。
下面结合FPGA教学实验板介绍Quartus Ⅱ4.2的使用。
一、QuartusⅡ开发系统的特点：1、开放的界面QuartusⅡ支持与Cadence，Exemplarlogic，Mentor Graphics，Synplicty，Viewlogic和其它公司所提供的EDA工具接口。
2、与结构无关QuartusⅡ系统的核心Complier支持Altera公司所有可编程逻辑器件，提供了世界上唯一真正与结构无关的可编程逻辑设计环境。
3、完全集成化QuartusⅡ的设计输入、处理与较验功能全部集成在统一的开发环境下，这样可以加快动态调试、缩短开发周期。
4、丰富的设计库QuartusⅡ提供丰富的库单元供设计者调用，其中包括74系列的全部器件和多种特殊的逻辑功能（Macro-Function）以及新型的参数化的兆功能（Mage-Function）。
5、模块化工具设计人员可以从各种设计输入、处理和较验选项中进行选择从而使设计环境用户化。
6、硬件描述语言（HDL）QuartusⅡ软件支持各种HDL设计输入选项，包括VHDL、Verilog HDL和Altera自己的硬件描述语言AHDL。
7、Opencore特征QuartusⅡ软件具有开放核的特点，允许设计人员添加自己认为有价值的宏函数。
二、Quartus II设计流程Altera的Quartus II 设计软件提供完整的多平台设计环境，能够直接满足特定设计需要，为可编程芯片系统(SOPC) 提供全面的设计环境。
Quartus_II使用方法
Quartus_II使用方法第1章QUARTUS II2.1 QUARTUSII概述设计输入是设计者对系统要实现的逻辑功能进行描述的过程。
设计输入有多种表达方式，常用的用原理图输入、硬件描述语言输入、网表输入等。
1、原理图输入：原理图设计输入方式是利用软件提供的各种原理图库，采用画图的方式进行设计输入。
这是一种最为简单和直观的输入方式。
原理图输入方式的效率比较低，半只用于小规模系统设计，或用于在顶层拼接各个以设计完成的电路子模块。
2、硬件描述语言输入：这种设计输入方式是通过文本编辑器，用VHDL，Verilog或AHDL等硬件描述语言进行设计输入。
采用语言描述的有点事效率较高，结果容易仿真，信号观察方便，在不同的设计输入库之间转换方便，适用于大规模数字系统的设计。
但语言输入必须依赖综合器，只有好的综合器才能把语言综合成优化的电路。
3、网表输入：现代可编程数字系统设计工具都提供了和它第三方EDA工具相连接的接口。
采用这种方法输入时，可以通过标准的网表把它设计工具上已经实现了的设计直接移植进来，而不必重新输入。
一般开发软件可以接受的网表有EDIF格式、VHDL 格式及Verilog格式等。
在用网表输入时，必须注意在两个系统中采用库的对应关系，所有的库单元必须一一对应，才可以成功读入网表[6]。
2.2 QUARTUSII建立工程项目在Quartus II 中，用户的每个独立设计都对应一个工程项目，每个工程项目可包含一个或多个设计文件。
其中一个是顶层文件，编译器是对项目中的顶层文件进行编译的，项目同时还管理编译过程中产生的各种中间文件，这些中间文件的文件名相同，但后缀名不同。
为了便于管理，对于每个新的项目应该建立一个单独的子目录。
指定项目名称的步骤如下：1. 打开Quartus II，在File 菜单中选择New Project Wizard 项，将出现工程项目建立向导对话框。
如图2-1 (a)所示。
2. 点击“Next”，进入到如图2-1 (b)所示的工程项目命名对话框，在最上面的文本输入框中输入为该项目所建的目录名，如本例为“E:\Clock”，在中间的文本输入框中输入项目名称，本次实验为“adder”，在最下面的文本输入框中输入最顶层模块的名称“adder”。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
4、完成!
（1）工程创建完毕，界面上在工程管理器 处出现所选用的器件系列、器件名及工程 文件名“epm240”； （2）可以看出：软件界面没有明显变化， 需要用户再建立设计文件。
11
2.3 QuartusⅡ图形编辑输入法
1、在File菜单下点击“New”，即弹出用户设 计建立向导
QuartusII支持原理图输入（Block 12 Diagram/Schematic File）、 VHDL语言输入等多种设计输入方式
验证调试
JTAG
串口、以太网
Altera GPGA • 用户逻辑设计 • 其它的IP模块 • SOPC Builder的 顶层.bdf文件
• 用户代码 • 库函数 • 操作系统(RTOS)
Quartus II
片上调试 (软件跟踪、硬件断点 SignalTap II)
GNU Tools
硬件开发使用Quartus II和SOPC Builder
SOPC Builder GUI
处理器库 配置Nios II处理器 选择并配置外设.IP 连接各外设模块 自定义命令
外设模块库
IP 模块
软件开发
硬件开发
• HDL 源文件 • 测试台
硬件配置 文件
分配外设地址和中断 生成系统
Nios II IDE
• C头文件 • 用户库函数 • 外设驱动
编译(分析与综合、布 局布线、时序分析等) 管脚连接分配
Notes: • Files in project directory do not need to be added • Add top level file if filename & entity name are not the same
- 选中待添加的文件后点击 “Add”，若暂无文件， 直接点击“Next”
2.2 Quartus II 6.0主界面操作环境
1、Project Navigator（工程管理器）
2、Status window（状态窗口）
2、Message window（信息窗口）
6
在QuartusII6.0环境下建立工程
工程创建时的准备工作
QuartusII通过“工程（Project）”来管理设计文 件，必须为此工程创建一个放置与此工程相关的 所有设计文件的文件夹； 此文件夹名不宜用中文，也最好不要用数字，应 放到磁盘上容易找到的地方，不要放在软件的安 装目录中； 建立完工程文件夹后再进行后续操作……
第2章 Quartus II软件操作基础
2.1 SOPC开发流程 2.2 Quartus II 6.0主界面操作环境 2.3 QuartusⅡ原理图输入法 2.4 文本输入法 2.5 宏功能模块的使用方法 2.6设计优化
2.1 SOPC开发流程：
SOPC设计包括硬件和软件两部分。
硬件设计：主要基于Quartus II和 SOPC Builder。 软件设计：基于Nios II IDE。
7
1、项目创建向导
文件菜单
选择工作路径 工程文件名，任取，建立 在用户自己的目录下，不 要使用软件的安装目录或 系统目录 顶层实体名，一般和工程 名相同
基于已有项目创建工程 （一般 不使用）
8
2、为创建的工程添加设计文件
添加用户的设计文件
• • • • • GDL Verilog EDIF
Add user library pathnames
• User libraries • MegaCore®/AMPPSM libraries • Pre-compiled VHDL packages 9
3、器件选择
选择CPLD/FPGA 器件所属系列
选择CPLD/FPGA器件型号
本EDA实验背板所使用的器件为 10 ALtera公司MAXII系列 （Family）的EPM240T100C5（Avaliable devices）
SOPC Builder GUI
处理器库 配置Nios II处理器 选择并配置外设.IP 连接各外设模块 自定义命令
外设模块库
IP 模块
软件开发
硬件开发
• HDL 源文件 • 测试台
硬件配置 文件
分配外设地址和中断 生成系统
Nios II IDE
编译(分析与综合、布 局布线、时序分析等) 管脚连接分配
验证调试
JTAG
串口、以太网
Altera GPGA • 用户逻辑设计 • 其它的IP模块 • SOPC Builder的 顶层.bdf文件
Quartus II
片上调试 (软件跟踪、硬件断点 SignalTap II)
GNU Tools
硬件开发使用Quartus II和SOPC Builder
软件开发
硬件开发
• 用 SOPC Builder 软 件 从 NiosII 处 理 器 内 核 和 NiosII 开发套件提供的外设列表中 选取合适的 CPU、存储器以 及各外围器件,并定制和配置 它们的功能； • 分配外设地址及中断号； • 设定复位地址； • 最后生成系统。 • 用户也可以添加用户自身 定制指令逻辑到 NiosII 内核 以加速CPU性能； • 添加用户自己设计的IP模块。
Quartus II GNU Tools SOPC Builder GUI
处理器库 配置Nios II处理器 选择并配置外设.IP 连接各外设模块 自定义命令
外设模块库
IP 模块
软件开发
硬件开发
分配外设地址和中断 生成系统
Nios II IDE
硬件开发使用Quartus II和SOPC Builder
硬件开发
• 编 译 Quartus II 工 程 ， 对 HDL文件进行布局布线，从 HDL源文件综合生成一个适 合目标器件网表，生成 FPGA配置文件(.sof)；
•用 下 载 电 缆 ( 如 ByteBlaster II), 将配置文件 下载到目标板上。硬件校验 完成后，可将新的硬件配置 文件下载到目标板上的非易 失存储器(如EPCS器件)。