带隙基准设计实例
无运放带隙基准电路设计
无运放带隙基准电路设计
运放带隙基准电路（opamp bandgap reference circuit）是一种基于运放的电路，用于提供稳定的参考电压。
它的设计基于运放的放大特性和电压反馈机制，通过差分放大和反馈调整，产生一个相对稳定的参考电压。
下面是一种常见的运放带隙基准电路的设计：
1. 选择一个适当的运放芯片，具有低噪声、高增益和低温漂移等特性。
2. 将运放芯片的非反相输入端与反相输入端相连，形成一个差分输入。
3. 将一个稳定的参考电压Vref1与非反相输入端相连。
4. 将运放芯片的反相输入端与一个电阻R1相连，然后将R1与一个稳流二极管D1的阴极相连。
5. 通过调整R1的值，使得二极管D1的电流可以产生一个正向电压降，并且与稳定的参考电压Vref1相等。
6. 将运放芯片的输出端与R1与D1的连接处相连，形成一个反馈回路。
7. 调整运放芯片的反馈电阻R2的值，使得输出电压与稳定的参考电压Vref2相等。
通过以上设计，运放正向反馈的放大特性和电压反馈机制可以保证输出电压与参考电压的稳定性。
同时，稳定的参考电压Vref1的产生通过差分放大和反馈调整的方式可以减少温度、电源等参数的影响。
需要注意的是，具体的设计参数需要根据具体的应用要求来确定，比如参考电压的稳定性要求、输出电压的范围等。
同时，在实际设计过程中，还需要考虑电源稳定性、电路布局和滤波等因素，以确保设计的稳定性和可靠性。
《带隙基准电压源》课件
带隙基准电压源 的发展趋势与展 望
技术创新方向探讨
提高精度和稳定 性：通过改进电 路设计和材料选 择，提高基准电 压源的精度和稳 定性。
降低功耗：通过 优化电路设计和 采用低功耗器件， 降低基准电压源 的功耗。
集成化：将基准 电压源与其他电 路模块集成，提 高系统的集成度 和可靠性。
智能化：通过引 入智能控制算法， 提高基准电压源 的自适应能力和 抗干扰能力。
测试设备：包括电压源、电 流源、示波器、万用表等
测试步骤：按照测试标准进行， 包括设置参数、测量数据、分 析结果等
评估标准及流程详解
评估标准： 精度、稳 定性、温 度特性、 电源抑制 比等
评估流程： 测试准备、 测试实施、 数据分析、 结果评估 等
测试准备： 选择合适 的测试设 备、设置 测试条件 等
感谢您的观看
汇报人：PPT
案例一：用于ADC/DAC转换器的基准电压源设计
应用背景：ADC/DAC转换器需要稳定的基准电压源 设计要求：高精度、低噪声、低功耗 带隙基准电压源的优势：温度稳定性好、精度高、功耗低 设计方法：选择合适的带隙基准电压源芯片，进行电路设计和调试 应用效果：提高了ADC/DAC转换器的性能和稳定性
案例二：用于PLL锁相环的基准电压源设计
设计过程中需要注意电压源的稳定性和精度 优化建议：采用高精度的电阻和电容，提高电压源的稳定性 注意电源噪声对电压源的影响，采用滤波器进行抑制 优化建议：采用低噪声的电源，提高电压源的精度 注意温度对电压源的影响，采用温度补偿技术进行校正 优化建议：采用高精度的温度传感器，提高温度补偿的精度
带隙基准电压源 的应用案例分析
功耗：带隙基准电压源的功耗较低， 适合在低功耗系统中使用
一种CMOS带隙基准的软启动电路设计
（ 系统加 电后 ， １ ） 只要 Ｅ Ｎ是低 电平 ， 电路产生偏置 电
ｖ Ｃ ｃ
ｌ
Ｖ Ｃ Ｃ
ｌＩ与 Ｖ Ｃ ａＢ 、 Ｃ
ＣＩ与 Ｖ Ｃ ｏｏ ） Ｃ
图 ４Ｓ Ａ Ｔ中 的偏 置 电流 Ｔ Ｒ
：
一
工作 ， 当 在某一个值 时 ， 电流 达 到峰值 （ 的具 体 两者
电路上 电后 ，Ｔ Ｒ Ｓ Ａ Ｔ为基准源 的补偿 电容提供 充电 电流 ， 启动带隙基准 电路 ， 并在启动后 ， 关断充 电电流 。 它
２ 仿真验证
对 电路 进行 了性 能 指标 的仿 真 验 证 。模 型 基 于
３ ２
一
种 Ｃ Ｏ 带隙基准的软启动电路设计 ＭＳ
电子 质量 （ １第０ 期） ２２ ６ ０
Ｔ ¨＾蹲 Ｅ
！
参考文献 ：
“
ｈ
，
嚣 ’ ，
’
图 ８Ｖ Ｃ ３Ｏ Ｔ ＭＰ ２ ℃ ， ｄ ／ ＴＳ Ｆ ， 动 特性 曲线 图 Ｃ ＝ ．Ｖ，Ｅ ＝ ５ Ｍｏ ｅ Ｔ ，Ｓ，Ｆ启 － － ＝
［ Ｒ Ｎ Ｏ － Ｒ ．ｕｒ ｔｅ ｉ ｅｔ ｗ ｖｌ ｇ，ｗ １ Ｉ Ｃ Ｎ ＭＯ Ａ Ｇ ＡＣ ｒ ｎ ｆｃ ｎ， ｏ ａｅ ｏ ］ ｅ ｉ ｌ ｏ ｔ ｌ
ｄ ｏ － ｕ ｅｕａｏｓＤ］ ｈ ｈ ｓｓ ｔ ｎａＧｅｒｉ ｎｔ ｒｐ ｏ ｔ ｇ ｌｔｒ［ ． Ｄ Ｔ ｅｉ Ａ ｌ ｔ： ｏｇａＩ ｓ — ｒ Ｐ ， ａ ｉ
ｔ ｔ ｆＴ ｃ ｎ ｌｇ ，９ ６７ ７ ． ｕ ｅｏ ｅ ｈ ｏｏ ｙ １ ９ ：６— ９
［］ ＡＹ ＰＲ， ＹＥ ＨＵ ＴＰＪ ａｙｉ ａ ｄＤ ｓ ｎ ２ＧＲ ＭＥ Ｒ Ｒ Ｇ， ＲＳ ． ｌ ｓ ｎ ｅ ｉ Ａｎ ｓ ｇ ｏ ｎ ｌｇ ｎｅｒｔｄＣｒｕｔ［ ．ｏ ｒ ｄｔ ｎＮｅ ｏｋ： ｆ ａｏ ｔｇａｅ ｉ ｉ Ｍ］ ｕｔ Ｅ ｉｏ ． ｗ Ｙ ｒ Ａ Ｉ ｃ ｓ Ｆ ｈ ｉ
8 Cadence IC无运放的带隙基准设计 工艺角模拟
本来一共有45种组合，但这里只为了说明问题，仿真中只加了十三种组合。在ADE窗口种选择Tools->Corners,就会弹出如图6.6所示的对话框，然后在此窗口种Setup->Add Process，又弹出一个新的对话框，如图6.7所示，Add Process窗口有两个选项，分别要做如下设置。对Process选项，按图6.8所示设置，对Groups/Variants的设置如图6.9所示，然后点击ok确定，则图6.6就变为如图6.10所示。然后在Analog Corners Analysis窗口中，选择Setup->Add/Update Model Info…继续在弹出窗口的Groups/Variants项填入电阻和双极晶体管的工艺角，注意Groups后填名字如res,bjt等等，而在Variants处填工艺角，工艺角之间用逗号隔开，填完后再在Analog Corners Analysis窗口中点击Add Corners(输入ttt)就得到如图6.11所示的对话框。其中ttt是为了说明mos管，电阻，双极晶体管都是tt的工艺角，就是说能看出来它代表的意思，具体叫什么无关紧要。
在图6.10种我们可以在黑三角的下面选择我们想要的工艺角，这样ttt就得到了一种组合，这样在继续点击Add Corners，输入你想要的工艺角组合，一共有45种组合。设置完毕后保存，方法是File->Save Setup Ars Analysis窗口中，点击run就开始仿真了，仿真结束，就得到一组曲线，每条曲线代表一种工艺角的组合。如图6.12所示：
6.2
这里只介绍晶体管的参数设置，mos管、电阻和电压的设置如电路图所示。晶体管的参数设置，Q1和Q3的Multiplier项都设为1，Q2的设为8。
带隙基准电路设计
帯隙基准电路设计（东南大学集成电路学院）一.基准电压源概述基准电压源(Reference Voltage)是指在模拟电路或混合信号电路中用作电压基准的具有相对较高精度和稳定度的参考电压源，它是模拟和数字电路中的核心模块之一，在DC/DC，ADC，DAC以及DRAM等集成电路设计中有广泛的应用。
它的温度稳定性以及抗噪性能影响着整个电路系统的精度和性能。
模拟电路使用基准源，是为了得到与电源无关的偏置，或是为了得到与温度无关的偏置，其性能好坏直接影响电路的性能稳定。
在CMOS技术中基准产生的设计，着重于公认的“帯隙”技术，它可以实现高电源抑制比和低温度系数，因此成为目前各种基准电压源电路中性能最佳、应用最广泛的电路。
基于CMOS的帯隙基准电路的设计可以有多种电路结构实现。
常用的包括Banba和Leung结构带薪基准电压源电路。
在综合考虑各方面性能需求后，本文采用的是Banba结构进行设计，该结构具有功耗低、温度系数小、PSRR高的特点，最后使用Candence软件进行仿真调试。
二.帯隙基准电路原理与结构1.工作原理带隙基准电压源的设计原理是根据硅材料的带隙电压与电源电压和温度无关的特性，通过将两个具有相反温度系数的电压进行线性组合来得到零温度系数的电压。
用数学方法表示可以为：2211V V V REF αα+=，且02211=∂∂+∂∂TV T V αα。
1).负温度系数的实现 根据双极性晶体管的器件特性可知，双极型晶体管的基极-发射极电压BE V 具有负温度系数。
推导如下：对于一个双极性器件，其集电极电流)/(ex p T BE S C V V I I =，其中q kT V T /=，约为0.026V ，S I 为饱和电流。
根据集电极电流公式，得到：SC T BE I I V V ln= (2.1) 为了简化分析，假设C I 保持不变，这样： TI I V I I T V T V S S T S C T BE ∂∂-∂∂=∂∂ln (2.2) 根据半导体物理知识可知：kT E bT I gm S -=+ex p 4 (2.3)其中b 为比例系数，m ≈−3/2，Eg 为硅的带隙能量，约为1.12eV 。
带隙基准设计实例
带隙基准电路的设计基准电压源是集成电路中一个重要的单元模块。
目前,基准电压源被广泛应用在高精度比较器、A/ D 和D/ A 转换器、动态随机存取存储器等集成电路中。
它产生的基准电压精度、温度稳定性和抗噪声干扰能力直接影响到芯片,甚至整个控制系统的性能。
因此,设计一个高性能的基准电压源具有十分重要的意义。
自1971 年Robert Widla 提出带隙基准电压源技术以后,由于带隙基准电压源电路具有相对其他类型基准电压源的低温度系数、低电源电压,以及可以与标准CMOS 工艺兼容的特点,所以在模拟集成电路中很快得到广泛研究和应用。
带隙基准是一种几乎不依赖于温度和电源的基准技术,本设计主要在传统电路的基础上设计一种零温度系数基准电路。
一 设计指标：1、温度系数：ref F V TC V T ∆=∆ 2、电压系数：ref F ddV VC V V ∆=∆ 二 带隙基准电路结构：三 性能指标分析如果将两个具有相反温度系数（TCs ）的量以适合的权重相加，那么结果就会显示出零温度系数。
在零温度系数下，会产生一个对温度变化保持恒定的量V REF 。
V REF = a 1V BE + a 2V T ㏑(n)其中, V REF 为基准电压, V BE 为双极型三极管的基极-发射极正偏电压, V T 为热电压。
对于a 1和a 2的选择，因为室温下/ 1.5m /BE T V V K ∂∂≈-,然而/0.087m /T V T V K ∂∂≈+,所以我们可以选择令a 1=1,选择a 2lnn 使得2(ln )(0.087/) 1.5/n mV K mV K α=,也就是2ln 17.2n α≈，表明零温度系数的基准为：17.2 1.25REF BE T V V V V ≈+≈对于带隙基准电路的分析，主要是在Cadence 环境下进行瞬态分析、dc 扫描分析。
1、瞬态分析电源电压Vdd=5v 时，Vref ≈1.2378V ，下图为瞬态分析图。
一种低温漂低功耗的简易带隙基准电压设计
一种低温漂低功耗的简易带隙基准电压设计模拟电路设计常常用到电压基准和电流基准。
这些基准受电源、温度或者工艺参数的影响很小，为电路提供一个相对稳定的参考电压或者电流，从而保证整个模拟电路稳定工作。
目前已经出现的高性能带隙基准，能够实现高精度、低温漂和低功耗，但这些电路中一般都有运放，调试难度较大；电路结构复杂，原理不便理解。
在一般的应用中，如果对带隙基准电压的要求不是特别高的情况下，完全可以采用一种更为简洁的电路结构。
因此，这里介绍一模拟电路设计常常用到电压基准和电流基准。
这些基准受电源、温度或者工艺参数的影响很小，为电路提供一个相对稳定的参考电压或者电流，从而保证整个模拟电路稳定工作。
目前已经出现的高性能带隙基准，能够实现高精度、低温漂和低功耗，但这些电路中一般都有运放，调试难度较大；电路结构复杂，原理不便理解。
在一般的应用中，如果对带隙基准电压的要求不是特别高的情况下，完全可以采用一种更为简洁的电路结构。
因此，这里介绍一种简易可行的带隙基准电压的设计，利用PTAT电压和双极性晶体管发射结电压的不同的温度特性，获取一个与温度无关的基准电压。
1 低温漂低功耗带隙基准电压设计带隙基准电压的设计目标，就是建立一个与电源和温度无关的直流电压VREF。
进一步将该目标分为2个设计问题：设计与电源无关的偏置，获取能抵消温度影响的电压值。
图1为其整体设计框图。
1．1 与电源无关的偏置首先设计与电源无关的偏置。
考虑采用2个NMOS管和电阻做近似的电流镜做偏置，并充分利用电流镜的“电流复制”特点，设计一个简单的电流产生电路，如图2所示。
在这个电路中，因为栅漏短接的MOS管都是由一个电流源驱动，所以I0和I1几乎与电源电压无关。
同时，2条支路的电流关系是确定的，只要已知I0，便可由宽长比得到左边支路电流的大小。
忽略沟道长度调制效应的影响，支路电流的比值和MOS管宽长比的比值成正比。
为了唯一确定电流，加入电阻R1。
则有：VGS1=VGS2+I0R1，忽略体效应，有：由式(1)可见，输出电流与电源电压无关，但仍与工艺和温度有关。
带隙基准设计
带隙基准参数设计基准源核心电路参数设计首先，考虑两个三极管发射极面积之比N的选取。
由上述公式可知：N值越大，则R2/R3的比例就越小，从而可以减小电阻的版图面积。
但是N值越大，也会导致三极管的静态电流增大。
折中选取N=8，这样版图可以采用中心对称布局，有利于减少匹配误差。
假设选取的工艺下的三极管的电流大于1uA时，V BE的输出曲线较为平滑。
从节省功耗的角度，假定流过三极管集电极的电流为1uA。
由上述公式可知，当N=8、IR3=1uA、T=300K时，计算得：考虑到R1和R2的数值数倍于R3，则电阻值太大，消耗版图面积太大。
因此，作为折中，选取R3为10K，电流值为5uA左右。
确定了以上参数后，考虑一阶补偿时R2的取值。
对上述公式在T0处求导可得：令上式为零，即进行一阶补偿，可得：化简得：代入参数，V G0=1.205V，查图可知V EB1在5uA的偏执电流下约为716mV，300K温度下V T0=26mV，r=3.2，a=1（三极管的偏置电流为PTA T），N=8，计算得：为了产生600mV的输出电压，需要调整R4的值。
由上式可以推出：在T=300K条件下代入各值，求得R4=48.5K。
考虑到各个电阻阻值偏大，故将各电阻设为高阻多晶型。
然而，高阻多晶虽然有很高的方阻，但是工艺稳定性不太好，故后期的Trimming 工序是必不可少的。
最后，确定电流镜的尺寸。
采用适当偏小的宽长比，可以提高电流镜的过驱动电压，进而可以减小电流镜阈值电压失配所带来的影响。
另外，沟道长度调制效应也是一个重要影响因素，考虑到低压应用不能使用Cascode结构，可以增大器件的栅长来减小沟道长度调制效应的影响。
但是过大的沟道长度会导致版图的面积的增加，需要在性能和版图面积之间做出折中。
经过计算与迭代仿真，选取M1、M2和M3的宽长比为10um/1um。
注意电流镜的版图设计中需采用中心对称布局以减小误差。
综上，通过理论分析，确定带隙核心电路的器件参数为：运算放大器设计运放的性能对带隙的性能有着直接的影响。
带隙基准实验报告
基本带隙基准电压源设计一、实验要求1、设计出基本的带隙基准2、设计出低压带隙基准二、实验目的1、掌握PSPICE的仿真2、熟悉带隙基准电压设计的原理三、实验原理模拟电路广泛的包含电压基准和电流基准。
这种基准是直流量，它与电源和工艺参数的关系很小，但与温度的关系是确定的。
产生基准的目的是建立一个与电源和工艺无关，具有确定温度特性的直流电压或电流。
要实现基准电压源所需解决的主要问题是如何提高其温度抑制与电源抑制，即如何实现与温度有确定关系且与电源基本无关的结构。
由于在现实中半导体几乎没有与温度无关的参数，因此只有找到一些具有正温度系数和负温度系数的参数，通过合适的组合，可以得到与温度无关的量，且这些参数与电源无关。
负温度系数电压：双极性晶体管的基极-发射极电压，或者更一般的说，p-n 结二极管的正向电压，具有负的温度系数。
正温度系数电压：如果两个双极晶体管工作在不相等的电流密度下，那么它们的基极-发射极电压的差值与绝对温度成正比，且正温度系数与温度或集电极电流的特性无关。
利用上面得到的正、负温度系数的电压，通过合适的组合，我们就可以设计出一个零温度系数的基准。
由于这个基准电压与硅的带隙电压差不多，因而称为带隙基准。
1、基本带隙基准1.1基本的原理图如图1所示：图1 基本带隙基准原理图其中，MOS 管M1-M3的宽长比相同，Q1由n 个与Q2相同的晶体管并联而成。
运放起嵌位作用，使得X 点和Y 点稳定在近似相等的电压。
1.2带隙电压公式推导：对于一个双极性晶体管，我们可以写出其集电极电流公式为:BETV V C S I I e =，其中T kT V q=，S I 为饱和电流，则可以推导出：lnC EB T SI V V I =。
假设运算放大器的增益足够高，在忽略电路失调的情况下有：21122EB EB R R V V I I R -==2ln ln C C T T SSI I V V I nI R -=2ln T V n R =则带隙基准电压为：（1）（2）131132ln ref EB R EB T R V V I R V V n R =+=+其中，E B V 具有负温度系数，T V 具有正温度系数，这样，通过调节n 和12R R ，就可以使ref V 得到一个零温度系数的值。
带隙基准
带隙基准电压源实验报告一、实验名称：带隙基准电压源二、实验目的：1.熟悉掌握Orcad captureCIS的使用方法以及常见的仿真方法和参数设置。
2.利用Orcad captureCIS设计带隙基准电压源，并完成要求功能。
3.掌握带隙基准电压源的设计原理及计算方法。
三、实验步骤：（一）参数设置：1.电源电压VCC=2.7V，室温下（T=300K）时，IEQ=10uA。
2.确定电路结构后，预选两三极管的发射结面积之比为8，则有公式IEQ=VT*ln(8)/R1，计算可得R1=5.4K。
3.且由Vref=Vbe+αVT，当α=17.2时，使得Vref对温度T的偏导数为0，构成一个带隙基准电压源。
而α=(1+R2/R1)ln(8),由R1=5.4K计算得R2=39.3K。
5.再由各级电流确定各放大MOS管以及启动电路MOS管的宽长比。
6.进行仿真验证。
（二）步骤及结果：1、画出电路结构，按照以上计算的参数设置，电路如图所示：如上图所示，R1取值为5.4K时，进行温度扫描，所得结果，如下图所示：由图形曲线可以看出，温度偏移了我预想设置的温度，说明计算存在偏差，我通过改变R1的值来调节，使Vref在室温下是一个定值，且达到最大。
如下为参数扫描的曲线，确定R1:由图形可以看出，在不同的温度下，Vref的变化，以及其随R1的变化。
当R1=5.6K时，所有曲线相交于一点，说明当R1=5.6K时，Vref在室温时能达到最大值，更改R1的值后，所得扫描曲线Vref 随温度的变化为：由图所示，当温度在22~35度之间，Vref为一定值，所得基准电压比较稳定，结果比较满意。
2、仿真验证正温度系数电压，结果如图所示：如图，两者电压差只有20uV左右，比较稳定，所以输出电压Vref也很稳定，设计非常成功。
仿真观察电源抑制比PSRR，电路图如图所示：在电源电压上串联一个交流电压源来模拟电源的不稳定，在电源的不断变化时，观察输出基准电压Vref的电压增益，就能得到电源抑制比PSRR，通过交流仿真可以实现，结果如图所示：PSRR仿真图：如图所示，PSRR值也比较高，在70dB以上，满足设计需求，这次设计很成功。
带隙基准电路
带隙基准电路本⽂为⼤家介绍⼀个cmos⽆运放带隙基准源电路。
常规的带隙基准电路图1所⽰是两种常规的带隙基准电路，两者都是通过箝制A，B点电压相等，产⽣PTAT电流，再通过电阻R2将该电流转变为电压，与晶体管的VEB相加，得到基准电压。
两者不同点是图1（A）所⽰电路使⽤运算放⼤器，图1（B）所⽰电路使⽤电流镜，使A，B电压相等。
运放带隙基准的性能受运算放⼤器的失调电压、电源抑制⽐、增益等的严重影响。
虽然可以通过仔细设计运算放⼤器得到很好的性能，但是运算放⼤器不仅引⼊了新的噪声和功耗，⽽且还增加了设计难度。
电流镜带隙基准电路虽然没有使⽤运算放⼤器，但是因为沟道调制效应等原因，也会造成基准源精度的降低。
带隙基准电路_cmos⽆运放带隙基准源图1两种常规的带隙基准电路cmos⽆运放带隙基准源本⽂在图1（B）常规电流镜带隙基准电路的基础上，提出⼀种新型带隙基准电路，如图2所⽰。
图2 新型带隙基准电压源启动电路因为带隙电路中存在简并偏置点，当电源上电时，有可能出现所有⽀路都传输零电流的情况，使整个电路不能正常⼯作。
因此，需要启动电路让电路在上电时摆脱简并偏置点。
图2电路中的M9～M14和Q5组成启动电路。
刚接通电源时，节点⑥为低电平。
M9导通，给节点⑥充电。
当节点⑥电压升到⼀定⾼度时，整个带隙基准电路开始正常⼯作，同时导致（6）式成⽴，从⽽在电路正常⼯作时M9处于截⽌状态。
启动电路不再对电路产⽣影响，完成电路的启动。
带隙基准电路_cmos⽆运放带隙基准源基准电压产⽣电路图2中，M1，M2，M5，M6宽长⽐的⽐例为2∶1∶1∶2。
M3，M4，M7宽长⽐的⽐例为2∶1∶2。
Q1，Q3～Q5是⼀样的三极管，Q2是与Q1⼀样的16个三极管的并联。
M1～M5，Q1，Q2形成PTAT电流产⽣电路。
M5还起反馈作⽤。
M6，M7，Q3⽀路为M3，M4提供偏置电压，同时起负反馈作⽤，使节点①电压等于节点②电压。
Q1和Q3是⼀样的三极管，M7和M3的栅极相连，使V⑤＝V③。
带隙基准
电流和电源无关，和电阻有关。 当沟道长度效应很小时，电流和电源的依赖性很小。 电路有另一个稳定点： Iout = 0 必须加启动电路。 电路在上电时，启动电路驱动偏置电路摆脱“简并”偏置 点 如图：M3-M5-M2-Rs提供了一条电源 到地的通路，使M2和M3工作。 M2和M3导通后， Vgs5 < Vth M5被关断，不影响偏置电路的正常工作
∴Vout > Veff 2 +Veff1 = Veff + nVeff = (n +1)Veff
例如，取
n =1, ⇒Vout > 2Veff
显然，摆幅可以增加。
改进的电流源
注意M5的栅极偏置电压：
VG1 = VG4 = VG5 = (n +1)Veff +Vth
同时： VDS4 >Veff 4 = nVeff
QVDS4 = VG3 −Veff = (Vth +Veff ) −Veff = Vth Vth > Veff 4 = nVeff
是可以保证的
上述偏置使M2和M3处在饱和与线性区的边缘 若： Ibias ≥ Iin, 则，M5栅极电压足够使M3和M2处在饱和与区 若： Ibias = Iin, I ↑⇒Veff1 ↑⇒γ ≠ 0,Vth4 ↑⇒VDS3 < Veff ⇒ Rout ↓ 使
∂Vbe ∂VT = α1 +α2 lnn ∂T ∂T ∂T ∂V ∂VT k Q be = −1.5mV /o K = = 0.087 /o K mV ∂T ∂T q α1 =1 α2 = α ∂Vref ⇒α lnn =17.2时， =0 ∂T ∂Vref
Vref = α1Vbe +α2VT lnn = Vbe +17.2VT ≈1.25 V
带隙基准电压源(Bandgap)设计范例
图 1.1
Bandgap 模块线路图
二. 等效架构图
(a)
(b)
(c) 图 1.2 Bandgap 模块等效原理图
三. 电路功能描述
正常工作时，Bandgap 模块为系统提供稳定、高精度的 1.28v 的基准电压， 并为其它电路模块提供稳定的偏置电流。
四. 输出、输入信号线功能描述
I = I S (e qVB E / kT − 1)
（1.1） 当 VBE >> kT / q 时， I ≈ I S e q.VBE / k .T
VBE = VT . ln( I ) IS
（1.2） 其中 VT = kT 为热电压，k 是 Boltzmann 常数，q 是电荷量。 q
图 1.2(b) 是参考电压产生的实际等效架构电路， R19 、R20 、R21 、Q11 和 Q12、Q19 构成带隙电压产生器的主题部分，由 Qx10 、Qx8 、 Q19、 Qx7 、 Q10 以及 Q18 组成了放大器及补偿电路，保证了参考电压输出的稳定。 由运算放大器的性质，得：
Q12 和 Q19 的电流相等；R19、R20、R21 和二极管连接的 Q11 组成分压网络， 将 Q12、Q19 产生的 ? VBE 放大（R19＋R20＋R21）/R21 倍后与 VBE11 相加，产 生基准电压 VREF ；放大管 QX7 、Q18 和负载管 Q10 组成符合放大电路，将 IC19 和 IC12 的差值放大，反馈到分压网路中的 R21，从而调整 Q12、Q19 的工作点， 保证 IC19 等于 IC12 ；电容 C2 和 R23 用来进行频率补偿。 电流偏置 IBias2 产生电路（图 2(c)） ：由 P39、Q3、R8 组成。Q3 的基极连 接 VREF ，其射极电位即 R8 的一端电位 VEQ3＝VREF －VBEQ3，与电源电压无关， 从而流过电阻 R8 的电流与电源无关，即 IBias2 与电源无关。 1．使能原理： ENB 高电平时，使能关断有效。当 ENB 为高电平时，使能管 N15、N18、 N17 工作，则 N19 的漏极电压、P8 的漏极电压、VREF 被拉到低电平，电路关 断。 BIAS_EN 低电平时，使能关断有效。当 BIAS2_EN 低电平时，使能管 P13 工作，P7、P1 的栅极即 Bias 为高电平，电流偏置为 0，同时，基准电压 VREF 为零电平。 BIAS2_EN 低电平时，使能关断有效。当 BIAS_EN 低电平时，使能管 P34 工作，Bias2 为高电平，电流偏置 IBias2 为 0。 2．启动原理 P14、R15、N19、N16 组成启动电路。启动过程：ENB 为低电平，当未启 动时，P7、P8 两支路的电流为 0，此时 P8 的漏极电压为 0 电位，N19 不通，N19 的漏极为高电位，此时 N16 管导通，形成从电源到地的通路 R12、P7、N16，使 P7 有电流流过，从而打破 0 电流的状态；之后 P8 漏极电位上升， N19 导通， N16 截止，启动过程结束。
带隙基准电压源(Bandgap)设计范例
REFERENCE
Book: [1] Paul R. Gray, Paul J. Hurst, Stephen H. Lewis et. Analysis and Design of Analog Integrated Circuits(4th Edition). John Wiley & Sons, Inc., 2001. 314-326. [2] Behzad Razavi. Design of Analog CMOS Integrated Circuit. The McGraw-Hill Companies，Inc. ，2001. P384～P390 [3] 比查德.拉扎维（著） ，陈贵灿，程军等(译). 模拟 CMOS 集成电路设计. 西 安交通大学出版社，2003，312-320
I1 I2 I 1 AE19 VR21 = ∆VBE = VBE19 − VBE12 = VT ln I − VT ln I = VT ln I A S12 S19 2 E12
（1.3） 式中， AE19、 AE12 是 Q19 、 Q12 管的发射区面积， 它们的比值为 N： 1。由于 VA=VB， I1=I2，代入（3）式得
VR 21 = VT ln ( N )
（1.4）
故 VREF 为 VREF = VBE11 + VR 21 + VR20 + VR19 = VBE11 + （ （1.5） 从上式中可得到基准电压只与 PN 结的正向压降、 电阻的比值以及 Q12 和 Q19 的发射区面积比有关，因此在实际的工艺制作中将会有很高的精度。当基准建立 之后，基准电压与输入电压无关。第一项 VEB 具有负的温度系数，在室温时大约 为-2mV/℃，第二项 VT 具有正的温度系数，在室温时大约为+0.087mV/℃，通过 设定合适的工作点，便 可以使两项之和在某一温度下达到零温度系数，从而得到 具有较好温度特性的电压基准。 图 2（a）中 IBIAS 是基准提供给其它模块的电流，它与微电流源产生的电流 Iref 成比例关系，I0 为提供给参考电压产生模块的电流源，它同微电流源同样成 一定的比例关系，而对于微电流源我们有： VBE 25 = VBE26 + Iref * Rnew1
带隙基准的原理和应用
带隙基准的原理和应用1. 带隙基准的概念带隙基准是指能源禁带（带隙）的能量差作为基准来描述其他能级的能量。
在固体物理学和半导体器件工程中，带隙基准是一个重要的概念。
在材料科学和电子学领域，带隙基准的理解和应用对于开发新材料和设计新型器件具有重要意义。
2. 带隙基准的原理带隙是固体材料中电子能级的能带结构中出现的能量差。
在绝缘体和半导体中，带隙是由原子之间的相互作用和晶格结构所决定的。
带隙基准的原理可以通过能带理论来解释，即根据固体结构和电子行为来描述材料的能量级。
根据能带理论，材料中的电子分为价带和导带。
在绝缘体中，带隙较大，导带与价带之间没有电子，因此电子无法在绝缘体中自由移动。
而在导电材料中，带隙较小，导带和价带之间有部分电子，因此电子可以在导电材料中自由移动。
带隙基准的原理是通过确定材料中带隙的大小来描述其他能级的能量。
带隙越大，材料的导电性越差，绝缘性越好。
带隙越小，材料的导电性越好，半导体性质越明显。
3. 带隙基准的应用带隙基准在材料科学和半导体器件工程中具有广泛的应用。
以下列举几个应用案例：•化学材料设计：通过带隙基准可以预测一种化学材料的导电性和光学性质，进而引导新材料的设计和合成。
例如，在太阳能电池的设计中，通过调整材料的带隙大小可以提高光电转换效率。
•半导体器件制造：在半导体器件的设计和制造过程中，带隙基准起到了关键的作用。
带隙基准可以帮助工程师确定材料的导电性和电子特性，从而指导半导体器件的设计和性能优化。
例如，在集成电路中，带隙基准可以帮助确定材料的选择和布局。
•能源存储与转换：带隙基准在能源存储和转换领域也有重要的应用。
通过带隙基准，可以预测材料在光伏、光催化和电池等能源转换过程中的效率和稳定性。
例如，在锂离子电池的设计中，带隙基准可以帮助选择合适的正负极材料，以提高电池的容量和循环寿命。
•电子行为研究：带隙基准也可以用于研究材料中的电子行为。
通过带隙基准，可以了解材料中的电子结构和激发态，进而研究材料的输运性质和光学性质。
低压CM0S带隙基准电压源设计解析
低压CM0S带隙基准电压源设计
电路的器件参数如表1所示，P2，P3，P4管的尺寸较大，是为了降低电路中的1／f噪声。
电流镜的负载管P5，P6和差分对管N1，N2的宽长比较大，以抑制电路的热噪声。
由于电路中的电阻值较大，故在工艺中用阱电阻实现。
电容C0有助于电路的稳定，同时还可以减小于运放的宽度，有助于降低噪声的影响。
2 仿真与结果分析在Cadence设计平台下的Spectre仿真器中基于CSMC 0．5 μm CMOS工艺模型对电路进行了仿真。
得到电路的温度特性曲线、直流电源抑制特性曲线、交流PSRR特性曲线、启动时间曲线如图4所示。
各项仿真结果参数如表2所示。
3 结语在应用典型CMOS电压基准源的基础上，综合一级温度补偿、电流补偿技术，设计了带隙电压基准源电路。
该带隙基准源电路的电源工作范围为1．* V，工作温度为-10～+130℃，基准输出电压VREF为(650．5±0．5)mV，温度系数可低至2．0 ppm／℃，电源抑制比为-70 dB。
仿真结果证明了设计的正确性。
本篇文章共2页，此页为末页首页。
7 带运放的带隙基准设计
图 1.3 直流扫描曲线 1 第 3 页，共 9 页
ห้องสมุดไป่ตู้
带运放的带隙基准设计
图 1.4 直流扫描曲线 2
3、瞬态分析 给电源电压加一正弦信号，频率为 1k，峰峰值为 20mV，观察基准输出电压，基准电 压的输出波形如图 1.5 所示： 从两个波形的峰峰值仍然可以算电压灵敏度。 图 1.5 中电压源 的瞬态波形也打印出来了。从图可以看出，当电压源的峰峰值为 20mV 时，基准电压输出 的峰峰值仅为 1.56191967uV，这个值非常小，所以此电路的电源抑制比非常好。 4、工艺角分析 这里仅给出三种组合即 ttt, sss, fff 组合的情况， 其实一共有四十五中组合， 自己可以试着做 做看。波形如图 1.6 所示：
从图中可以看出， 当温度从负 40 度变化到 125 度时， 基准电压的最大值和最小值之差 仅为 1.5mV。 2、直流分析 ①扫描电源电压，vdd 从 0 变化到 5V，这样可以大致观察出 vdd 在多大范围内，电路 就可以正常工作， 波形如图 1.3 所示： 从图 1.3 可以看出当电源电压从 1.5V 变化到 3.4V 时， 基准电压几乎是一条平坦的曲线，也就是说在这个范围内，基准电路基本上都可以正常工 作。在此设计中我们用的是 simc18 库中的 1.8V 的模型。可以看出此电路的工作范围很宽， 即电源抑制比很大。在波形窗口中选择菜单栏的 Marker->Place->Trace Marker，然后再点 击你想看的波形中的某点，这样就可以标出他的横坐标和纵坐标，如图 1.3 所示。 ②使电源电压从 1.6V 变化到 2.1V，再做一次直流扫描，而这次扫描的目的是为了看 在正常的工作范围内，基准电压随电源电源的变化，并可以计算出电压灵敏度(或者叫电源 抑制比)。波形如图 1.4 所示：在波形窗口中选择菜单栏的 Trace->Delta Cursor，可以精确 观察曲线中两点的横坐标，纵坐标及其横坐标之差，纵坐标之差。
带隙基准电路设计与仿真设计报告(西安邮电大学)
一、研究现状总结分析1.题目：带隙基准电压源设计2.小组成员：3.所选课题电路系统的研究现状总结和分析基准源是模拟和混合信号集成电路的重要组成部分，它广泛的用于电源管理芯片、温度传感器、数据转换器(包括模数转换器ADC和数模转换器DAC)、电压稳压器和存储器中。
作为整个电路或者系统的“基准”，其性能直接影响整个电路或者系统的性能。
基准源应该具有良好的抗干扰能力，如:在整个工作温度内，受温度变化影响很小;在一定的电源电压变化范围内的变化很小;受工艺影响较小等。
事实上，由于大多数工艺参数都是随着温度变化的，所以如果-一个基准是与温度无关的，那么通常它也是与工艺无关的。
所以，一般而言基准源最重要的两个参数指标即温度特性和电源抑制特性。
随着集成电路规模的不断扩大，电路的结构和功能也日趋复杂，片上系统(SoC)必将成为大势所趋，而将如此多的电路模块集成到一起，对基准源的抗干扰能力提出了更加苛刻的要求。
与此同时，集成电路的特征尺寸伴随着工艺的进步越来越小，相应的电源电压也越来越低，然而，阈值电压的降低却滞后于电源电压的降低，因此对基准源的设计提出了更大的挑战。
不仅如此，越来越多的高精度数据转换器的广泛使用，无疑也大大提高了基准源的设计难度。
综上所述，随着电路规模、精度的提高和尺寸的减小，对基准源的设计提出了越来越大的挑战。
因此，研究在深亚微米条件下的高性能基准源电路具有十分重要的意义。
1.低温度系数的带隙基准源低温度系数的基准源在高精度系统中具有广泛应用，如:高精度的模数转换器、数模转换器和线性稳压器等。
一般只采用一阶温度补偿策略的基准源能达到20-50ppm/C""l,要进一步降低温度系数,就必须采用高阶温度补偿策略。
可通过分段线性补偿的方法，它将基准源的工作温度分为若干个子区间，对每个区间分别进行补偿，从而在整个工作温度内获得较低的温度系数。
曲率补偿的方法是通过在基准源输出电压上叠加一个温度的指数函数，从而实现高阶补偿的目的。
低电压带隙基准电压源设计
低电压带隙基准电压源设计基准电压是数模混合电路设计中一个不可缺少的参数，而带隙基准电压源又是产生这个电压的最广泛的解决方案。
在大量手持设备应用的今天，低功耗的设计已成为现今电路设计的一大趋势。
随着CMOS 工艺尺寸的下降，数字电路的功耗和面积会显著下降，但电源电压的下降对模拟电路的设计提出新的挑战。
传统的带隙基准电压源结构不再适应电源电压的要求，所以，新的低电压设计方案应运而生。
本文采用一种低电压带隙基准结构。
在TSMC0．13μmCMOS工艺条件下完成，包括核心电路、运算放大器、偏置及启动电路的设计，并用Cadence Spectre对电路进行了仿真验证。
1 传统带隙基准电压源的工作原理传统带隙基准电压源的工作原理是利用两个温度系数相抵消来产生一个零温度系数的直流电压。
图1所示是传统的带隙基准电压源的核心部分的结构。
其中双极型晶体管Q2的面积是Q1的n倍。
假设运算放大器的增益足够高，在忽略电路失调的情况下，其输入端的电平近似相等，则有：VBE1=VBE2+IR1 (1)其中，VBE具有负温度系数，VT具有正温度系数，这样，通过调节n和R2/R1，就可以使Vref得到一个零温度系数的值。
一般在室温下，有：但在0．13μm的CMOS工艺下，低电压MOS管的供电电压在1．2 V左右，因此，传统的带隙基准电压源结构已不再适用。
2 低电源带隙基准电压源的工作原理低电源电压下的带隙基准电压源的核心思想与传统结构的带隙基准相同，也是借助工艺参数随温度变化的特性来产生正负两种温度系数的电压，从而达到零温度系数的目的。
图2所示是低电压下带隙基准电压源的核心部分电路，包括基准电压产生部分和启动电路部分。
2．1 带隙基准源电路由于放大器的输入端电平近似相等，故由电流镜像原理可得到如下等式：这样，适当选择R2/R1、R2/R3以及n的值，即可得到低电源电压下的基准电平。
基于版图的设计考虑，可选择n为8，这样可以更好地实现三极管的匹配，减小误差。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
带隙基准电路的设计
基准电压源是集成电路中一个重要的单元模块。
目前,基准电压源被广泛应用在高精度比较器、A/ D 和D/ A 转换器、动态随机存取存储器等集成电路中。
它产生的基准电压精度、温度稳定性和抗噪声干扰能力直接影响到芯片,甚至整个控制系统的性能。
因此,设计一个高性能的基准电压源具有十分重要的意义。
自1971 年Robert Widla 提出带隙基准电压源技术以后,由于带隙基准电压源电路具有相对其他类型基准电压源的低温度系数、低电源电压,以及可以与标准CMOS 工艺兼容的特点,所以在模拟集成电路中很快得到广泛研究和应用。
带隙基准是一种几乎不依赖于温度和电源的基准技术,本设计主要在传统电路的基础上设计一种零温度系数基准电路。
一 设计指标：
1、温度系数：ref F V T C V T
∆=
∆ 2、电压系数：ref F
d d
V V C V V ∆=
∆
二 带隙基准电路结构：
三 性能指标分析
如果将两个具有相反温度系数（TCs ）的量以适合的权重相加，那么结果就会显示出零温度系数。
在零温度系数下，会产生一个对温度变化保持恒定的量V REF 。
V REF = a 1V BE + a 2V T ㏑(n)
其中, V REF 为基准电压, V BE 为双极型三极管的基极-发射极正偏电压, V T 为热电压。
对于a 1和a 2的选择，因为室温下/ 1.5m /B E
T V V K
∂∂≈-,然而/0.087m /T
V T V K
∂∂≈+,
所以我们可以选择令a 1=1,选择a 2lnn 使得2(ln )(0.087/) 1.5/n m V
K m V K
α=,也就是
2ln 17.2n α≈，表明零温度系数的基准为：
17.2 1.25R E F B E T V V V V
≈+≈
对于带隙基准电路的分析，主要是在Cadence 环境下进行瞬态分析、dc 扫描分析。
1、瞬态分析
电源电压Vdd=5v 时，Vref ≈1.2378V ，下图为瞬态分析图。
2.电压系数的计算：
下图为基准电压Vref 随电源电压Vdd 变化dc 分析扫描。
扫描电压范围为：3到6v ，基准电压Vref 为1.238v ，保持基本不变。
由图可得啊A 、B 两点的电压差△V=1.2410-1.2350=0.006V ；
Vref 值取A 、B 两点的电压平均值，Vref=（1.2410+1.2350）/2=1.238v ； 又△Vdd=6-3=3v 则：ref 0.0061.2383
F
V V C V V d d
∆=
=
∆⨯ ≈1615ppm/v
3、 温度系数的计算：
下图为基准电压Vref 温度temperature 变化的dc 分析扫描。
温度变化范围：-20到130℃变化时，基准电压Vref 的在1.2377到1.2386之间变化，变化幅度为0.9mv ，基本保持不变。
其中△T=150℃， 则ref 0.0061.238150
F
V T C V T
∆=
=
∆⨯ ≈32.3ppm/℃.
四 Candence 仿真全过程
1、Candence 的启用：
（1）进如Candence 用户界面后，点击鼠标左键，选择Tools －>Terminal ； （2）在鼠标闪亮出输入命令icfb&,点击enter 键，Candence 已启动,弹出下面对话框；
（3）在上面话框中，选择Fil e －>New －>library ，在Name 中输入你所要建库的名字，如在本例中输入“lwl ”，点击ok
（4）选择Fil e －>New －>Cellview ，library 选择lwl ；cell name 输入单元的名字，如:ref ；view name 为schematic ；Tool 选择composer-schematic ；点击
ok，关闭对话框，此时启动virtuoso。
2 在Virtuoso下画电路图
（1）Virtuoso选择红色标注的选项，弹出Add Instance对话框，library中选择analogLib库，cell中选择你所需要的nmos、pmos或电阻等元件。
如选择nmos4，点击view中的symbol，直接把鼠标拖回Virtuoso中，点击一下鼠标左键，nmos 关选中。
相同的方法选择其他管子，连接电路图。
点击check and save，进行电路检查。
3、瞬态分析
（1）在Virtuoso中选择Tool s－>Analog Environment,弹出以下对话框
（2）选择setu p－>model librarys,弹出以下对话框
（3）点击browse，双击../(Go up one directory)，双击Model/，双击0.6mixddct10v04、单击0.6mixddct10v04,点击ok，在上面对话框中，section（opt.）下写入tt，点击Add －> ok。
（4）点击setup，stimulation，弹出下面对话框，选择Global Sources，DC V oltage=5v,点击enabl e－>change－>ok。
（5）在Cadence对话框中，Analyse s－>choose..－>选中tran，stop time中写入20u，点击ok。
（6）在Cadence对话框中，Output－>To be plotted－>select on schematic. 选中输出端口Vref。
（7）在cadence对话框中，选择simulatio n－>netlist and run.
进行瞬态分析，以下为瞬态分析电路图。
4 DC分析：Vref随电源电压Vdd变化。
（1）在cadence中，setu p－>stimulation－>global sources,dc voltage中输入Vdd，点击enable－>change－>ok。
（2）在cadence中，点击variable s－>Edit..弹出下面对话框，输入name=Vdd, Value=0,点击Add－>ok。
(3) 在cadence中，选择Analyse s－>choose,在弹出对话框中选择dc－>Design Variables, name中填入Vdd，start=3，stop=6， sweep type选择linear－>step size－>0.5－>点击ok。
（4）在cadence对话框中，选择simulatio n－>netlist and run.
（5）在cadence对话框中，选择simulatio n－>netlist and run.
5 DC分析：Vref随温度temperature变化
（1）在cadence对话框中，setu p－>stimulation－>global sources,dc voltage 中输入5，点击enable－>change－>ok.
（2）在cadence中，点击variable s－>Edit..弹出下面对话框，输入name=temperature,Value=0,点击Add－>ok.
（3）在cadence中，选择Analyses－>choose,在弹出对话框中选择dc－>Temperatur e －>start-stop，start=-20，stop=130，sweep type选择linear－>step size－>10－>点击ok。
（4）在cadence对话框中，选择simulation－>netlist and run.
管子参数
The directory: /Home/asic01/org_design/lwl/ref2。