第6章 存储器
第6章-STC11F单片机存储器的应用
![第6章-STC11F单片机存储器的应用](https://img.taocdn.com/s3/m/ef387a1852ea551810a68739.png)
5.2 STC11F单片机的基本RAM
1. 低128字节(00~7FH)直接寻址和寄存器间址@R0,@R1均可; 00~1FH 是寄存器组区,可以寄存器寻址; C51中直接寻址则数据类型“data”, 寄存器间址则数据类型“idata”。
2. 高128字节(80~FFH)只能用寄存器间址@R0,@R1; 在C51中数据类型只能定义为“idata”。 3. 特殊功能寄存器SFR (80~FFH)只能用直接寻址;
1. 数据Flash的地址空间
STC11F具有32kB EEPROM ; 0000H~7FFFH; 512字节为一个扇区, 若32kB,则共64扇区。
=01,字节读 =10,字节写 =11,扇区擦除
2. 与ISP/IAP功能有关的SFR寄存器
地址
IAP_DATA IAP_ADDRH IAP_ADDRL IAP_CMD IAP_TRIG
3. ISP/IAP编程与应用
步骤: 送地址→设等待时间→允许ISP/IAP →送模式命令→送触发字5AH、A5H→执行命令操作
(1)声明ISP/IAP有关寄存器(见课本) 地址:0C2H~0C7H (2)定义ISP/IAP命令及等待时间 ISP_IAP_BYTE_READ EQU ISP_IAP_SECTOR_ERASE WAIT_TIME EQU 02 (3)字节读 Bytes_Read 1 ;字节读命令代码 ; 字节编程命令代码 ;扇区擦除命令代码 ;设定等待时间(对应12~20MHz) ISP_IAP_BYTE_PROGRAM EQU 2 EQU 3
5.3 STC11F单片机的扩展XRAM
▲ 外部扩展XRAM电路
P2口 地址 锁存器 8051 P0口 ALE (P3.7)RD (P3.6)WR
微机原理-第6章(2)
![微机原理-第6章(2)](https://img.taocdn.com/s3/m/0cb6f3ea81c758f5f61f6761.png)
四.扩展存储器设计
Note:8086 CPU同8088 CPU一样,也有20条地址总线,其寻 8086 CPU同 CPU一样 也有20条地址总线, 一样, 20条地址总线 址能力达1MB。不同之处是8086 数据总线是16位的, 16位的 址能力达1MB。不同之处是8086 CPU 数据总线是16位的, 与8086 CPU对应的1MB存储空间可分为两个512kB(524 288 CPU对应的1MB存储空间可分为两个512kB(524 对应的 存储空间可分为两个512 B)的存储体。其中一个存储体由奇地址的存储单元(高字节) B)的存储体。其中一个存储体由奇地址的存储单元(高字节) 的存储体 奇地址的存储单元 组成,另一个存储体由偶地址的存储单元(低字节)组成。 组成,另一个存储体由偶地址的存储单元(低字节)组成。 偶地址的存储单元 前者称为奇地址的存储体,后者称为偶地址的存储体。 前者称为奇地址的存储体,后者称为偶地址的存储体。
≈
0
≈ ≈
0 0
0
0
0
0
0
0
0 1…1
作片外寻址的高位不变地址线全部 参加了译码,这种译码方法称为全 参加了译码,这种译码方法称为全 地址译码方法 方法。 地址译码方法。
片外寻址
四.扩展存储器设计
A19 A18 A17 A16 A15 A14 A13 A12 A11 A10 A9~A0 X 0 0 0 0 0 0 0 0 0 0…0
4KB 00000H 00FFFH
≈
●
模块1 模块
第6章半导体存储器
![第6章半导体存储器](https://img.taocdn.com/s3/m/37ce7c2fb4daa58da0114ae8.png)
(a)
图6-8
(b)
3.快闪存储器(Flash Memory)
而且浮置栅一源区间的电容要比浮置栅一控制栅间的电容小得多 。 当控制栅和源极间加上电压时,大部分电压都将降在浮置栅与源极 之间的电容上。 快闪存储器的存储单元就是用这样一只单管组成的,如图6-8(b)所 示。
(a)
图6-8
(b)
半导体存储器的技术指标
存取容量:表示存储器存放二进制信息的多少。二值 信息以字的形式出现。一个字包含若干位。一个字的 位数称做字长。
例如,16位构成一个字,那么该字的字长为16位。一个存储 单元只能存放一个一位二值代码,即只能存一个0或者一个1。 这样,要存储字长为16的一个字,就需要16个存储单元。若 存储器能够存储1024个字,就得有1024×16个存储单元。 通常,用存储器的存储单元个数表示存储器的存储容量,即 存储容量表示存储器存放二进制信息的多少。存储容量应表 示为字数乘以位数。 例如,某存储器能存储1024个字 ,每个字4位,那它的存储容 量就为1024×4=4096,即该存储器有4096个存储单元。 存储器写入(存)或者读出(取)时,每次只能写入或读出 一个字。若字长为8位,每次必须选中8个存储单元。 选中哪些存储单元,由地址译码器的输出来决定。即由地址 码来决定。地址码的位数n与字数之间存在2n=字数的关系。 如果某存储器有十个地址输入端,那它就能存210=1024个字。
[例6-1]
[例6-1]
根据表6-2可以写出Y的表达式: Y7=∑(12,13,14,15) Y6=∑(8,9,10,11,14,15) Y5=∑(6,7,10,11,13,15) Y4=∑(4,5,7,9,11,12) Y3=∑(3,5,11,13) Y2=∑(2,6,10,14) Y1=0 Y0=∑(1,3,5,7,9,11,13,15 ) 根据上述表达式可画出ROM存储点阵如图6-9所示。
《微机原理与接口技术》教学课件 第6章
![《微机原理与接口技术》教学课件 第6章](https://img.taocdn.com/s3/m/60480baabe1e650e53ea9931.png)
6.2 随机存取存储器
2 动态RAM 2164的工作过程
① 将要读出单元的行地 址送到地址线A0~A7上, RAS 信号有效时,在下 降沿将地址锁存在行地 址锁存器中。
② 将要读出单元的列地 址 送 到 地 址 线 A0 ~ A7 上 , CAS 信号有效时,在下降 沿将地址锁存在列地址 锁存器中。
目录 CONTENTS
存储器入门 随机存取存储器
只读存储器 高速缓冲存储器
外部存储器
3
引子
计算机之所以能自动、连续地工作,是因为采用了存储程序的原理。计算机中的所有程序和数 据都存放在存储器中,存储器是计算机必不可少的组成部件之一。存储器的性能对整个计算机 系统的性能起着至关重要的作用。本章主要介绍存储器的分类、结构和主要性能指标,并通过 典型的存储器芯片来介绍存储器的工作原理及与CPU的连接方法。
6.1 存储器入门
连续两次读写操作之间所需的最短时间间隔称为存储周期。存储器每秒钟可读写的 数据量称为存储器带宽或数据传输速率,单位为bps(或bit/s)。存取周期和存储器带宽 也常作为存储器的性能指标。
提示
6.2 随机存取存储器
随机存取存储器(Random Access Memory,RAM)也称随机读/写存储器或随机存储器,它既可以直接 从任何一个指定的存储单元中读出数据,也可以将数据写入任何一个指定的存储单元中。
6.1.2 存储器的性能指标
存储器容量:存储器中所包含存储单元的总数,单位是字节(B)。存储 器容量越大,存储的信息越多,计算机的性能也就越强。
01
02
存取时间:存储器完成一次读写操作所需的时间,单位为ns(纳秒,
1 ns=10-9 sБайду номын сангаас。
第6章 存储器层次结构
![第6章 存储器层次结构](https://img.taocdn.com/s3/m/c190d423f111f18583d05a3b.png)
n局部性原理★n存储器层次结构☆n高速缓存存储器☆n到目前为止的计算机模型中,我们假设计算机的存储器系统是一个线性的字节数组,而CPU能够在一个常数时间内访问每个存储器位置。
但它没有反映现代系统实际的工作方式。
n实际上,存储器系统是一个具有不同容量、成本和访问时间的存储设备的层次结构。
n如果你的程序需要的数据是存储在CPU寄存器中,那在指令的执行期间,在零个周期内就能访问到它们;如果存储在高速缓存中,需要1~30个周期;如存储在主存中,需要50~200个周期;如存储在磁盘上,需要大约几千万个周期n作为一个程序员,需要理解存储器层次结构,它对应用程序的性能有着巨大的影响,这是因为计算机程序的一个称为局部性的基本属性引起的。
•不同矩阵乘法核心程序执行相同数量的算术操作,但有不同程度局部性,它们运行时间可以相差20倍•本章将介绍基本的存储技术、局部性、高速缓冲存储器等内容。
n局部性原理★n存储器层次结构☆n高速缓存存储器☆•RAM(随机访问存储器,Random-Access Memory )–静态RAM (SRAM)•每个cell使用6个晶体管电路存储一个位•只要有电,就会无限期地保存它的值•相对来说,对电子噪声等干扰不敏感•比DRAM更快、更贵–动态RAM (DRAM)•每个cell使用1个电容和1个访问晶体管电路存储一个位•每隔10-100 ms必须刷新值•对干扰敏感•比SRAM慢,便宜ü拍、太、吉、兆、千、毫、微、纳(毫微)、皮(微微)、飞(毫微微)•传统DRAM芯片–所有cell被组织为d个supercell,每个supercell包含了w个cell,一个d×w的DRAM总共存储了dw位信息。
supercell被组织成r行c 列的矩阵,即rc=d。
•步骤1(a): Row access strobe (RAS)选择row 2•步骤1(b): 从DRAM阵列中拷贝Row 2到行缓冲区•步骤2(a): Column access strobe (CAS)选择column 1。
修改 第6章_微机的存储器
![修改 第6章_微机的存储器](https://img.taocdn.com/s3/m/cfb9aa60561252d380eb6e5f.png)
数据读出 : 首先将行地址加在A0-A6上,然后使 RAS 行地址信号有效,该信 号的下降沿,将行地址锁存在芯片内部。接着将列地址加到芯片 的A0-A6上,再使 CAS 地址锁存信号有效,其下降沿将列地址锁 存在列地址锁存器。然后保持 WE =1,则在 CAS有效期间 (低电平),数据由Dout端输出保持。 数据写入: 数据写入过程与读出类似,区别是送完列地址后,将 WE 端置为 低电平,然后要写入的数据从Din端输入。 刷新:就是将动态存储器中存入的数据信息读出并重新写入的过程。 刷新方法:将列地址信号无效,只送上行地址并使行地址锁存信号 有效,然后,芯片内部的刷新电路会对所选中行上各单元中的信息
8
只读存储器(五)
① 紫外线擦除可编程ROM (EPROM): 利用专用紫外线灯对准芯片上的石英窗口照射10-20分钟,即 可擦除原写入的信息,以恢复出厂的状态,经过照射后的 EPROM,就可再写入信息。可重复擦除上万次。
写好信息的EPROM为防止光线照射,常用遮光纸贴于窗口上。 这种方法只能把存储的信息全部擦除后再重新写入,它不能 只擦除个别单元或某几位的信息,而且擦除的时间也较长。 另外,要借助EPROM擦除器和专用编程器进行擦除和写入程 序,很不方便。 用于产品开发。 9
=0时,输出缓 冲器打开, OE OE 为输出允许信号, 被寻址单元的内容才能被读出。 VPP为编程电源,当芯片编程时,该端加上编程电压 (+25V或十12V);正常使用时,该端加+5V电源。 PGM:编程脉冲输入端。编程时,加上编程编程脉 冲,读操作时PGM=1。
28
只读存储器 (3)
Intel2764A有七种工作方式
18
静态随机存储器(SRAM)(3)
6264芯片 6264芯片是一个8K×8的CMOS SRAM芯片,共有28条引出线,包 括13根地址线、8根数据线以及4 根控制信号线 。
第6章 计算机存储程序和数据的方式
![第6章 计算机存储程序和数据的方式](https://img.taocdn.com/s3/m/f33dd066a8114431b90dd8ab.png)
主存的主要性能指标
° 性能指标:
• 按字节连续编址,每个存储单元为1个字节(8个二进位)
• 存储容量:所包含的存储单元的总数(单位:MB或GB)
• 存取时间TA:从CPU送出内存单元的地址码开始,到主存读出 数据并送到CPU(或者是把CPU数据写入主存)所需要的时间 (单位:ns,1 ns = 10-9 s),分读取时间和写入时间
一般SRAM为字片式芯片,只在字线上译码,同时读出字线上所有位!
… …
位片式存储体阵列组织
0,00
……
00,,33
0 A1
X
地
X0
4×4
址 0译
矩
阵 3,0
…
3,3
A0
码 X3
器
Y0 Y 地址译码器 Y3
A3 0
A2 0
位片式在字方向和位方向扩充,需要有片选信号
DRAM芯片都是位片式
基本特征
将部分译 码功能移 到存储矩 阵内部
按工作状态与存储原理的不同分为
静态RAM 动态RAM
计算机系统平台
24
5.2.2 随机存取存储器RAM
1.静态RAM
1)SRAM基本单元电路 由六个MOS管组成的触发器构成
计算机系统平台
25
行地址选择线X
D数 据 位 线
T1,T3:MOS反相器
T5
T2,T4:MOS反相器
Vcc
T3 T4
从用户的角度来看,决定存储器的三个基本 参数
—— 容量、速度和价格
三个参数之间的关系:
存储器速度越快,每位价格就越高
存储器容量越大,速度就越慢,价格就越低 组成存储系统的关键:把速度、容量和价格不同的 多个物理存储器组织成一个存储系统,这个存储系统 要求速度最快、存储容量最大、单位容量的价格最便 宜。
第6章存储系统习题解答091215
![第6章存储系统习题解答091215](https://img.taocdn.com/s3/m/95ef7610cc7931b765ce1592.png)
思考题与习题解答:1. 解释下列概念:主存、辅存、Cache、RAM、SRAM、DRAM、ROM、PROM、EPROM、EEPROM、CDROM、Flash Memory、存取周期、存储器带宽、存储层次、直接映象、全相联映象、组相联映象、LRU、失效率、磁盘阵列、虚拟存储器2. 说明存储器的存取时间与存取周期之间的联系与区别。
解:存取时间是指存储器从接收到CPU发来的读写命令和单元地址开始,到读出或写入数据所需的时间。
存取周期是指连续两次读写存储器所需的最小时间间隔。
两者都是反映存储器存取速度的指标,显然存取周期大于存取时间。
在存储器进行读写操作时,由于存储元件本身的性能,做完一次存或取后,不能马上进行另外的存或取,需要一段稳定和恢复时间。
存取周期就是存取时间加上存储单元的恢复稳定时间。
3. 什么是存储器的带宽?如果存储器总线宽度为32位,存取周期为250ns,该存储器带宽为多少?解:存储器带宽是指每秒钟可以从存储器读出或向存储器写入的二进制位的数目,表明了一个存储器单位时间处理信息的能力。
若总线宽度为32位,存储周期为250ns,则:存储器带宽=32Bit/250ns=128Mbit/s4. 指出下列存储器哪些是易失性的?哪些是非易失性的?哪些是读出破坏性?哪些不是?DRAM,SRAM,ROM,Cache,磁盘,光盘解:易失性:DRAM、SRAM和Cache;非易失性:ROM、磁盘和光盘读出破坏性:DRAM,其余都不是读出破坏性。
5. ROM和RAM两者的差别是什么?解:RAM是随机存取存储器,ROM是只读存储器。
RAM是易失性的,一旦断电,则保存的信息全部消失,ROM为非易失性的,其信息可以长期保存,常用于存放一些固定的数据和程序,如计算机的自检程序、BIOS、BASIC解释程序等。
6. 简述“Cache-主存”和“主存-辅存”层次的区别。
解:“Cache-主存”“主存-辅存”目的为了弥补主存速度的不足为了弥补主存容量的不足存储管理实现全部由专用硬件实现主要由软件实现访问速度的比值几比一几百比一(第一级比第二级)大小典型的块(页)几十个字节几百到几千个字节CPU对第二级的可直接访问均通过第一级访问方式失效时CPU是否切换不切换切换到其它进程7. 单级存储器的主要矛盾是什么?通常采取什么方法来解决?解:(1) 速度越快,每位价格就越高; (2) 容量越大,每位价格就越低; (3) 容量越大,速度越慢。
微型计算机原理 第六章 存储器
![微型计算机原理 第六章 存储器](https://img.taocdn.com/s3/m/765c8f0503d8ce2f006623d8.png)
3、存储器带宽 单位时间里存储器所存取的信息量,位/秒
4、功耗
半导体存储器的功耗包括“维持功耗”和“操作功耗”。 与计算机的电源容量和机箱内的散热有直接的联系 保证速度的情况下,减小功耗
5、可靠性 可靠性一般是指存储器(焊接、插件板的接触、存储器模块的复杂性)抗外界电磁场、温度等因变化干扰的能力。在出厂时经过全
28系列的E2PROM
① +5V供电,维持电流60mA,最大工作电流160mA ② 读出时间250ns ③ 28引脚 DIP封装 ④ 页写入与查询的做法: 当用户启动写入后,应以(3至20)微秒/B的速度,连续向有关地 址写入16个字节的数据,其中,页内字节由A3至A0确定,页地址 由A12至A4确定,整个芯片有512个页,页加载 如果芯片在规定的20微秒的窗口时间内,用户不再进行写入,则芯 片将会自动把页缓冲器内的数据转存到指定的存储单元,这个过程 称为页存储,在页存储期间芯片将不再接收外部数据。CPU可以通 过读出最后一个字节来查询写入是否完成,若读出数据的最高位与 写入前相反,说明写入还没完成,否则,写入已经完成。
3)R/W(Read/Write)读/写控制引线端。
4)WE写开放引线端,低电平有效时,数据总线上的数据被写入 被寻址的单元。 4、三态双向缓冲器 使组成半导体RAM的各个存储芯片很方便地与系统数据总线相
连接。
6.2.2 静态RAM
1、静态基本存储单元电路
基本单元电路多为静态存储器半导体双稳态触发器结构, NMOS\COMS\TTL\ECL等制造工艺而成。 NMOS工艺制作的静态RAM具有集成度高、功耗价格便宜等优点,
6.2.4
RAM存储容量的扩展方法
1、位扩展方式:16Kx1扩充为16Kx8
第五、六章存储器管理练习题
![第五、六章存储器管理练习题](https://img.taocdn.com/s3/m/5e15b6fb312b3169a551a46d.png)
第五、六章存储器管理练习题(一)单项选择题1.存储管理的目的是( )A、方便用户 B.提高主存空间利用率 C.方便用户和提高主存利用率 D.增加主存实际容量2.动态重定位是在作业的( )中进行的。
A.编译过程 B.装入过程 C.修改过程 D.执行过程3.提高主存利用率主要是通过( )实现的。
A.内存分配 B.内存保护 c.地址转换 D.内存扩充4.可变分区管理方式按作业需求量分配主存分区,所以( )。
A.分区的长度是固定 B.分区的个数是确定的C.分区长度和个数都是确定的 D.分区的长度不是预先固定的,分区的个数是不确定的5.( )存储管理不适合多道程序系统。
A.一个分区 B.固定分区 C.可变分区 D.段页式6.可变分区管理方式下( )分配作业的主存空间。
A.根据一张主存分配表 B.根据一张已分配区表和一张空闲区表C.根据一张“位示图”构成的主存分配表 D.由系统自由7.可变分区常用的主存分配算法中不包括( )。
A.最先适应分配算法 B.顺序分配算法 C.最优适应分配算法 D.最坏适应分配算法8.在可变分区方式管理下收回主存空间时,若已判定“空闲区表第j栏始址=归还的分区始址+长度”,则表示( )。
A.归还区有下邻空闲区 B.归还区有上邻空闲区C.归还区有上、下邻空闲区 D.归还区无相邻空闲区9.当可变分区方式管理内存空间去配时,要检查有无相邻的空闲区,若归还区始地址为S,长度为L,符合( )表示归还区有上邻空闲区。
A.第j栏始址=S+L B.第j栏始址+长度=SC.第j栏始址+长度=S且第k栏始址=S+L D.不满足A、B、C任一条件10.碎片现象的存在使( )。
A.主存空间利用率降低 B.主存空间利用率提高C.主存空间利用率得以改善 D.主存空间利用率不受影响11.最佳适应分配算法把空闲区( )。
A.按地址顺序从小到大登记在空闲区表中 B.按地址顺序从大到小登记在空闲区表个C.按长度以递增顺序登记在空闲区表中 D.按长度以递减顺序登记在空闲区表中12.分页存储管理时,每读写一个数据,要访问( )主存。
第六章 存储器系统 微机原理 第2版 课后答案
![第六章 存储器系统 微机原理 第2版 课后答案](https://img.taocdn.com/s3/m/ab3b69004b35eefdc9d33315.png)
第六章存储器系统本章主要讨论内存储器系统,在介绍三类典型的半导体存储器芯片的结构原理与工作特性的基础上,着重讲述半导体存储器芯片与微处理器的接口技术。
6.1 重点与难点本章的学习重点是8088的存储器组织;存储芯片的片选方法(全译码、部分译码、线选);存储器的扩展方法(位扩展、字节容量扩展)。
主要掌握的知识要点如下:6.1.1 半导体存储器的基本知识1.SRAM、DRAM、EPROM和ROM的区别RAM的特点是存储器中信息能读能写,且对存储器中任一存储单元进行读写操作所需时间基本上是一样的,RAM中信息在关机后立即消失。
根据是否采用刷新技术,又可分为静态RAM(SRAM)和动态RAM(DRAM)两种。
SRAM是利用半导体触发器的两个稳定状态表示“1”和“0”;DRAM是利用MOS管的栅极对其衬间的分布电容来保存信息,以存储电荷的多少,即电容端电压的高低来表示“1”和“0”;ROM的特点是用户在使用时只能读出其中信息,不能修改和写入新的信息;EPROM可由用户自行写入程序和数据,写入后的内容可由紫外线照射擦除,然后再重新写入新的内容,EPROM可多次擦除,多次写入。
一般工作条件下,EPROM 是只读的。
2.导体存储器芯片的主要性能指标(1)存储容量:存储容量是指存储器可以容纳的二进制信息量,以存储单元的总位数表示,通常也用存储器的地址寄存器的编址数与存储字位数的乘积来表示。
(2)存储速度:有关存储器的存储速度主要有两个时间参数:TA:访问时间(Access Time),从启动一次存储器操作,到完成该操作所经历的时间。
TMC:存储周期(Memory Cycle),启动两次独立的存储器操作之间所需的最小时间间隔。
(3)存储器的可靠性:用MTBF—平均故障间隔时间(Mean Time Between Failures)来衡量。
MTBF越长,可靠性越高。
(4)性能/价格比:是一个综合性指标,性能主要包括存储容量、存储速度和可靠性。
单片机基础(第3版)_第6章 单片机并行存储器扩展
![单片机基础(第3版)_第6章 单片机并行存储器扩展](https://img.taocdn.com/s3/m/232746274b73f242336c5f6c.png)
14
(2)译码法寻址 常用译码器芯片:74LS138(3-8译码器)、 74LS139(双2-4译码器)、74LS154(4-16译码器) 当译码器的输入为某一个固定编码时,其输出只有 某一个固定的引脚输出为低电平,其余的为高电平。
15
74LS138译码器的逻辑功能真值表
输入端 C B A
0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1
第6章 单片机并行存储器扩展
存储器用来存储程序和数据,是计算机的 重要组成部分。 MCS-51的存储器配置方式与其他常用的微 型计算机不同。它把程序存储器和数据存储器 分开,各有自己的寻址系统、控制信号和功能。 通常,程序存储器用来存放程序和表格常数; 数据存储器用来存放程序运行所需要的给定参 数和运行结果。
12
A15 A14 A13 A12 A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 2716:1 1 1 1 0 X X X X X X X X X X X F7FFH~F000H 6116:1 1 1 0 1 X X X X X X X X X X X EFFFH~E800H 8255:1 1 0 1 1 X X X X X X X X X X X DFFFH~D800H 0832:1 0 1 1 1 X X X X X X X X X X X BFFFH~B800H 8279:0 1 1 1 1 X X X X X X X X X X X 7FFFH~7800H
7
b、锁存器8282 功能及内部结构与74LS373完全一样,只是其引脚的排列与 74LS373不同
8
9
10
6.1.2 并行扩展系统的I/O编址和芯片选取 1. 单片机外扩展地址空间
第六章 存储器系统(2)译码与8086的存储器系统
![第六章 存储器系统(2)译码与8086的存储器系统](https://img.taocdn.com/s3/m/19aeb7c25ef7ba0d4a733b6f.png)
7
2. 译码器 3-8译码器:138译码器 3个控制输入引脚: G1,G2A*和G2B* 有些资料上 E3, E2* E1*
(我们的教材这样表示)
都有效,才能实现译码功能
3个编码输入引脚:C,B和A
8种编码各对应一个译码输出引脚 C B A=000编码使Y0*低有效,其他高电平无效 C B A=001编码使Y1*低有效,其他高电平无效 …… C B A=111编码使Y7*低有效,其它高电平无效E3
24
3. 8086的16位存储结构 对称的两个存储体(Bank)所构成 偶存储体(A0=0)
对应所有的偶地址单元 (0、2、4、……FFFEH) 接处理器低8位数据总线D7~D0
奇存储体(BHE*=0)
对应所有的奇地址单元 (1、3、5、……FFFFH) 接处理器高8位数据总线D15~D8
两个存储器芯片的片选端连接在一起
Y0 Y1 Y2 Y3
A17=0或1 A18=0 A19=0
2-4译码器
14
RD WR
A19 BHE A0 A18 D7~D0 A16~A1
D15~D8
M/IO
A16 A15 A15 A14 A2 A1 A1 A0
≥1
A17不参与译码
…
C Y0 Y1 Y2 Y3 A17=0或1 A18=0 A19=0 地址空间? A0
8
译码器74LS138
9
译码器译码 对于存储器访问,M/IO* =1,将该信号接到3-8译码器的G1 (E3)引脚,则只有执行存储器访问指令(存储器读或写指令) MOV mem, src MOV src, mem 时,存储器的地址译码器才有效。 在执行 端口访问指令 IN OUT 时,M/IO*=0,存储器译码器输出Y7*~Y0*全部无效(为1), 这样就将存储器地址与I/O端口地址区分开来。 一个例子如下:
第6章 外部存储设备
![第6章 外部存储设备](https://img.taocdn.com/s3/m/b896dd1010a6f524ccbf8580.png)
第6章外部存储设备微机的外部存储器主要包扩硬盘、软盘驱动器、光盘驱动器以及移动存储设备。
硬盘驱动器简称硬盘,是微机系统中最重要的外部存储设备,由于硬盘的存储容量极大,速度在所有外部设备中是最快的,所以,操作系统及所有的应用软件等都存储在硬盘中。
6.1 硬盘驱动器硬盘驱动器的盘片是涂有金属氧化物的刚性金属盘片,所以称为硬盘。
它与软盘最明显的区别是,硬盘的生产过程是在无尘环境中进行的,盘片和磁头全部被密封在驱动器内腔的金属盒子中,因此它的容量在出厂之前就已经固定了。
1968年,IBM公司在美国加州坎贝尔市温彻斯特大街的研究所首次提出温彻斯特(Winchester)技术,探讨对硬盘进行技术改造。
1973年,IBM公司制造出了第一台采用温彻斯特技术的硬盘,此后硬盘的发展一直沿用这种技术。
温彻斯特技术的特点是:在工作时,磁头悬浮在高速旋转的盘片上方,而不与盘片直接接触,磁头沿盘片做径向移动。
这也是现代绝大多数硬盘的工作原理。
6.1.1 硬盘的工作原理和结构硬盘基片一般是以钢或铝为主要成分的合金材料,在基片表面涂上磁性介质就形成了磁盘。
大多数硬盘中有2~4个盘片,在盘片的每一面上都有一个读写磁头,所有盘片相同位置的磁道就构成了所谓的柱面。
1.硬盘的工作原理硬盘驱动器加电正常工作后,利用控制电路中的初始化模块进行初始化工作,此时磁头置于盘片中心位置。
初始化完成后,主轴电机启动并高速旋转,装载磁头的小车机构移动,将浮动磁头置于盘片表面的00道,处于等待指令的启动状态。
当主机下达存取盘片的命令时,通过前置放大控制电路,发出驱动电机运动的信号,控制磁头定位机构移动磁头,搜寻定位磁道扇区位置,进行数据读写。
2.硬盘的外部结构硬盘的外观如图6-1所示,在外部结构上可分为三大部分:(1)接口接口包括电源接口插座和数据接口插座两部分,其中电源接口插座与主机电源插头相连接;数据接口插座则是硬盘数据与主板控制芯片之间进行数据传输交换的通道,通过数据线与主板的IDE接口或SATA接口相连接。
计算机组成原理习题答案第六章
![计算机组成原理习题答案第六章](https://img.taocdn.com/s3/m/45f540e56c175f0e7dd13768.png)
1.如何区别存储器和寄存器?两者是一回事的说法对吗?解:存储器和寄存器不是一回事。
存储器在CPU 的外边,专门用来存放程序和数据,访问存储器的速度较慢。
寄存器属于CPU 的一部分,访问寄存器的速度很快。
2.存储器的主要功能是什么?为什么要把存储系统分成若干个不同层次?主要有哪些层次?解:存储器的主要功能是用来保存程序和数据。
存储系统是由几个容量、速度和价存储系统和结构各不相同的存储器用硬件、软件、硬件与软件相结合的方法连接起来的系统。
把存储系统分成若干个不同层次的目的是为了解决存储容量、存取速度和价格之间的矛盾。
由高速缓冲存储器、主存储器、辅助存储器构成的三级存储系统可以分为两个层次,其中高速缓存和主存间称为Cache -主存存储层次(Cache 存储系统);主存和辅存间称为主存—辅存存储层次(虚拟存储系统)。
3.什么是半导体存储器?它有什么特点?解:采用半导体器件制造的存储器,主要有MOS 型存储器和双极型存储器两大类。
半导体存储器具有容量大、速度快、体积小、可靠性高等特点。
半导体随机存储器存储的信息会因为断电而丢失。
4.SRAM 记忆单元电路的工作原理是什么?它和DRAM 记忆单元电路相比有何异同点?解:SRAM 记忆单元由6个MOS 管组成,利用双稳态触发器来存储信息,可以对其进行读或写,只要电源不断电,信息将可保留。
DRAM 记忆单元可以由4个和单个MOS管组成,利用栅极电容存储信息,需要定时刷新。
5.动态RAM 为什么要刷新?一般有几种刷新方式?各有什么优缺点?解:DRAM 记忆单元是通过栅极电容上存储的电荷来暂存信息的,由于电容上的电荷会随着时间的推移被逐渐泄放掉,因此每隔一定的时间必须向栅极电容补充一次电荷,这个过程就叫做刷新。
常见的刷新方式有集中式、分散式和异步式3种。
集中方式的特点是读写操作时不受刷新工作的影响,系统的存取速度比较高;但有死区,而且存储容量越大,死区就越长。
分散方式的特点是没有死区;但它加长了系统的存取周期,降低了整机的速度,且刷新过于频繁,没有充分利用所允许的最大刷新间隔。
- 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。
数据传输率:磁头找到数据后,单位时间内写
入或读出的字节数。
例题:
已知磁盘分成16个扇区,每个扇区存储512 个字节数据,磁盘转速3600r/min。求数据 传输率。 解:① 一个磁道上存储的数据总数 ② 磁盘1s转几圈 ③ 数据传输率
页式虚拟存储器
虚拟存储器中,虚拟地址又叫逻辑地址, 主存地址又叫物理地址,访问页式虚拟存 储器中磁盘上的数据时,必须先将磁盘上 的程序和数据以页为单位调入主存,访问 主存时,先通过查页表,实现虚实地址转 换。最后才能访问主存,取出有关数据, 这种地址转换是通过软件方法实现的。
存储器芯片片选端的处理
完Байду номын сангаас译码方式
全部高位地址译码产生片选信号。线 选法 部分译码法 用部分高位地址进行译码产生片 选信号。
高速缓冲存储器(Cache)
实现方式: 在CPU和存储器之间放置高速缓冲存 储器,组成由高速缓冲存储器和主存构 成一个“两级”的存储系统。
特点
位于CPU和主存之间 容量小 一般在几千字节到几兆字节之间 速度比主存快5-10倍 既可存放程序又可存放数据。
组成
Cache存储器部分:
用来存放主存的部分副本。
控制部分:
判断CPU要访问的信息是否在Cache存储器中.
必要性:
解决价格、速度和容量三个指标的矛盾。
在主存与CPU之间,增加一级高速缓冲存储器Cache, 存放CPU正在使用的指令和数据,Cache的特点是速 度特别快,只要CPU要访问的数据,一定能在Cache 中找到,或者大部分可以找到就行了。 因此,Cache的内容是主存的局部内容的副本。 利用磁盘等大容量存储器作第三级存储器,也是用 访问局部性原理,从而用户就好像使用一个具有辅 存容量、主存速度的存储器一样。
可擦除可编程的ROM(EPROM)
特点:芯片的上方有一个石英玻璃的 窗口,通过紫外线照射,芯片电路中的 浮空晶栅上的电荷会形成光电流泄漏走, 使电路恢复起始状态,从而将写入的信 号擦去。
可擦除可编程的ROM(EPROM)
原理:
在N型的基片上安置了两个高浓度的P型区, 它们通过欧姆接触,分别引出源极(S)和漏 极(D),在S和D之间有一个由多晶硅构成的 栅极,但它是浮空的,被绝缘物SiO2所包围。
存储电路
•
字线
•
•
D S 位线
浮空
EPROM举例- Intel 2764A
读方式 备用方式 编程方式 编程禁止 编程校验 Intel标识符 模式 输出禁止
电可擦除可编程的ROM(E2PROM)
应用特性: (1)对硬件电路没有特殊要求,编程简 单。 (2)采用+5V电源擦写的E2PROM,通常 不需要设置单独的擦除操作,可在写入 过程中自动擦除。 (3)E2PROM器件大多是并行总线传输的
第三节
只读存储器
只读存储器ROM,是一种非易失性的半 导体存储器件。其中所存放的信息可长期 保存,掉电也不会丢失,常被用来保存固 定的程序和数据。 在一般工作状态下,ROM中的信息只能 读出,不能写入。对可编程的ROM芯片,可 用特殊方法将信息写入,该过程被称为 “编程”。对可擦除的ROM芯片,可采用特 殊方法将原来信息擦除,以便再次编程。
非格式化容量=位密度*内圈磁道周长*每个记录面 磁道数*记录面数
格式化容量=每个扇区的字节数*每道扇区数*每个 记录面磁道数 *记录面数
例题:
已知一个盘组有4个盘片,其中6个是数据 记录面,每面的内磁道直径为22cm,外磁 道直径为33cm,最大位密度为1600位/cm, 道密度为80道/cm,求该此盘的非格式化 容量。
练 习
1. RAM 6116芯片有2K×8位的容量,它的片内地址选择 线和数据线分别是( ) A.A0~A15和D0~D15 B.A0~A10和D0~D7 C.A0~A11和D0~D7 D.A0~A11和D0~D15
2. 紫外线擦除的可编程ROM的符号为________,电可 擦除的可编程ROM的符号为_________。 3. 一片EPROM如果有13根地址线和4根数据线,那么它 的容量是_____ 字节,芯片擦除后每一个单元值为 _____ H。
每个存储单元的位数,即:存放二进制代码的 总数量。
例: 机器字长16位,其存储容量为4MB,若按字 编址,它的寻址范围是 _。
A. 1M C. 2M B. 1MB D. 2MB
主存储器的主要技术指标
速度:存储器读出时间是指从给定存储器一个地址,
发出读命令,到把数据读出来所需时间,也叫存取时 间,存取时间的倒数为存取速度。
掩膜式ROM
掩膜式ROM一般由生产厂家根据用户的要求定制的。
可编程的ROM
出厂时,所有存储单元的熔丝都是完好的。 编程时,通过字线选中某个晶体管。若准备写 入1,则向位线送高电平,此时管子截止,熔 丝将被保留;若准备写入0,则向位线送低电 平,此时管子导通,控制电流使熔丝烧断。换 句话说,所有存储单元出厂时均存放信息1, 一旦写入0使熔丝烧断,就不可能再恢复。
带宽:每秒钟访问的二进制数的位数,
单位:位/秒。
提高带宽的方法:①缩短存储周期 ②增加一次读出的字长 ③多个存储 器同时工作。
可靠性。
第二节 读写存储器
静态RAM(SRAM) 动态RAM(DRAM)
静态RAM(SRAM)
基本的存储电路
典型的静态RAM芯片
6116(2KB×8位)、6264(8KB×8位)、 62256(32KB×8位)、628128(128KB×8位) 等。
组织方式
地址映像
直接地址映像 全相联映像 组相联映像
例题:
设有一个存储器,容量是256KB,cache容量 是2KB,每次交换的数据块是16B ,则主存可 划分为16K块,主存地址18位,cache地址11 位,cache可划分为128块,CPU访问cache进 行地址映像时,主存地址分为3部分,即区 号、块号与块内地址,其中区号 7位,块号 7位,块内地址4位。
工作原理
当CPU进行第一次访问时,也把数据存到高速 缓存区。之后,当CPU再次访问这一区域时,CPU 就可以直接访问高速缓存区,而不需要再去访问 低速主存储器。由于高速缓存器容量远小于低速 大容量主存储器,所以它不可能包含后者的所有 信息。高速缓存器设计的目标就是使CPU访问尽可 能在高速缓存器中进行。
解:① 计算内磁道周长为:69.12cm
② 一个磁道上存储的二进制信息总量 : 13.5KB ③ 每个记录面的磁道数目:440道 ④ 一个盘面记录的二进制信息总量: 5940KB ⑤ 盘组非格式化存储容量:34.8MB
硬磁盘主要技术指标
平均存取时间:是指从发出读写命令开始,磁
头从某一位置移动到指定位置并开始读写数据所 需时间。 它包括寻道时间和等待时间,是两者之和。
概念
用户得到的存储器容量像磁盘容量一样 大,访问速度像访问主存一样快。 这种实际上并不存在的存储器称为虚拟 存储器。
硬磁盘主要技术指标
道密度 单位长度内磁道的数目。 单位:道/毫米 位密度 在磁道圆周上单位长度内存储的二 进制位数 单位:位/毫米 或 位/英寸
硬磁盘主要技术指标
存储容量 整个磁盘所能存储的二进制 位信息的总量,有非格式化容量和格 式化容量之分。
16K存储体由1个128×128的存储矩阵构成。有 7条行地址和7条列地址线进行选择。7条行地 址经过译码产生128条选择线,分别选择128行; 7条列地址线经过译码也产生128条选择线,分 别选择128列。
刷新方法
在几毫秒时间内每隔一段时间刷新一次。 在2毫秒时间内集中一段时间进行刷新操作。 在每个指令周期中利用CPU不进行防内存 操作时间内进行刷新。
可擦除可编程的ROM(EPROM)
出厂时,硅栅上没有电荷,则管子内没有导电沟道, D和S之间是不导电的。当把EPROM管子用于存储矩阵时, 它输出为全1(或0)。要写入时,则在D和S之间加上 25V的高压,另外加上编程脉冲(其宽度约为50ms), 所选中的单元在这个电源作用下,D和S之间被瞬时击 穿,就会有电子通过绝缘层注入到硅栅,当高压电源 去除后,因为硅栅被绝缘层包围,故注入的电子无处 泄漏走,硅栅就为负,于是就形成了导电沟道,从而 使EPROM单元导通,输出为“0“(或”1“)。
第四节 存储器的组织
存储器容量扩充技术 存储器芯片片选端的处理 80X86存储系统简介(Cache)
存储器容量扩充技术
位扩充
当实际存储芯片每个单元的位数和系统需要 内存单元字长不等时采用的方法。 字扩充 当存储芯片上每个存储单元的字长已满足要 求,但存储单元的个数不够,需要增加的是存储 单元的数量,就称为字扩展。 字位扩充 需要同时进行位扩充和字扩充才能满足系统 存储容量需求的方法称为字位扩充。
答 案
100000H~3FFFFH所占的存储空间为:40000H=218=256kX8bit ∴若采用6264(8KX8) 则需要(256kX8)/(8kX8)=32(片) 6264的片内地址线是13根,片间地址线是7根(全地址译码); 62256(32KX8) 则需要(256kX8)/(32kX8)=8(片) 片内地址线是15根,片间地址线是5根(全地址译码); 2164(8KX4) 则需要(256kX8)/(8kX4)=64(片) 片内地址线是13根,片间地址线是7根(全地址译码); 21256(32KX4) 则需要(256kX8)/(32kX4)=16(片) 片内地址线是15根,片间地址线是5根(全地址译码);
例题:
若一段时间内,CPU访问cache的次数为3800 次,访问主存的次数为200次,则命中率为 0.95。