计算机体系结构(金星)第一章 体系结构基本概念之二

按并行度分类法3-冯泽云分类法（3）
字并位串WPBS(word parallel and bit serial)
一次处理m个字中的一位，这是传统并行单处理机
。 。 。 。 。 。
。ቤተ መጻሕፍቲ ባይዱ。。。。
按并行度分类法3-冯泽云分类法（4）
字并位并WPBP(word parallel and bit parallel)
为1，且对CPU A而言，分支指令的使用频 率为20%。
计算两者的平均CPI。
如果CPU B的时钟周期为前者的1.25倍，哪 种设计更合算？
假如你是阿姆达尔
计算机系统有3个部件可以改进，这3个部件的 加速比如下： 部件加速比S1=30，S2=20，S3=10 （1） 如果部件1和部件2的可以改进比例均为 30%，那么部件3的可以改进比例为多少是，系 统的加速比可以达到10？ （2）如果3个部件的可改进比例分别是30%， 30%和20%，3个部件同时改进，那么系统中不 可以改进部分的执行时间在总执行时间中占的 比例是多少？
PE 0
PE1
......
PEn
（3）资源共享：
利用软件的方法让
用户1 用户2
......
用户1
多个用户按照一定
的时间顺序轮流使
用同一套资源，提
高资源利用率。
资源
二、并行处理系统的结构
1 并行处理系统的分类 流水线计算机
通过时间重叠让多个部件在时间上交错重叠地并行执 行运算和处理。
阵列处理机
大量的设置算逻运算单元，在同一控制部件的作用下 同时运算和处理。
（3) 非冯计算机的分类？其它新型计算机的分类？
(2)David J. Kuck分类法
1978年，美国David J.Kuck提出与Flynn相似的方法：用 指令流、执行流、多倍性来描述
指令流
总总控控制制器器
执行流
四种结构：
单指令流单执行流SISE ：典型的单处理机 单指令流多执行流SIME：带多操作部件的处理机 多指令流单执行流MISE：带指令级多道程序的
全并行方式，每次处理m个字的n位，大多数阵列处理 机和多处理机都是这种结构，例如，PEPE, ILLIAC4, Cmmp。
。 。 。 。 。 。
主要缺点：仅考虑了数据的并行性，没有考虑指令、任务、 作业的并行 。
。。。。。。
。。。。。。
按并行度分类法4-Handler分类法
Handle 在1977根据并行度和流水线分类，计算机的
。 。 。 。 。 。
主要缺点：仅考虑了数据的并行性，没有考虑指令、任务、 作业的并行 。
。。。。。。
(3)从信息加工的各阶段的并行性来看，可分 为 存储器操作并行； 处理器操作步骤并行； 处理器操作并行； 指令、任务、作业并行
3 并行性开发的途径
（1）时间重叠：
3t
多个处理过程在时
输入
输出
间上错开，轮流重叠
单处理机 多指令流多执行流MIME：多处理
David J. Kuck分类法主要缺点
有些系统，如分布处理机等，没有总控制器； 分类级别太低，没有处理机级和机器级 ； 分类太粗，如SIME中包含了多种类型的处理机；
冯氏分类法（1972年，美籍华人冯泽云教授提出）
最大并行度 是指计算机单位时间内能够处理的最大的
（1）字串位串WSBS(word serial and bit serial)
每次只能处理一个字的一位，第一代计算机发展初期的纯
串行计算机。
（2）字串位并WSBP(word serial and bit parallel)
每次处理一个字的n位，如STARAN, MPP, DAP等传统的位 并行单处理机属于这种结构。
多处理机系统
共享输入/输出子系统、数据库资源、或主存的一组处 理机，在操作系统的统一控制下，实现异步并行。
数据流计算机
由数据驱动程序执行。
2多机系统的耦合度
各计算机之间的联系紧密程度。 最低耦合：除通过某种中间存储介质之外，各
计算机之间没有物理连接，也没共享的联机硬 件资源。 松散耦合：通过通道或通信线路实现机间互连， 共享某些外围设备，这些计算机或者是功能专 用化，或者是为了资源共享。 紧密耦合系统：机间物理连接的频带较高，通 过总线或高速开关实现互连，可以共享主存， 具有较高的数据传输率。
3 Flynn分类法
1966年M. J. Flynn提出 Flynn分类法: 根据指令流和数据流的多倍性对计算 机系统结构进行分类， 基本思想:是计算机工作过程是指令流的执行和数据 流的处理。
Flynn分类法
单指令流单数据流SISD; 单指令流多数据流SIMD; 多指令流单数据流MISD; 多指令流多数据流MIMD;
二进制位数 。
n: 一个字中同时处理二进制的位数； m: 一个位片或功能部件中能同时处理的字数。
•(1) 字串位串， WSBS n=1,m=1 •(2) 字并位串， WPBS n>1,m=1 •(3) 字串位并， WSBP n=1,m>1 •(4) 字并位并， WPBP n>1,m>1
按并行度分类法3-冯泽云分类法（2）
Flynn分类－SISD
SISD: Single Instruction Stream Single Data Stream
IS
CS
DS
CU
PU
MM
典型的SISD机器：传统的顺序计算机 SISD机器结构：
CU：控制部件 IS：指令流 PU：处理部件 DS：数据流 MU：存储部件
典型的SISD: 冯·诺依曼结构
......
说明：IS—指令流 DS—数据流 CS—控制流 CU—控制部件 PE—处理部件 MM—存储器模块
Flynn分类法的缺点
(1) 分类太粗 例如：在SIMD中包括有多种处理机； 对流水线处理机的划分不明确，标量流水 线为SISD，向量流水线为SIMD
（2）根本问题是把两个不同等级的功能并列对待， 通常，数据流受指令流控制，从而造成MISD不 存在。
IS
超级计算机，单控制器、多处理单元和多对数据进 行处理，重复计算增加可靠性
PE：处理单元 MM：本地存储器（分布存储器）
Flynn分类－ MISD
Multiple Instruction Stream Single Data Stream
DS
CU1
CS1
PE1
CS2
CU2
PE2
......
......
字串位串WSBS(word serial and bit serial)
每次只能处理一个字的一位，第一代计算机发展初期的纯
串行计算机。
字串位并WSBP(word serial and bit parallel)
每次处理一个字的n位，如STARAN, MPP, DAP等传统的位 并行单处理机属于这种结构。
CSn
CUn
PEn
ISn IS2 IS1
...... ....
MM1 MM2
MMm
多个处理器，对同一数据流进行处理用于图像处理
Flynn分类－ MIMD
CS1
DS1
CU1
PE1
MM1
CS2
DS2
CU2
PE2
MM2
.....
......
......
CSn
DSn
CUn
PEn
MMm
ISn IS2 IS1
t(PDP11)=(1,1,16)
t(ILLIAC4)=(1,64,64)
t(STARAN)=(1,8194,1)
t(Cmmp)=(16,1,16)
你来设计：哪种结构更好？
假设：条件分支功能——两种设计方法
1. CPU A：一个比较指令+一个分支指令 2. CPU B：一个较复杂的分支指令 相同点：分支指令CPI均为2，其他指令CPI
功功能能部部件件
的使用同一套硬件
的各部分。
输入
t 取取 指指
t 分分 析析
t 执执 行行
输出
执行
k k+1 k+2
处理
k
k+1
t 2t 3t 4t 5t 6t
t
分析 取指
k k+1 k+2 k k+1 k+2
t 2t 3t 4t 5t
t
并行性开发的途径
CU
（2）资源重复：
重复设置硬件资源
提高可靠性与性能。
Computer Architecture
(计算机体系结构)
主讲人： 金星
QQ:
65149264
Email: jinxing@mail.hzau.edu.cn
1.5系统结构中的并 行性及其发展
一、并行性的概念
1 并行性的定义 并行性的开发是提高系统结构性能的主要手段之一 并行性的定义：
解题中具有可以同时进行运算或操作的特性，称 为并行性。 并行性的分类： 同时性：两个或多个事件在同一时刻发生； 并发性：两个或多个事件在同一时间间隔内发生。
典型结构：冯·诺依曼结构----传统的顺序计 算机
主存
输入设备
运算器 控制器
输出设备
Flynn分类－ SIMD
SIMD: Single Instruction Stream Multiple Data Stream
DS1 PE1
MM1
DS2
CS
PE2
MM2
CU
......
......
DSn
PEn
MMm
2 并行性的等级
按照不同的角度与标准可以分为不同的等级 (1) 从执行程序的角度看
指令内部并行：指令内部的微操作之间的 并行。 指令级并行：并行执行两条或多条指令。 任务级或过程级并行：并行执行两个或多 个过程或任务(程序段)。 作业或程序级并行：在多个作业或程序间 的并行。
(2) 从处理数据的角度
硬件结构分成三个层次，并分别考虑它们的可并行性 和流水处理程度。
➢ 程序级k：程序控制部件(PCU)的个数 k;
➢ 操作级d：算术逻辑器件(ALU)或处理部件(PE)的个数 d;
➢ 逻辑级w：每个算术逻辑部件包含的基本逻辑线路(ELC)的 套数 w;
一个计算机系统的结构可用如下公式表示：
例如：
t(系统型号)＝（k,d,w）
字并位串WPBS(word parallel and bit serial)
一次处理m个字中的一位，这是传统并行单处理机
。 。 。 。 。 。
。。。。。。
。。。。。。
字并位并WPBP(word parallel and bit parallel)
全并行方式，每次处理m个字的n位，大多数阵列处理 机和多处理机都是这种结构，例如，PEPE, ILLIAC4, Cmmp。