常用时序逻辑电路模块 《计算机结构与逻辑设计》课件

1 1 1 1 ↑ ××××
Q1 Q2 Q3 00 0
bc d
保
持
保
持
递增计数
功能表
CR = 0 CR = 1
LD = 0 LD = 1
EN·CI＝0 EN·CI＝1
异步清除 同步置数 保持
递增计数
执行递增计数的条件：CR=LD=CI=EN=1
44
Q3Q2Q1Q0
0000 1111 1110 1101
环形计数器 扭环计数器 分频器
25
将移位寄存器的串出信号直接反馈到串入端
1000 0100
Q1Q2Q3Q4
0010 0001
Vcc CP
SRG4
M
0 1
(74195)
C2/1
R
主计数循环状态图
1,2 J 1,2 K 0,2 D
L
Q1
CP
Q2 Q3
输 出
Q4
Q1 Q2
Q4
Q3
10 0 0 1 01 0 0 0 00 1 0 0
CP
X
11 0 1
Q3 0 1 1 0 1 Q2 1 0 1 1 0
Q1 0 1 0 1 1 Q0 1 0 1 0 1
8
CP
X
1
1
0
1
Q3
0
1
1
0
1
Q2
1
0
1
1
0
Q1
0
1
0
1
1
Q0
1
0
1
0
1
1
0
1
0
1
0
1
D3 串行输入端
1
0
1
Q0 串行输出端
9
1. 集成移位寄存器
Q1
Q2
Q3
Q4 Q4
C1 1D R
功能表
D1、D2、D3、D4是并行数据输入端
9个输入端 5个输出端
CP是时钟输入端 J，K是数据串行输入端 其余是控制输入端
12
CR SH/LD J K CP D1 D2 D3 D4 Q1n+1 Q2n+1 Q3n+1 Q4n+1 Q4n+1 0 × ×× × × × × × 0 0 0 0 1
1 0 ×× ↑ a b c d a b c d d
1 0 ×× ↑ a b c d a b c d d
1
1 0 0 ↑ × × × × 0 Q1n Q2n Q3n Q3n
1
1 1 1 ↑ × × × × 1 Q1n Q2n Q3n Q3n
1
1 0 1 ↑ × × × × Q1n Q1n Q2n Q3n Q3n
1
1 1 0 ↑ × × × × Q1n Q1n Q2n Q3n Q3n
电路图
Q4
00 0 1 0
4位环形计数器
波形图
26
0011
0110
1001
1100
0111
1110
1011
1101
0101
1010
0000
1111
4位环形计数器的非使用状态循环
27
1000 0100 0010 0001
1100 0110 0011 1001 0101 1010
1110 0111 1011 1101
CR = 1
SH/LD = 0
同步置数
SH/LD = 1
同步右移
13
方式控制
限定符
SH/LD
清除 CP
SRG4 0 74195 M1 C2/1→
CR R
J 1,2J
K 1,2K D1 0,2D D2 L D3
D4
Q1 Q2 Q3 Q4 Q4
逻辑符号（国标）
动态符号 关联符
4个触发器
14
输出端
数据串行输入端 J K
CO &
≥1
&
&
1
LD
D0
≥1
&
&
&
≥1
&
&
&
1
D1 CP
D2
≥1
&
&
&
1& D3 CR EN43CI
CR LD EN CI C D0 D1 D2 D3 Q0 0 × × × P× × × × × 0 1 0 ×× ↑ a b c d a 1 1 0 × ↑ ×××× 1 1 × 0 ↑ ××××
D1 D2 D3 D4
Q4
M1M0为3时并行置数
逻辑符号
19
2. 移位寄存器的应用 算术运算 并/串转换与串/并转换 构成移位型计数器 构成顺序存取存储器
20
算术运算
数据左移1
数据右移1位
（串入信号为0）
小数点右移1位 小数点左移1位
×2运算
÷2运算
21
Q2Q1Q0 .
左移1位
Q2Q1Q00.
LD
D0 1,4D
Q0
CI D0 D1 D2 D3CR
D1
Q1
D2
Q2
D3
Q3 进位输入端 并行数据输入端
控制信号
逻辑符号
逻辑简图
46
CP CR LD EN CI Q0 Q1 Q2 Q3 CO
置数 保持 计数保持保持 1010
计数
清除 保持 计数
47
集成计数器74190
同步模10可逆计数器（BCD码计数器） 异步置数、无清零端（靠置数端实现清零）
功能表
置数 右移 左移 保持
18
SRG4 M0 0 0 M1 1 M 3 CP C4
1→/2←
CR R
DSR D1
1,4D 3,4D
D2 3,4D
D3 3,4D
D4 3,4D DSL 2,4D
M1M0为1右移，为2左移
CR
Q1 CR
Q2 Q3 Q4M1
Q1 Q2
CP
74194 M0
DSR
DSL
Q3
§3.4 常用时序逻辑电路模块
寄存器（Register） 计数器（Counter）
1
数据寄存器（Data Register） 移位寄存器（Shift Register）
集成单向移位寄存器74195 集成双向移位寄存器74194 移位寄存器的应用
2
移位寄存器（Shift Register） 存储代码 移位
时钟输入端 CP
J Q1 Q2 Q3 Q4 Q4 K 74195 SH/LD
D1 D2 D3 D4CR
SH/LD CR
控制端
并行数据输入端
逻辑符号（简化）
15
Q1
C1 1D R
Q2
C1 1D R
Q3
Q4
C1 1D R
C1 1D R
≥1
&
≥1
&
≥1
&Байду номын сангаас
≥1
&
≥1
&
≥1
11
CP DSR M1 M0D1
D2
L
≥1
&
Q1 Q2
Q3 1
Q4 Q4
32
将两个相邻的输出通过与非门或 0000 或非门后反馈到串入端
Vcc CP
SRG4
M
0 1
(74195)
C2/1
R
1,2 J 1,2 K 0,2 D
L
七分频器
CP
Q1
&
Q2
Q3Q4
Q3
Q4
1000
1100
Q1Q2Q3Q4
0001
1110
0011
1111
0111
SRG4
M
0 1
(74195)
C2/1
R
1,2 J 1,2 K 0,2 D
L
Q1
Q2 ≥1
Q3 Q4 Q4
具有自启动能力的 4位环形计数器电路图
Q1Q2Q3
1101
0011
状态图
Q1Q2Q3Q4
0000
0001
1000 0010
1001 0100
0110
0111
0101
1100
1111 1110
1010
33
构成顺序存取存储器
… …
& ≥1 D0
数
据 输
D1
入
& ≥1
& ≥1
D2
写入 读出
B00 B01 01
B0N
……
0
B10 B11 11
B1N
……
1
BM0BM1 01
……
BMN 1
（N+1）字
数 据 输 出 （M+1）位
35
3. 集成移位寄存器的级联
1234
15 26 37 48
36
1. 各控制端（包括时钟）并联
0000
1111
Q3nQ4n
Q1nQ2n 0 0
01 11
10
00 ×
1
×
0
01 0
×× ×
11 × × × ×
10 0
×× ×
Q1n＋1 =Q4n
Q3nQ4n
Q1nQ2n 0 0
01 11
10
00 1
1
0
0
01 0
0
0
×
11 ×
×
0
×
10 0
×××
Q1n＋1 =Q1n Q2n Q3n
28
Vcc CP
1011
29
将移位寄存器的串出信号取反后反馈到串入端
Q1Q2Q3Q4
Vcc CP
SRG4
M
0 1
(74195)
C2/1
R
1,2 J
1,2 K
Q1
0,2 D
L
Q2
Q3
Q4
Q4
0000 1000 1100 1110 0001 0011 0111 1111
主循环
0101 0010 1001 0100
4位扭环计数器
C1 1D R
C1 1D R
C1 1D R
≥1
&
≥1
&
≥1
&
≥1
&
&1 1 1
J K D1
D2
D3
移位寄存器74195逻辑图
D4 SH/LD CP CR
10
控制端——
功能 有效电平 与时钟同步否？ 优先关系
读功能表的方法——
先从最特殊的行读起
11
CR SH/LD J K CP D1 D2 D3 D4 Q1n+1 Q2n+1 Q3n+1 Q4n+1 Q4n+1 0 × ×× × × × × × 0 0 0 0 1
×2 Q2×22 +Q1×21 +Q0×20
Q2Q1Q0 .
右移1位
Q2×23 +Q1×22 +Q0×21 0Q2Q1 .Q0
÷2 Q2×22 +Q1×21 +Q0×20
Q2×21 +Q1×20 +Q0×2-1
22
并/串转换与串/并转换 移位模式 置数模式
串/并转换 并/串转换
FF
FF
FF
FF
串入－串出
CTRDIVI0
EN EN1
M
M2[DOWN]
M3[UP] 2CT=0 3CT=9
QCC/QCB
CP 1,2-/3 +,4
G4
LD C5
5D
+-
Q0 Q1 Q2 Q3 EN
QCC/QCB M
LD D0 D1 D2 D3
48
EN LD M C D0 D1 D2 D3 Q0 Q1 Q2 Q3 × 0 × P× a b c d a b c d
1
1 0 0 ↑ × × × × 0 Q1n Q2n Q3n Q3n
1
1 1 1 ↑ × × × × 1 Q1n Q2n Q3n Q3n
1
1 0 1 ↑ × × × × Q1n Q1n Q2n Q3n Q3n
1
1 1 0 ↑ × × × × Q1n Q1n Q2n Q3n Q3n
功能表
CR = 0
异步清除
0001 1100
0010 1011
0011 1010
0100 1001
0101 0110 0111 1000
计数器74161的基本状态循环
45
集成计数器74161
LD M1 CTR4
输出端
EN G2
CI CP
G3
C4
3CT=15
CO
Q0 Q1 Q2 Q3 CO
1,2,3,4+ CR R
EN
时钟信号CP
FF
FF
FF
FF
并入－并出
FF
FF
FF
FF
串入－并出
FF
FF
FF
FF
并入－串出
24
构成移位型计数器
将移位寄存器的各触发器的状态反馈到其串行输入端， 则移位寄存器常常不需要外信号输入就能（在时钟驱动下）自动 运行，构成一种移位型计数器。
将串出信号直接反馈到串入端 将串出信号取反后再反馈到串入端 将串出信号通过门网络后反馈到串入端
37
例：分析如图所示电路，画出Q1~Q4的波形图。
VCC
&
Q1 CR
Q2 Q3 Q4M1
&
CP
74194 M0 1
DSRD1 D2 D3 D4DSL
CP
0111
Q1
Q2
Q3 Q4
39
计数器
触发器翻转
同步式 异步式
数字编码方式
二进制计数器 十进制计数器 循环码计数器
数字增减
加法计数器 减法计数器 可逆计数器
D3
双向移位寄存器74194逻辑图
1
D4 DSL CR
16
CR M1 M0 CP DSR DSL D1 D2 D3 D4 Q1n+1 Q2n+1 Q3n+1 Q4n+1 0 ××××××××× 0 0 0 0 1 × × 1(0) × × × × × × Q1n Q2n Q3n Q4n 1 1 1↑ ×× a b c d a b c d 1 0 1 ↑ 1 × × × × × 1 Q1n Q2n Q3n 1 0 1 ↑ 0 × × × × × 0 Q1n Q2n Q3n 1 1 0 ↑ × 1 × × × × Q2n Q3n Q4n 1 1 1 0 ↑ × 0 × × × × Q2n Q3n Q4n 0 1 0 0 × × × × × × × Q1n Q2n Q3n Q4n
0 1 0 ↑ ××××
递增计数
0 1 1 ↑ ×××× 1 1 ××××××
寄存器里存储的代码能在移位脉冲的作用下依次左移或右移
1、算术运算 2、并/串转换与串/并转换 3、构成移位型计数器
6
移位寄存器的特点---串
7
Q3
Q2
Q1
Q0
X 1D
1D
1D
1D
C1
C1
C1
C1
CP
FF3
FF2
FF1
FF0
移位寄存器的基本电路形式
状态方程：
Q0n1D0nQ1n Q1n1D1nQ2n Q2n1D2nQ3n Q3n1D3n Xn
2. 左边的串行输出接右边的串行输入
3. 左边的串行输入，右边的串行输出作为总的串行 输入和串行输出.
SH/LD
串入 CP
J Q1 Q2 Q3 Q4 Q4 K 74195 SH/LD
D1 D2 D3 D4CR
J Q1 Q2 Q3 Q4 Q4 K 74195 SH/LD
D1 D2 D3 D4CR
串出
CR
1011 0110 1101 1010
无效循环 31
Q1Q2Q3Q4 0000 1000 1100 1110 0001 0011 0111 1111
0101 0010 1001 0100 1011 0110 1101 1010
Vcc CP
SRG4
M
0 1
(74195)
C2/1
R
1,2 J 1,2 K 0,2 D
状态循环 40
计数器（Counter）
常用集成计数器74161，74190，74193 计数器的级联使用 计数器的应用 异步计数器
41
1.常用集成计数器
集成计数器74161
42
Q0
Q1
Q2
Q3
1J C1 1K & &R
1J C1 1K & &R
1J C1 1K & &R
1J C1 1K & &R